專利名稱：高至低電壓電位轉換器的制作方法
技術領域：
本發(fā)明涉及一種高至低電壓電位轉換器，特別是有關于一種高速高至低 電壓電位轉換器。
背景技術：
當接收裝置可能因為過高的輸入信號電壓電位而受損時，此接收信號的
電壓電位可由高電壓電位轉換至低電壓電位。例如，當輸入信號電壓為5伏 特，而接收裝置僅能接受電壓為3,3伏特的信號時。因此，需要一種高至低 電壓電位轉換器用以轉換輸入信號的電壓電位，例如將輸入信號之電壓電位 由5伏特降至3.3伏特。
此外，集成電路所需的速度也需加快。因此，需要一種高速高至低電壓 電位轉換器用以快速地轉換傳送于高電壓單元與低電壓單元之間的信號的 電壓電位。

發(fā)明內容
為解決以上存在的技術問題，特提供以下技術方案-
本發(fā)明揭示一種高至低電壓電位轉換器。包括高電壓單元與低電壓單 元。高電壓單元包括第一 N型金屬氧化物半導體晶體管與第二 N型金屬氧 化物半導體晶體管。其中第一 N型金屬氧化物半導體晶體管具有柵極接收輸 入信號，輸入信號位于高邏輯電位或者低邏輯電位；第二N型金屬氧化物半 導體晶體管具有柵極接收與輸入信號反相的反相輸入信號，漏極耦接至輸出 節(jié)點，其中第一 N型金屬氧化物半導體晶體管與第二 N型金屬氧化物半導 體晶體管為輸入/輸出元件。低電壓單元包括前饋電路與反饋電路。其中前饋 電路用以根據(jù)第一 N型金屬氧化物半導體晶體管的漏極的電壓電位提供輸
出信號至輸出節(jié)點；以及反饋電路，用以根據(jù)輸出信號修改第一N型金屬氧
化物半導體晶體管的漏極的電壓電位，其中前饋電路與反饋電路是由第一供
應電壓所供應，其中第一供應電壓的電壓電位低于高邏輯電位的電壓電位。
本發(fā)明揭示一種高至低電壓電位轉換器。包括輸入節(jié)點、輸出節(jié)點、高
電壓單元與低電壓單元。其中高電壓單元，耦接于輸入節(jié)點與輸出節(jié)點之間， 其中高電壓單元具有輸入/輸出元件用以當輸入節(jié)點位于低邏輯電位時下拉
輸出節(jié)點的電壓電位至接地電壓；以及低電壓單元，耦接于輸入節(jié)點與輸出 節(jié)點之間，其中低電壓單元具有核心元件，用以當輸入節(jié)點位于高邏輯電位 時上拉輸出節(jié)點的電壓電位至供應電壓，并且供應電壓低于高邏輯電位的電 壓電位。
本發(fā)明揭示一種高至低電壓電位轉換器。包括高電壓單元以及低電壓單 元。高電壓單元從輸入節(jié)點接收輸入信號，并且輸出第一輸出信號至輸出節(jié) 點，其中高電壓單元是操作于第一供應電壓與接地電壓之間，并且輸入信號 是在第一供應電壓與接地電壓之間變化；以及低電壓單元，耦接至高電壓單 元，用以在輸出節(jié)點輸出第二輸出信號，其中低電壓單元操作于第二供應電 壓與接地電壓之間，并且第二輸出信號是在第二供應電壓與接地電壓之間變 化，其中第一輸出信號與第二輸出信號中的一個被輸出至輸出節(jié)點，并且第 一供應電壓高于第二供應電壓。
實施本發(fā)明揭示的高至低電壓電位轉換器可在低供應電壓的情形下快 速地轉換傳送于高電壓單元與低電壓單元之間的信號的電壓電位，也能提高 電路的運作效率。


圖1是根據(jù)本發(fā)明第一實施例高至低電壓電位轉換器的電路示意圖。 圖2是根據(jù)本發(fā)明第二實施例高至低電壓電位轉換器的電路示意圖。 圖3是根據(jù)本發(fā)明第三實施例高至低電壓電位轉換器的電路示意圖。
圖4是根據(jù)本發(fā)明第四實施例高至低電壓電位轉換器的電路示意圖。 圖5是根據(jù)本發(fā)明第五實施例高至低電壓電位轉換器的電路示意圖。 圖6是根據(jù)本發(fā)明第六實施例高至低電壓電位轉換器的電路示意圖。 圖7是根據(jù)本發(fā)明第七實施例高至低電壓電位轉換器的電路示意圖。
具體實施例方式
為使本發(fā)明的制造、操作方法、目標和優(yōu)點能更明顯易懂，下文特舉幾 個較佳實施例，并配合說明書附圖，作詳細說明如下-
圖1是根據(jù)本發(fā)明第一實施例高至低電壓電位轉換器100的電路示意 圖。高至低電壓電位轉換器100包括高電壓單元110與低電壓單元120。高 電壓單位110包括N型金屬氧化物半導體(N Metal Oxide Semiconductor,以 下簡稱為NMOS)晶體管Mu與M12以及反相器101 。其中NMOS晶體管Mu 具有接收輸入信號&的柵極、耦接至接地電壓的源極以及耦接低電壓單元 120中中間節(jié)點的漏極，實施于高電壓單元110中的反相器101用以轉換輸 入信號Si成為反相輸入信號5 。NMOS晶體管M^具有接收反相輸入信號《 的柵極、耦接至輸出節(jié)點Ot的漏極以及耦接至接地電壓的源極。低電壓單 元120包括P型金屬氧化物半導體(P Metal Oxide Semiconductor,以下簡稱 為PMOS)晶體管Mi4以及反相器103。其中PMOS晶體管M"用以根據(jù)NMOS 晶體管Mu的漏極的電壓電位提供一輸出信號So至輸出節(jié)點Oi，反相器103 耦接于NMOS晶體管M 的漏極與輸出節(jié)點間。NMOS晶體管M 與 M12以及反相器101為輸入/輸出(i叩ut/output， 1/0)元件，輸入/輸出元件用以 當輸入節(jié)點L位于一低邏輯電位時下拉輸出節(jié)點的電壓電位至接地電壓。 并且PMOS晶體管Mm與反相器103為核心元件(core device),核心元件用 以當輸入節(jié)點h位于高邏輯電位時上拉輸出節(jié)點的電壓電位至供應電壓。 即，供應至高電壓單元110的供應電壓VDDH的電壓電位高于供應至低電 壓單元120的供應電壓VDDL的電壓電位。例如，供應電壓VDDH為3.3
伏特，而供應電壓VDDL為1.2伏特或0.9伏特。NMOS晶體管M 與M12 以及反相器101可正常操作于供應電壓VDDH與接地電壓之間。PMOS晶 體管Mw與反相器103可正常操作于供應電壓VDDL與接地電壓之間。反相 器103用以在中間節(jié)點M輸出一信號，其中輸出至中間節(jié)點1S^的信號的邏 輯電位與輸出節(jié)點的信號的邏輯電位相反。
如圖l所示，高電壓單元110與低電壓單元120耦接于輸入節(jié)點Ii與輸 出節(jié)點C^之間。高電壓單元110從輸入節(jié)點L接收輸入信號Si。輸入信號 Si的電壓電位通常介于供應電壓VDDH與接地電壓之間的范圍內。輸出信號 So的電壓電位范圍通常介于供應電壓VDDL與接地電壓之間的范圍內，其 中輸出信號So可以是選擇性地被高至低電壓電位轉換器100輸出于輸出節(jié) 點Ch的第一輸出信號S,或第二輸出信號S2。當高電壓單元110接收到的輸 入信號Si具有低邏輯電位時(例如，邏輯"O")，其中此電壓電位可等于接地電 壓的電壓電位，高電壓單元110的NMOS晶體管M,2被導通以在輸出節(jié)點 Oi輸出第一輸出信號S"當高電壓單元IIO接收到的輸入信號Si具有高邏 輯電位時(例如，邏輯'T')，其中此電壓電位可近似于供應電壓VDDH的電 壓電位，低電壓單元120在輸出節(jié)點O!輸出第二輸出信號S2。第一輸出信 號Si與第二輸出信號S2中僅有一者被輸出至輸出節(jié)點0!作為輸出信號S0。 其中第一輸出信號Si的電壓電位近似于接地電壓，并且第二輸出信號S2的 電壓電位近似于供應電壓VDDL。
當輸入信號Si位于高邏輯電位時，NMOS晶體管Mu被導通，并且NMOS 晶體管M^不被導通。接著，低電壓單元120的中間節(jié)點N,的電壓電位會 被下拉(pulldown)至接地電壓，因此PMOS晶體管Mw會被導通。輸出節(jié)點 Oi的電壓電位最后會被上拉(pull up)至接近供應電壓VDDL的電壓電位(約 為1.2伏特或0.9伏特)。
當輸入信號Si位于低邏輯電位時，NMOS晶體管Mu不被導通，并且 NMOS晶體管Mu被導通。接著，輸出節(jié)點Oi的電壓電位會被下拉至接地
電壓，并且反相器103會輸出高電壓電位信號至中間節(jié)點Np中間節(jié)點N, 的電壓電位接近于供應電壓VDDL的電壓電位(約為1.2伏特或0.9伏特)。 因此，PMOS晶體管M,4不會被導通。輸出節(jié)點0!的電壓電位最后會被下 拉至接地電壓。
圖2是根據(jù)本發(fā)明第二實施例高至低電壓電位轉換器200的電路示意 圖。高至低電壓電位轉換器200包括高電壓單元210與低電壓單元220。高 電壓單元210包括NMOS晶體管Mu與M22以及反相器201。其中NMOS 晶體管M^具有柵極以接收輸入信號Si，反相器201用以轉換輸入信號Si 成為反相輸入信號S ， NMOS晶體管M22具有柵極以接收反相輸入信號5 ， 以及耦接至輸出節(jié)點02的漏極。低電壓單元220包括PMOS晶體管M23與 M24。其中PMOS晶體管]\424用以根據(jù)NMOS晶體管M21的漏極的電壓電位 提供輸出信號S。至輸出節(jié)點02， PMOS晶體管M23具有耦接至供應電壓 VDDL的源極、耦接至輸出節(jié)點02的柵極以及耦接至NMOS晶體管M21的 漏極。并且PMOS晶體管M23可實施于反饋電路中。NMOS晶體管M^與 M22以及反相器201為輸入/輸出元件，輸入/輸出元件用以當輸入節(jié)點12位 于低邏輯電位時下拉輸出節(jié)點02的電壓電位至接地電壓。并且PMOS晶體 管]Vb與M24為核心元件，核心元件用以當輸入節(jié)點12位于高邏輯電位時上 拉輸出節(jié)點02的電壓電位至供應電壓。同時，供應至高電壓單元210的供 應電壓VDDH的電壓電位高于供應至低電壓單元220的供應電壓VDDL的 電壓電位。例如，供應電壓VDDH為3.3伏特，而供應電壓VDDL為1.2伏 特或0.9伏特。NMOS晶體管M21與M22以及反相器201可在供應電壓VDDH 與接地電壓之間正常操作。PMOS晶體管M23與Mw可在供應電壓VDDL與 接地電壓之間正常操作。
如圖2所示，當輸入節(jié)點12的輸入信號Si位于高邏輯電位時，NMOS 晶體管M^被導通，并且NMOS晶體管M22不被導通。接著，低電壓單元 220的中間節(jié)點N2的電壓電位會被下拉至接地電壓，因此PMOS晶體管M24
會被導通。輸出節(jié)點02的電壓電位會被上拉至接近供應電壓VDDL的電壓 電位(約為1.2伏特或0.9伏特)。由于輸出節(jié)點02的電壓電位接近供應電壓 VDDL，因此PMOS晶體管M23不會被導通。
當輸入信號Si位于低邏輯電位時，NMOS晶體管Mn不被導通，并且 NMOS晶體管M22被導通。接著，輸出節(jié)點02的電壓電位會被下拉并且 PMOS晶體管M23會被導通，以使得中間節(jié)點N2的電壓電位會被上拉至接 近供應電壓VDDL的電壓電位(約為1.2伏特或0.9伏特)。因此，PMOS晶 體管M24不會被導通。由于NMOS晶體管M22被導通而PMOS晶體管M24 不被導通，輸出節(jié)點02的電壓電位最后會被下拉至接地電壓。
圖3是根據(jù)本發(fā)明第三實施例高至低電壓電位轉換器300的電路示意 圖。高至低電壓電位轉換器300包括高電壓單元310與低電壓單元320。高 電壓單元310包括NMOS晶體管Mm與M32以及反相器301。其中NMOS 晶體管Mw具有接收輸入信號Si的柵極，反相器301用以轉換輸入信號Si 成為反相輸入信號5 , NMOS晶體管M32具有接收反相輸入信號5的柵極、 耦接至接地電壓的源極以及耦接至輸出節(jié)點03的漏極。低電壓單元320包 括反饋電路303與可實施于一前饋電路中的PMOS晶體管M34。 PMOS晶體 管M34包括耦接至供應電壓VDDL的源極、耦接至NMOS晶體管Mw漏極 的柵極、以及耦接至輸出節(jié)點03的漏極。NMOS晶體管M31與M32以及反 相器301為輸入/輸出元件，輸入/輸出元件用以當輸入節(jié)點13位于一低邏輯 電位時下拉輸出節(jié)點03的電壓電位至接地電壓。PMOS晶體管M34為核心 元件，并且反饋電路303包括核心元件，核心元件用以當輸入節(jié)點l3位于高 邏輯電位時上拉輸出節(jié)點03的電壓電位至供應電壓。即，供應至高電壓單 元310的供應電壓VDDH的電壓電位高于供應至低電壓單元320的供應電 壓VDDL的電壓電位。例如，供應電壓VDDH為3.3伏特，而供應電壓VDDL 為1.2伏特或0.9伏特。NMOS晶體管M31與M32以及反相器301可在供應 電壓VDDH與接地電壓之間正常操作。PMOS晶體管M34與反饋電路303
可在供應電壓VDDL與接地電壓之間正常操作。
如圖3所示，當輸入節(jié)點13的輸入信號Si位于高邏輯電位時，NMOS 晶體管]V^被導通，并且NMOS晶體管M32不被導通。接著，低電壓單元 320的中間節(jié)點N3的電壓電位會被下拉至接地電壓，因此PMOS晶體管M34 會被導通。由于PMOS晶體管M34被導通而NMOS晶體管M32不被導通， 輸出節(jié)點03的電壓電位會被上拉至接近供應電壓VDDL的電壓電位(約為 1.2伏特或0.9伏特)。反饋電路303為負反饋(negative feedback)電路，其用 以根據(jù)輸出信號So(即輸出節(jié)點03的電壓電位)修改NMOS晶體管M3r漏極 的電壓電位。
當輸入信號Si位于低邏輯電位時，NMOS晶體管M^不被導通，并且 NMOS晶體管M32被導通。接著，輸出節(jié)點03的電壓電位會被下拉至接地 電壓。反饋電路303接著修改中間節(jié)點N3的電壓電位至接近供應電壓VDDL 的電壓電位(約為1.2伏特或0.9伏特)。
圖4是根據(jù)本發(fā)明第四實施例高至低電壓電位轉換器400的電路示意 圖。高至低電壓電位轉換器400包括高電壓單元410與低電壓單元420。高 電壓單元410包括NMOS晶體管M^與M42以及反相器401。其中NMOS 晶體管VLu具有接收輸入信號Si的柵極，反相器401用以轉換輸入信號Si 成為反相輸入信號《，NMOS晶體管M42具有接收反相輸入信號《的柵極、 耦接至接地電壓的源極以及耦接至輸出節(jié)點04的漏極。低電壓單元420包 括反饋電路403與上拉電路404,并且上拉電路404是實施于前饋電路中。 其中上拉電路404耦接于NMOS晶體管M41的漏極與輸出節(jié)點04間。NMOS 晶體管M41與M42以及反相器401為輸入順出元件，輸A/輸出元件用以當 輸入節(jié)點14位于低邏輯電位時下拉輸出節(jié)點04的電壓電位至接地電壓。反 饋電路403與上拉電路404包括核心元件，核心元件用以當輸入節(jié)點l4位于 高邏輯電位時上拉輸出節(jié)點04的電壓電位至供應電壓。供應至高電壓單元 410的供應電壓VDDH的電壓電位高于供應至低電壓單元420的供應電壓
VDDL的電壓電位。例如，供應電壓VDDH為3.3伏特，而供應電壓VDDL 為1.2:伏特或0.9伏特。NMOS晶體管M41與M42以及反相器401可正常操 作于供應電壓VDDH與接地電壓之間。反饋電路403與上拉電路404可在 供應電壓VDDL與接地電壓之間正常操作。上拉電路404用以當中間節(jié)點 N4的電壓電位接近接地電壓時上拉輸出節(jié)點04的電壓電位；反饋電路403 用以根據(jù)輸出節(jié)點04的電壓電位修改中間節(jié)點N4的信號。
如圖4所示，當輸入節(jié)點14的輸入信號Si位于高邏輯電位時，NMOS 晶體管M^被導通，并且NMOS晶體管M42不被導通。接著，低電壓單元 420的中間節(jié)點N4的電壓電位會被下拉至接地電壓。根據(jù)中間節(jié)點N4的電 壓電位(例如接地電壓)，上拉電路404會上拉輸出節(jié)點04的電壓電位至接近 供應電壓VDDL的電壓電位(約為1.2伏特或0.9伏特)。另夕卜，反饋電路403 為負反饋電路，其用以根據(jù)輸出信號So(即輸出節(jié)點04的電壓電位)修改中間 節(jié)點ISU的電壓電位。因此，通過此兩條路徑，其中一條為通過上拉電路404 所提供的路徑，另一條為通過反饋電路403所提供的路徑，中間節(jié)點N4的 電壓電位與輸出節(jié)點04的電壓電位可快速感應彼此的變化。
當輸入信號Si位于低邏輯電位時，NMOS晶體管M"不被導通，并且 NMOS晶體管M42被導通。接著，輸出節(jié)點04的電壓電位會因為NM0S晶 體管M42被導通而被下拉至接地電壓。反饋電路403接著修改中間節(jié)點N4 的電壓電位至供應電壓VDDL的電壓電位。當中間節(jié)點N4的電壓電位已達 到供應電壓VDDL的電壓電位時，上拉電路404不會上拉輸出節(jié)點04的電 壓電位。
圖5是根據(jù)本發(fā)明第五實施例高至低電壓電位轉換器500的電路示意 圖。高至低電壓電位轉換器500包括高電壓單元510與低電壓單元520。高 電壓單元510包括NMOS晶體管M51與M52以及反相器501 。其中NMOS 晶體管Ma具有接收輸入信號Si的柵極，反相器501用以轉換輸入信號Si 成為反相輸入信號《。NMOS晶體管M52具有接收反相輸入信號《的柵極、
耦接至接地電壓的源極以及耦接至輸出節(jié)點Os的漏極。低電壓單元520包 括反相器503與504。其中反相器504是實施于前饋電路中，反相器504耦 接于1NMOS晶體管M51的漏極與輸出節(jié)點05間。NMOS晶體管M51與M52 以及反相器501為輸入/輸出元件，輸入順出元件用以當輸入節(jié)點15位于低 邏輯電位時下拉輸出節(jié)點Os的電壓電位至接地電壓。反相器503與504為 核心元件，核心元件用以當輸入節(jié)點15位于高邏輯電位時上拉輸出節(jié)點05 的電壓電位至供應電壓。供應至高電壓單元510的供應電壓VDDH的電壓 電位高于供應至低電壓單元520的供應電壓VDDL的電壓電位。例如，供應 電壓VDDH為3.3伏特，而供應電壓VDDL為1.2伏特或0.9伏特。NMOS 晶體管M51與M52以及反相器501可在供應電壓VDDH與接地電壓之間正常 操作。反相器503與504可在供應電壓VDDL與接地電壓之間正常操作。反 相器504用以在中間節(jié)點Ns輸出信號，其中輸出至中間節(jié)點N5的信號的邏 輯電位與輸出節(jié)點Os的信號的邏輯電位相反。反相器503用以根據(jù)輸出節(jié) 點05的信號修改中間節(jié)點Ns處的信號。
當輸入節(jié)點15的輸入信號Si位于高邏輯電位時，NMOS晶體管M51被導 通，并且NMOS晶體管M52不被導通。接著，低電壓單元520的中間節(jié)點 N5的電壓電位會被下拉至接地電壓。因此，輸出節(jié)點05的電壓電位會通過 反相器504反相中間節(jié)點N5的電壓電位而被上拉至接近供應電壓VDDL的 電壓電位(約為1.2伏特或0.9伏特)。大致而言，反相器503根據(jù)輸出節(jié)點 05的電壓電位，例如VDDL的電壓電位(約為1.2伏特或0.9伏特)，將中間 節(jié)點N5的電壓電位保持在接地電壓。
當輸入信號Si位于低邏輯電位時，NMOS晶體管M5i不被導通，并且 NMOS晶體管Ms2被導通。接著，輸出節(jié)點05的電壓電位會被下拉，并且 反相器503使得中間節(jié)點N5的電壓電位接近供應電壓VDDL的電壓電位(約 為1.2伏特或0.9伏特)。反相器504根據(jù)中間節(jié)點N5的電壓電位輸出具有低 電壓電位的信號(例如信號S2)至輸出節(jié)點05。
圖6是根據(jù)本發(fā)明第六實施例高至低電壓電位轉換器600的電路示意 圖。高至低電壓電位轉換器600包括高電壓單元610與低電壓單元620。高 電壓單元610包括NMOS晶體管M61與M62以及反相器601。其中NMOS 晶體管M"具有接收輸入信號Si的柵極，反相器501用以轉換輸入信號&
成為反相輸入信號5 ， NMOS晶體管M62具有接收反相輸入信號《的柵極、 耦接至接地電壓的源極以及耦接至輸出節(jié)點06的漏極。低電壓單元620包 括PMOS晶體管M63與反相器604。反相器604用以在中間節(jié)點Ns輸出信
號，其中中間節(jié)點N6的信號的邏輯電位與輸出節(jié)點06的信號的邏輯電位相
反，PMOS晶體管M63包括耦接至輸出節(jié)點06的柵極、耦接至供應電壓VDDL 的源極以及耦接至中間節(jié)點N6的漏極。NMOS晶體管與M62以及反相 器601為輸入/輸出元件，輸入/輸出元件用以當輸入節(jié)點16位于低邏輯電位 時下拉輸出節(jié)點06的電壓電位至接地電壓。PMOS晶體管M63與反相器604 為核心元件，核心元件用以當輸入節(jié)點16位于高邏輯電位時上拉輸出節(jié)點 06的電壓電位至供應電壓。供應至高電壓單元610的供應電壓VDDH的電 壓電位高于供應至低電壓單元620的供應電壓VDDL的電壓電位。例如，供 應電壓VDDH為3.3伏特，而供應電壓VDDL為1.2伏特或0.9伏特。NMOS 晶體管與M62以及反相器601可在供應電壓VDDH與接地電壓之間正常 操作。PMOS晶體管M63與反相器604可在供應電壓VDDL與接地電壓之間 正常操作。
如圖6所示，當輸入節(jié)點16的輸入信號Si位于高邏輯電位時，NMOS 晶體管Mw被導通，并且NMOS晶體管M62不被導通。接著，低電壓單元 620中中間節(jié)點N6的電壓電位會被下拉至接地電壓。因此，輸出節(jié)點06的 電壓電位會通過反相器604反相中間節(jié)點N6的龜壓電位而被上拉至接近供 應電壓VDDL的電壓電位(約為1.2伏特或0.9伏特)。由于輸出節(jié)點06的電 壓電位接近供應電壓VDDL的電壓電位，PMOS晶體管M63不會導通。
當輸入信號Si位于低邏輯電位時，NMOS晶體管Mw不被導通，并且 NMOS晶體管M62被導通。接著，輸出節(jié)點06的電壓電位會被下拉，并且 PMOS晶體管M63會導通。中間節(jié)點N6的電壓電位會被上拉至接近供應電 壓VDDL的電壓電位(約為1.2伏特或0.9伏特)。反相器604根據(jù)中間節(jié)點
N6的電壓電位輸出低電壓電位的信號(例如信號S2)至輸出節(jié)點06。
圖7是根據(jù)本發(fā)明第七實施例高至低電壓電位轉換器700的電路示意 圖。高至低電壓電位轉換器700包括高電壓單元710與低電壓單元720。高 電壓單元710包括NMOS晶體管M71與M72以及反相器701 ，并且高電壓單 元710是操作于供應電壓VDDH與接地電壓之間。其中NMOS晶體管M71 具有接收輸入信號&的柵極，反相器701用以轉換輸入信號Si成為反相輸入 信號《，NMOS晶體管M72具有接收輸入信號Si的反相輸入信號《的柵極、
耦接于接地電壓的源極以及耦接至輸出節(jié)點07的漏極。低電壓單元720包 括反饋電路703與前饋電路704，并且低電壓單元720是操作在供應電壓 VDDL與接地電壓之間。在本實施例中，反饋電路703與前饋電路704是由 供應電壓VDDL所供應。前饋電路704用以根據(jù)NMOS晶體管M71的漏極 的電壓電位提供輸出信號至輸出節(jié)點07。反饋電路703用以根據(jù)輸出信號 So修改NMOS晶體管M71的漏極的電壓電位，NMOS晶體管M71與M72以 及反相器701為輸入/輸出元件，輸入/輸出元件用以當輸入節(jié)點17位于一低 邏輯電位時下拉輸出節(jié)點07的電壓電位至接地電壓。反饋電路703與前饋 電路704包括核心元件，核心元件用以當輸入節(jié)點17位于高邏輯電位時上拉 輸出節(jié)點07的電壓電位至供應電壓。供應至高電壓單元710的供應電壓 VDDH的電壓電位高于供應至低電壓單元720的供應電壓VDDL的電壓電 位。例如，供應電壓VDDH為3.3伏特，而供應電壓VDDL為1.2伏特或 0.9伏特。NMOS晶體管M71與M72以及反相器701可在供應電壓VDDH與 接地電壓之間正常操作。反饋電路703與前饋電路704可在供應電壓VDDL 與接地電壓之間正常操作。
如圖7所示，當輸入節(jié)點17的輸入信號Si位于高邏輯電位時，NMOS 晶體管M7,被導通，并且NMOS晶體管M72不被導通。接著，低電壓單元 720中中間節(jié)點N7的電壓電位會被下拉至接地電壓。因此，前饋電路704 會根據(jù)NMOS晶體管M"的漏極的電壓電位提供輸出信號So至輸出節(jié)點07。 反饋電路703用以根據(jù)輸出信號So(即輸出節(jié)點07的電壓電位)修改NMOS
晶體管M7i的漏極的電壓電位。
當輸入信號Si位于低邏輯電位時，NMOS晶體管M"不被導通，并且 NMOS晶體管M72被導通。接著，輸出節(jié)點07的電壓電位會被下拉至接地 電壓。反饋電路703接著修改中間節(jié)點N7的電壓電位至接近供應電壓VDDL 的電壓電位(約為1.2伏特或0.9伏特)。接著，前饋電路704根據(jù)中間節(jié)點
N7的電壓電位提供輸出信號S()至輸出節(jié)點07。
大致而言，根據(jù)以上所述實施例，高電壓單元利用輸入/輸出元件，而低 電壓單元利用核心元件來實施高速高至低電壓電位轉換器的應用。特別是， 利用可操作于高供應電壓(如VDDH)的輸入/輸出元件，以及可操作于低供 應電壓(如VDDL)的核心元件。在一些實施例中，輸入/輸出元件與核心元 件可具有不同的電壓臨界值(例如，前者的電壓臨界值高于后者)，或具有不 同的柵極氧化物厚度，或其它。以圖2所示的實施例為例，由于NMOS晶 體管M21或M22為輸入/輸出元件，并且由于NMOS晶體管M21或M"在被 導通時具有高的柵極-源極電壓Vgs，因此可以于高速操作。并且由于PMOS 晶體管M3與M24實施為核心元件，因此可以在低供應電壓(VDDL)情況下 達到快速操作。
以上所述僅為本發(fā)明的較佳實施例，凡根據(jù)本發(fā)明所做的均等變化與修 飾，都屬于本發(fā)明的保護范圍。
19
權利要求
1. 一種高至低電壓電位轉換器，其特征在于，所述高至低電壓電位轉換器包括高電壓單元，其包括第一N型金屬氧化物半導體晶體管和第二N型金屬氧化物半導體晶體管，其中，第一N型金屬氧化物半導體晶體管，具有柵極接收輸入信號，其中所述輸入信號位于高邏輯電位或者低邏輯電位；以及第二N型金屬氧化物半導體晶體管，具有柵極接收與所述輸入信號反相的反相輸入信號，漏極耦接至輸出節(jié)點，其中所述第一N型金屬氧化物半導體晶體管與所述第二N型金屬氧化物半導體晶體管為輸入/輸出元件；以及低電壓單元，其包括前饋電路和反饋電路，其中，前饋電路，用以根據(jù)所述第一N型金屬氧化物半導體晶體管的漏極的電壓電位提供輸出信號至所述輸出節(jié)點；以及反饋電路，用以根據(jù)所述輸出信號修改所述第一N型金屬氧化物半導體晶體管的所述漏極的電壓電位，其中所述前饋電路與所述反饋電路是由第一供應電壓所供應，其中所述第一供應電壓的電壓電位低于所述高邏輯電位的電壓電位。
2. 如權利要求1所述的高至低電壓電位轉換器，其特征在于， 所述前饋電路與所述反饋電路均包括核心元件。
3. 如權利要求1所述的高至低電壓電位轉換器，其特征在于， 所述反饋電路包括反相器，所述反相器耦接于所述第一 N型金屬氧 化物半導體晶體管的漏極與所述輸出節(jié)點間。
4. 如權利要求1所述的高至低電壓電位轉換器，其特征在于，所述反饋電路包括P型金屬氧化物半導體晶體管，所述P型金屬氧 化物半導體晶體管具有耦接至所述第一供應電壓的源極、耦接至所 述輸出節(jié)點的柵極、以及耦接至所述第一 N型金屬氧化物半導體晶 體管的漏極的漏極。
5. 如權利要求1所述的高至低電壓電位轉換器，其特征在于， 所述前饋電路包括反相器，所述反相器耦接于所述第一 N型金屬氧 化物半導體晶體管的漏極與所述輸出節(jié)點間。
6. 如權利要求1所述的高至低電壓電位轉換器，其特征在于， 所述前饋電路包括P型金屬氧化物半導體晶體管，所述P型金屬氧 化物半導體晶體管具有耦接至所述第一供應電壓的源極、耦接至所 述第一 N型金屬氧化物半導體晶體管的漏極的柵極、以及耦接至所 述輸出節(jié)點的漏極。
7. 如權利要求1所述的高至低電壓電位轉換器，其特征在于， 所述前饋電路為上拉電路。
8. 如權利要求1所述的高至低電壓電位轉換器，其特征在于， 所述高電壓單元還包括反相器用以轉換所述輸入信號成為所述反 相輸入信號，并且所述反相器是由電壓電位高于所述第一供應電壓 的第二供應電壓來供應電壓。
9. 一種高至低電壓電位轉換器，其特征在于，所述高至低電壓 電位轉換器包括輸入節(jié) 點； 輸出節(jié)點；高電壓單元，其耦接于所述輸入節(jié)點與所述輸出節(jié)點之間，其 中所述高電壓單元具有輸入/輸出元件用以當所述輸入節(jié)點位于低 邏輯電位時下拉所述輸出節(jié)點的電壓電位至接地電壓；以及低電壓單元，其耦接于所述輸入節(jié)點與所述輸出節(jié)點之間，其 中所述低電壓單元具有核心元件，用以當所述輸入節(jié)點位于高邏輯 電位吋上拉所述輸出節(jié)點的所述電壓電位至供應電壓，并且所述供 應電壓低于所述高邏輯電位的電壓電位。
10. —種高至低電壓電位轉換器，其特征在于，所述高至低電壓電位轉換器包括高電壓單元，從輸入節(jié)點接收輸入信號，并且輸出第一輸出信 號至輸出節(jié)點，其中所述高電壓單元是操作于第一供應電壓與接地 電壓之間，并且所述輸入信號是在所述第一供應電壓與所述接地電 壓之間變化；以及低電壓單元，其耦接至所述高電壓單元，用以在所述輸出節(jié)點 輸出第二輸出信號，其中所述低電壓單元操作于第二供應電壓與所 述接地電壓之間，并且所述第二輸出信號是在所述第二供應電壓與 所述接地電壓之間變化，其中所述第一輸出信號與所述第二輸出信號中的一個被輸出 至所述輸出節(jié)點，并且所述第一供應電壓高于所述第二供應電壓。
11. 如權利要求IO所述的高至低電壓電位轉換器，其特征在于， 當所述高電壓單元接收到位于高邏輯電位的所述輸入信號時，所述 第二輸出信號是輸出至所述輸出節(jié)點；當所述高電壓單元接收到位 于低邏輯電位的所述輸入信號時，所述第一輸出信號是輸出至所述 輸出節(jié)點。
12. 如權利要求IO所述的高至低電壓電位轉換器，其特征在于， 所述第一輸出信號的電壓電位近似于所述接地電壓，并且所述第二 輸出信號的電壓電位近似于所述第二供應電壓。
13. 如權利要求IO所述的高至低電壓電位轉換器，其特征在于， 所述高電壓單元包括第一N型金屬氧化物半導體晶體管，其具有接收所述輸入信號 的柵極、耦接至所述接地電壓的源極、以及耦接至所述低電壓單元 的中間節(jié)點的漏極； 第一反相器，其用以反相所述輸入信號，并且輸出第一反相信號；以及第二 N型金屬氧化物半導體晶體管，其具有接收所述第一反相 信號的柵極、耦接至所述信號接地點的源極、以及耦接至所述輸出 節(jié)點以輸出所述第一輸出信號的漏極。
14. 如權利要求13所述的高至低電壓電位轉換器，其特征在于， 當所述高電壓單元接收到位于低邏輯電位的所述輸入信號時，所述 第二 N型金屬氧化物半導體晶體管被導通以輸出所述第一輸出信 號。
15. 如權利要求13所述的高至低電壓電位轉換器，其特征在于， 所述低電壓單元包括-第一 P型金屬氧化物半導體晶體管，其具有耦接至所述中間節(jié) 點的柵極、耦接至所述第二供應電壓的源極、以及耦接至所述輸出 節(jié)點以輸出所述第二輸出信號的漏極；以及第二 P型金屬氧化物半導體晶體管，其具有耦接至所述輸出節(jié) 點的柵極、耦接至所述第二供應電壓的源極、以及耦接至所述中間 節(jié)點的漏極。
16. 如權利要求15所述的高至低電壓電位轉換器，其特征在于，當所述中間節(jié)點位于所述接地電壓時，所述第一 P型金屬氧化物半 導體晶體管被導通以輸出所述第二輸出信號。
17. 如權利要求13所述的高至低電壓電位轉換器，其特征在于， 所述低電壓單元包括P型金屬氧化物半導體晶體管，其具有耦接至所述中間節(jié)點的 柵極、耦接至所述第二供應電壓的源極、以及耦接至所述輸出節(jié)點 的漏極以輸出所述第二輸出信號；以及第二反相器，其用以在所述中間節(jié)點輸出信號，其中所述中間 節(jié)點的所述信號的邏輯電位與所述輸出節(jié)點的信號的邏輯電位相 反。
18. 如權利要求13所述的高至低電壓電位轉換器，其特征在于，所述低電壓單元包括P型金屬氧化物半導體晶體管，其具有耦接至所述中間節(jié)點的 柵極、耦接至所述第二供應電壓的源極、以及耦接至所述輸出節(jié)點 以輸出所述第二輸出信號的漏極；以及反饋電路，其用以根據(jù)所述輸出節(jié)點的輸出信號修改所述中間 節(jié)點的信號。
19. 如權利要求13所述的高至低電壓電位轉換器，其特征在于， 所述低電壓單元包括上拉電路，其用以當所述中間節(jié)點電壓接近所述接地電壓時上 拉所述輸出節(jié)點的電壓電位；以及反饋電路，其用以根據(jù)所述輸出節(jié)點的所述電壓電位修改所述 中間節(jié)點的信號。
20. 如權利要求13所述的高至低電壓電位轉換器，其特征在于， 所述低電壓單元包括第二反相器，其用以在所述中間節(jié)點輸出信號，其中所述中間 節(jié)點的所述信號的邏輯電位與所述輸出節(jié)點的信號的邏輯電位相 反；以及第三反相器，其用以根據(jù)所述輸出節(jié)點的所述信號修改在所述 中間節(jié)點的所述信號。
21. 如權利要求13所述的高至低電壓電位轉換器，其特征在于，所述低電壓單元包括第二反相器，其用以在所述中間節(jié)點輸出信號，其中所述中間 節(jié)點的所述信號的邏輯電位與所述輸出節(jié)點的信號的邏輯電位相 反；以及P型金屬氧化物半導體晶體管，其具有耦接至所述輸出節(jié)點的 柵極、耦接至所述第二供應電壓的源極、以及耦接至所述中間節(jié)點 的漏極。
22.如權利要求13所述的高至低電壓電位轉換器，其特征在于， 所述低電壓單元包括前饋電路，其用以根據(jù)在所述中間節(jié)點的信號提供所述第二輸 出信號至所述輸出節(jié)點；以及反饋電路，其用以根據(jù)所述輸出節(jié)點的信號修改在所述中間節(jié)點 的所述信號。
全文摘要
本發(fā)明揭示一種高至低電壓電位轉換器。高至低電壓電位轉換器包括高電壓單元與低電壓單元。高電壓單元送輸入節(jié)點接收輸入信號，并且當其接收到位于低電壓位準的輸入信號時在輸出節(jié)點輸出第一輸出信號。低電壓單元當高電壓單元接收到位于高電壓位準的輸入信號時在輸出節(jié)點輸出一第二輸出信號。本發(fā)明揭示的高至低電壓電位轉換器可在低供應電壓情形下快速地轉換傳送于高電壓單元與低電壓單元之間的信號的電壓電位，也能提高電路的運作效率。
文檔編號H03K19/0185GK101378257SQ200810214470
公開日2009年3月4日 申請日期2008年8月28日 優(yōu)先權日2007年8月28日
發(fā)明者康宗弘, 陳忠偉 申請人:聯(lián)發(fā)科技股份有限公司