專利名稱：一種死區(qū)時(shí)間調(diào)制電路及音頻功率放大器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于音頻功放領(lǐng)域，尤其涉及一種死區(qū)時(shí)間調(diào)制電路及音頻功 率放大器。
背景技術(shù)：
D類音頻功放是一種生成脈沖序列并通過脈沖序列驅(qū)動(dòng)負(fù)載的放大器，其 脈沖序列的脈沖寬度根據(jù)輸入信號(hào)進(jìn)行調(diào)制。D類音頻功放的功率器件始終工 作在開關(guān)狀態(tài)，理論上其效率可達(dá)100%。圖1示出了 D類音頻功放的結(jié)構(gòu)原 理，包括前置放大器11,脈寬調(diào)制(Pulse Width Modulation, PWM)產(chǎn)生器 12,死區(qū)時(shí)間調(diào)制電3各13， H橋功率級(jí)14以及〗氐通濾波器15;輸入的音頻信 號(hào)經(jīng)過前置放大器11調(diào)整后，由PWM產(chǎn)生器12對(duì)該音頻信號(hào)進(jìn)行脈寬調(diào)制， 再由死區(qū)時(shí)間調(diào)制電路13根據(jù)已設(shè)定的死區(qū)時(shí)間進(jìn)一步將該音頻信號(hào)調(diào)制為 兩路反向且具有死區(qū)時(shí)間的輸出信號(hào)，驅(qū)動(dòng)H橋功率級(jí)14中的MOS管，H橋 功率級(jí)14的輸出信號(hào)經(jīng)過低通濾波器15過濾高頻PWM載波以分離出音頻信
死區(qū)時(shí)間會(huì)嚴(yán)重影響D類音頻功放的保真度，時(shí)長(zhǎng)僅為幾十納秒的死區(qū)時(shí) 間可使總諧波失真發(fā)生1%以上的波動(dòng)；由于器件存在工藝偏差，使得放大器 的死區(qū)時(shí)間同樣具有偏差，而死區(qū)時(shí)間的偏差對(duì)批量生產(chǎn)的放大器而言影響很 大， 一旦死區(qū)時(shí)間過小，MOSFET功率管會(huì)同時(shí)導(dǎo)通，即發(fā)生"直通"現(xiàn)象， 產(chǎn)生很大的直通電流，導(dǎo)致器件損壞。因此，在D類音頻功放的電路中，要求 對(duì)死區(qū)時(shí)間做到預(yù)先設(shè)定的數(shù)值，防止MOSFET功率管"直通"的同時(shí)，盡量 減少由死區(qū)時(shí)間引入的失真。
現(xiàn)有技術(shù)采用RC電路來實(shí)現(xiàn)死區(qū)時(shí)間的設(shè)置，具體的死區(qū)時(shí)間調(diào)制電路結(jié)構(gòu)如圖2所示，結(jié)合圖3所示的調(diào)制波形，詳述如下
在PWM信號(hào)上升沿，由于電容C的放電需要一個(gè)過程，而FWM輸出端 經(jīng)過兩個(gè)非門和一個(gè)緩沖器的短暫延遲就可以反應(yīng)過來，這使得PWM輸出端 的反應(yīng)較PWM輸出端慢，其時(shí)間差即為死區(qū)時(shí)間tl;在PWM信號(hào)下降沿， PWM信號(hào)只經(jīng)過一個(gè)緩沖器和一個(gè)與門的延遲就可到達(dá)PWM輸出端，但是要
經(jīng)過三個(gè)非門和一個(gè)緩沖器的延遲才會(huì)到達(dá)FWM輸出端，這使得FWM輸出
端的反應(yīng)要比PWM輸出端慢，其時(shí)間差即為死區(qū)時(shí)間t2。
從上述兩個(gè)死區(qū)時(shí)間的形成可知，死區(qū)時(shí)間tl是由于電容的延遲形成的，
而死區(qū)時(shí)間t2是由于邏輯門的延遲形成的；由于電容C在工藝上存在偏差，使 得批量生產(chǎn)時(shí)各個(gè)放大器的死區(qū)時(shí)間tl也會(huì)有偏差；邏輯門的延遲時(shí)間不能做 到精確的預(yù)知，況且邏輯門的個(gè)數(shù)與邏輯門所確定的延遲時(shí)間4艮難做到準(zhǔn)確的 對(duì)應(yīng)，因此死區(qū)時(shí)間t2與預(yù)定的死區(qū)時(shí)間同樣會(huì)存在嚴(yán)重的偏差；同時(shí)，死區(qū) 時(shí)間tl和t2也很難做到很好的一致性。

實(shí)用新型內(nèi)容
本實(shí)用新型的目的在于提供一種死區(qū)時(shí)間調(diào)制電路，旨在解決現(xiàn)有技術(shù)采 用RC電路設(shè)置死區(qū)時(shí)間導(dǎo)致死區(qū)時(shí)間不精確的問題。
本實(shí)用新型是這樣實(shí)現(xiàn)的， 一種死區(qū)時(shí)間調(diào)制電路，所述死區(qū)時(shí)間調(diào)制電 路包括
兩個(gè)二輸入與門， 一個(gè)非門， 一個(gè)二輸入或非門， 一個(gè)二輸入同或門以及 兩個(gè)數(shù)字延遲模塊；
輸入的信號(hào)分四路，第一路輸入信號(hào)輸入至第一與門的第一輸入端； 第二路輸入信號(hào)輸入至非門的輸入端，所述非門的輸出分三路，第一路輸 出連接第二與門的第一輸入端，第二路輸出連接所述或非門的第一輸入端，第 三路輸出通過第一數(shù)字延遲模塊連接至所述或非門的第二輸入端；所述或非門 的輸出端連接所述第一與門的第二輸入端；將所述第一與門的第一輸入端的信
號(hào)與第二輸入端的信號(hào)進(jìn)行邏輯與運(yùn)算，輸出第一調(diào)制信號(hào)； 第三路輸入信號(hào)輸入至所述同或門的第 一輸入端；
第四路輸入信號(hào)通過第二數(shù)字延遲模塊連接至所述同或門的第二輸入端， 所述同或門的輸出端連接所述第二與門的第二輸入端；將所述第二與門的第一 輸入端的信號(hào)與第二輸入端的信號(hào)進(jìn)行邏輯與運(yùn)算，輸出第二調(diào)制信號(hào)。
本實(shí)用新型的另一目的在于提供一種音頻功率放大器，包括依次連接的前 置放大器、脈寬調(diào)制產(chǎn)生器、死區(qū)時(shí)間調(diào)制電路以及H橋功率級(jí)，所述死區(qū)時(shí) 間調(diào)制電路包括
兩個(gè)二輸入與門， 一個(gè)非門， 一個(gè)二輸入或非門， 一個(gè)二輸入同或門以及
兩個(gè)數(shù)字延遲模塊；
輸入的信號(hào)分四路，第一路輸入信號(hào)輸入至第一與門的第一輸入端； 第二路輸入信號(hào)輸入至非門的輸入端，所述非門的輸出分三路，第一路輸 出連接第二與門的第一輸入端，第二路輸出連接所述或非門的第一輸入端，第 三路輸出通過第一數(shù)字延遲模塊連接至所述或非門的第二輸入端；所述或非門 的輸出端連接所述第一與門的第二輸入端；將所述第一與門的第一輸入端的信 號(hào)與第二輸入端的信號(hào)進(jìn)行邏輯與運(yùn)算，輸出第一調(diào)制信號(hào)；
第三路輸入信號(hào)輸入至所述同或門的第 一輸入端；
第四路輸入信號(hào)通過第二數(shù)字延遲模塊連接至所述同或門的第二輸入端， 所述同或門的輸出端連接所述第二與門的第二輸入端；將所述第二與門的第一 輸入端的信號(hào)與第二輸入端的信號(hào)進(jìn)行邏輯與運(yùn)算，輸出第二調(diào)制信號(hào)。
本實(shí)用新型提供的死區(qū)時(shí)間調(diào)制電路采用數(shù)字延遲模塊，配以優(yōu)化的邏輯 電路來實(shí)現(xiàn)死區(qū)時(shí)間的設(shè)置，精確的控制死區(qū)時(shí)間，減少失真。


圖l是現(xiàn)有技術(shù)4是供的音頻功率;^丈大器的原理框圖； 圖2是現(xiàn)有技術(shù)提供的死區(qū)時(shí)間調(diào)制電路的電路圖3是現(xiàn)有技術(shù)提供的死區(qū)時(shí)間調(diào)制電路對(duì)應(yīng)的調(diào)制波形圖； 圖4是本實(shí)用新型實(shí)施例提供的死區(qū)時(shí)間調(diào)制電路的電路具體實(shí)施方式
為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，
以下結(jié)合附圖 及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體 實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
本實(shí)用新型實(shí)施例釆用數(shù)字延遲模塊，配以優(yōu)化的邏輯電路來實(shí)現(xiàn)死區(qū)時(shí) 間的設(shè)置，使得死區(qū)時(shí)間精確，減少失真。
器中，圖4為死區(qū)時(shí)間調(diào)制電路的電路圖，為了便于說明，僅示出了與本實(shí)用 新型相關(guān)的部分。
死區(qū)時(shí)間調(diào)制電路包括兩個(gè)二輸入與門41和42， 一個(gè)非門43, —個(gè)二 輸入或非門44， 一個(gè)二輸入同或門45以及兩個(gè)數(shù)字延遲才莫塊46和47。
PWM信號(hào)輸入端的輸入信號(hào)分四路，第一路輸入信號(hào)輸入至與門41的第 一輸入端；第二路輸入信號(hào)輸入至非門43的輸入端，非門43的輸出分三路， 第 一路輸出連接與門42的第 一輸入端，第二路輸出連接或非門44的第 一輸入 端，第三路輸出通過教字延遲模塊46連接至或非門44的第二輸入端；或非門 44的輸出端連接與門41的第二輸入端；與門41對(duì)其第一輸入端的信號(hào)與第二 輸入端的信號(hào)進(jìn)行邏輯與運(yùn)算，其PWM輸出端根據(jù)邏輯與運(yùn)算的結(jié)果輸出調(diào) 制信號(hào)PWM;第三路輸入信號(hào)輸入至同或門45的第一輸入端；第四路輸入信 號(hào)通過數(shù)字延遲模塊47連接至同或門45的第二輸入端，同或門45的輸出端連 接與門42的第二輸入端；與門42對(duì)其第一輸入端的信號(hào)與其第二輸入端的信 號(hào)進(jìn)行邏輯與運(yùn)算，其FWM輸出端根據(jù)邏輯與運(yùn)算的結(jié)果輸出調(diào)制信號(hào)
FWM。
作為本實(shí)用新型的一個(gè)實(shí)施例，數(shù)字延遲模塊46和47均包括系統(tǒng)時(shí)鐘 以及延遲單元；其中延遲單元根據(jù)系統(tǒng)時(shí)鐘周期和所要實(shí)現(xiàn)的死區(qū)時(shí)間設(shè)定延 遲時(shí)鐘數(shù)，在延遲單元中確定延遲時(shí)鐘周期個(gè)數(shù)；對(duì)輸入信號(hào)按照既定的延遲 時(shí)間進(jìn)行延遲傳輸。數(shù)字延遲模塊46和47在系統(tǒng)工作過程中一直處于工作狀 態(tài)。
以下結(jié)合圖5所示的死區(qū)時(shí)間調(diào)制電路對(duì)應(yīng)的調(diào)制波形詳述本實(shí)用新型實(shí) 施例提供的死區(qū)時(shí)間調(diào)制電^^的工作原理
當(dāng)PWM信號(hào)輸入端輸入的PWM信號(hào)翻轉(zhuǎn)為低電平時(shí)，與門41的PWM 輸出端立刻反應(yīng)，且跟隨PWM信號(hào)輸入端的變化翻轉(zhuǎn)為低電平，而與門42的 FWM輸出端則要經(jīng)過數(shù)字延遲模塊47的延遲才能翻轉(zhuǎn)為高電平，這樣就形成 了 PWM信號(hào)在下降沿時(shí)刻的死區(qū)時(shí)間tl2;當(dāng)PWM信號(hào)輸入端輸入的PWM 信號(hào)翻轉(zhuǎn)為高電平時(shí)，與門42的PWM輸出端立即反應(yīng)，且跟隨PWM信號(hào)輸 入端的變化翻轉(zhuǎn)為低電平，而與門41的PWM輸出端則要經(jīng)過與上述情況相同 的死區(qū)時(shí)間才翻轉(zhuǎn)為高電平，這樣就形成了 PWM信號(hào)在上升沿時(shí)刻的死區(qū)時(shí) 間tll。
本實(shí)用新型實(shí)施例通過將數(shù)字延遲模塊46中的延遲時(shí)鐘周期個(gè)數(shù)與數(shù)字 延遲模塊47中的延遲時(shí)鐘周期個(gè)數(shù)設(shè)置為相等，從而使得死區(qū)時(shí)間tll和t12 做到一致。在PWM信號(hào)上升沿和下降沿時(shí)刻，與門41的PWM輸出端和與門 42的FWM輸出端都會(huì)存在一段同時(shí)為低電平的死區(qū)時(shí)間tll、 tl2;這樣就可 以保證MOSFET功率管在切換的過程中不會(huì)發(fā)生"直通，，現(xiàn)象，易于做到死區(qū) 時(shí)間tll和tl2的準(zhǔn)確性和一致性，同時(shí)最大限度的降低了由死區(qū)時(shí)間引入的失 真。
本實(shí)用新型實(shí)施例提供的死區(qū)時(shí)間調(diào)制電路采用數(shù)字延遲模塊，配以優(yōu)化 的邏輯電路來實(shí)現(xiàn)死區(qū)時(shí)間的設(shè)置，精確的控制死區(qū)時(shí)間，減少失真。
以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型， 凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)
包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1、一種死區(qū)時(shí)間調(diào)制電路，其特征在于，所述死區(qū)時(shí)間調(diào)制電路包括兩個(gè)二輸入與門，一個(gè)非門，一個(gè)二輸入或非門，一個(gè)二輸入同或門以及兩個(gè)數(shù)字延遲模塊；輸入的信號(hào)分四路，第一路輸入信號(hào)輸入至第一與門的第一輸入端；第二路輸入信號(hào)輸入至非門的輸入端，所述非門的輸出分三路，第一路輸出連接第二與門的第一輸入端，第二路輸出連接所述或非門的第一輸入端，第三路輸出通過第一數(shù)字延遲模塊連接至所述或非門的第二輸入端；所述或非門的輸出端連接所述第一與門的第二輸入端；將所述第一與門的第一輸入端的信號(hào)與第二輸入端的信號(hào)進(jìn)行邏輯與運(yùn)算，輸出第一調(diào)制信號(hào)；第三路輸入信號(hào)輸入至所述同或門的第一輸入端；第四路輸入信號(hào)通過第二數(shù)字延遲模塊連接至所述同或門的第二輸入端，所述同或門的輸出端連接所述第二與門的第二輸入端；將所述第二與門的第一輸入端的信號(hào)與第二輸入端的信號(hào)進(jìn)行邏輯與運(yùn)算，輸出第二調(diào)制信號(hào)。
2、 如權(quán)利要求1所述的死區(qū)時(shí)間調(diào)制電路，其特征在于，所述數(shù)字延遲模 塊包括系統(tǒng)時(shí)4中；以及根據(jù)所述系統(tǒng)時(shí)鐘和死區(qū)時(shí)間設(shè)置延遲時(shí)間的延遲單元。
3、 一種音頻功率放大器，包括依次連接的前置放大器、脈寬調(diào)制產(chǎn)生器、 死區(qū)時(shí)間調(diào)制電路以及H橋功率級(jí)，其特征在于，所述死區(qū)時(shí)間調(diào)制電路包括兩個(gè)二輸入與門， 一個(gè)非門， 一個(gè)二輸入或非門， 一個(gè)二輸入同或門以及 兩個(gè)數(shù)字延遲模塊；輸入的信號(hào)分四路，第一路輸入信號(hào)輸入至第一與門的第一輸入端； 第二路輸入信號(hào)輸入至非門的輸入端，所述非門的輸出分三路，第一路輸出連接第二與門的第一輸入端，第二路輸出連接所述或非門的第一輸入端，第 三路輸出通過第一tt字延遲模塊連接至所述或非門的第二輸入端；所述或非門 的輸出端連接所述第 一與門的第二輸入端；將所述第 一與門的第 一輸入端的信 號(hào)與第二輸入端的信號(hào)進(jìn)行邏輯與運(yùn)算，輸出第 一調(diào)制信號(hào)；第三路輸入信號(hào)輸入至所述同或門的第 一輸入端；第四路輸入信號(hào)通過第二數(shù)字延遲模塊連接至所述同或門的第二輸入端， 所述同或門的輸出端連接所述第二與門的第二輸入端；將所述第二與門的第一 輸入端的信號(hào)與第二輸入端的信號(hào)進(jìn)行邏輯與運(yùn)算，輸出第二調(diào)制信號(hào)。
4、如權(quán)利要求3所述的音頻功率放大器，其特征在于，所述數(shù)字延遲模塊 包括系統(tǒng)時(shí)4中；以及根據(jù)所述系統(tǒng)時(shí)鐘和死區(qū)時(shí)間設(shè)置延遲時(shí)間的延遲單元。
專利摘要本實(shí)用新型適用于音頻功放領(lǐng)域，提供了一種死區(qū)時(shí)間調(diào)制電路及音頻功率放大器，所述死區(qū)時(shí)間調(diào)制電路包括兩個(gè)二輸入與門，一個(gè)非門，一個(gè)二輸入或非門，一個(gè)二輸入同或門以及兩個(gè)數(shù)字延遲模塊。本實(shí)用新型提供的死區(qū)時(shí)間調(diào)制電路采用數(shù)字延遲模塊，配以優(yōu)化的邏輯電路來實(shí)現(xiàn)死區(qū)時(shí)間的設(shè)置，精確的控制死區(qū)時(shí)間，減少失真。
文檔編號(hào)H03F3/217GK201207634SQ200820094360
公開日2009年3月11日 申請(qǐng)日期2008年5月30日 優(yōu)先權(quán)日2008年5月30日
發(fā)明者衛(wèi) 馮, 張禮振, 徐坤平, 海 李, 云 楊 申請(qǐng)人:比亞迪股份有限公司