專利名稱：用于減小二階和三階非線性的電路和方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及電子電路，具體涉及減小電子電路中的晶體管器件的二階和三階非線性。

背景技術(shù)：
在大多數(shù)通信電路中，線性信號放大表示核心啟用功能。例如，無線通信收發(fā)機在其傳送和接收信號處理路徑中的各級采用線性信號放大。更具體地，基于射頻(RF)的通信系統(tǒng)依賴于混頻電路、低噪聲放大電路、功率放大電路等等中的線性放大，以維持信號保真度并限制不期望的諧波頻率的生成。然而，半導(dǎo)體晶體管(例如，雙極晶體管或MOS晶體管)的非線性伏安(IV)特性代表在嚴重依賴于此類晶體管的使用的通信電路中的信號非線性的基本來源。
大多數(shù)模擬RF構(gòu)建塊的重要的與晶體管相關(guān)的參數(shù)包括跨導(dǎo)、噪聲和輸出電導(dǎo)。具體地，晶體管跨導(dǎo)(gm)-漏極-源極/集電極電流對柵極-源極/基極-發(fā)射極電壓的導(dǎo)數(shù)表示晶體管線性度的基本度量。漏極-源極/集電極電流對柵極-源極/基極-發(fā)射極電壓的一階導(dǎo)數(shù)(gm1)表示晶體管的線性系數(shù)。漏極-源極/集電極電流對柵極-源極/基極-發(fā)射極電壓的二階導(dǎo)數(shù)和三階導(dǎo)數(shù)(gm2和gm3)分別表示晶體管的二階和三階非線性系數(shù)。非線性系數(shù)gm2和gm3影響2階和3階互調(diào)失真(IMD2和IMD3)，所述2階和3階互調(diào)失真(IMD2和IMD3)進而影響了2階和3階截點(IP2和IP3)。作為更高電路線性度的更高的IP2和IP3需要gm2和gm3為0或接近0。
外差和零差是無線通信收發(fā)機中的兩種典型接收機架構(gòu)。零差接收機現(xiàn)今已在高度集成電路(IC)實施方式中采用。結(jié)果，一般來說，這兩種接收機對不同類型的非線性失真敏感。晶體管中的二階非線性生成二階失真信號，該二階失真信號會難以與零差接收機中的期望信號區(qū)分開。就對三階非線性失真具有高要求的外差接收機而言也有類似問題。通常對于現(xiàn)代無線電收發(fā)機，特別是處理多標(biāo)準(zhǔn)的那些，對二階和三階非線性這二者都有要求，這是由于在接收機處存在具有不同頻率的信號并且發(fā)生不同頻率組合。因此，所關(guān)心的是，同時減小2階和3階非線性失真。
為了補償晶體管器件的非線性，可以使用多種不同的線性化技術(shù)，例如，反饋、預(yù)失真和多相濾波。除這些補償技術(shù)之外或者與這些補償技術(shù)相結(jié)合，還存在更多基本非線性補償機制。例如，能夠通過并聯(lián)放置兩個或更多晶體管來形成更線性的復(fù)合晶體管器件，例如在美國專利第6,636,115號、第6,819,184號和Chunyu Xin等人在IEEEInternational Symposium on Circuit And Systems 2004上的論文“aLinearization Technique for RF Low Noise Amplifier”中，開發(fā)了用于通過不同的柵/基極偏置以及依適當(dāng)尺寸制造晶體管來消除(cancellation)晶體管對的非線性的技術(shù)。然而，該消除僅適用于三階或奇數(shù)階非線性。Chunyu Xin等人在‘a(chǎn) Linearization Technique forRF Low Noise Amplifier’中闡述，對于最佳三階失真消除偏置點，二階非線性通常變差。這是由于以下事實造成的對于不同的柵極偏置，盡管兩個晶體管的3階系數(shù)可以具有不同的符號，能夠通過對電流進行組合來將它們消除掉，然而，2階系數(shù)將具有相同符號。通過增加晶體管對的輸出電流，將增加2階項，從而惡化了二階截點IP2。為了保持IP2性能并同時提供三階補償，使用了具有匹配晶體管的差分電路，以便能夠消除(cancel)2階失真。然而，差分電路是復(fù)雜的，并具有高電流消耗，另外還需要完全匹配的晶體管。
美國專利公布號2005/0176399提出了一種放大器，包括源極退化(degeneration)電感；以及并聯(lián)耦合且具有互不相同的柵極偏置的至少兩個場效應(yīng)晶體管。場效應(yīng)晶體管的源極連接是沿著源極退化電感的不同位置而被耦合的。這項技術(shù)用于在為了最佳三階非線性消除而對復(fù)合晶體管進行偏置時，減小二階非線性對高頻的三階互調(diào)失真的影響。而沒有對二階非線性本身的消除進行討論。
因此，需要開發(fā)一種方法和電路，其能夠同時消除2階和3階非線性這二者，也就是說，同時改進IP2和IP3

發(fā)明內(nèi)容
一種電子電路包括并聯(lián)耦合的至少兩個晶體管。以第一柵源電壓和第一漏源電壓來對第一晶體管進行偏置。以第二柵源電壓和第二漏源電壓來對第二晶體管進行偏置。以柵源電壓偏移來將第一柵源電壓與第二柵源電壓彼此偏移，并以漏源電壓偏移來將第一漏源電壓與第二漏源電壓彼此偏移。這些偏置條件使得第一和第二晶體管工作在不同的區(qū)域內(nèi)，以使得第一和第二晶體管的二階和三階非線性基本上同時彼此消除掉。
在一個實施例中，第一晶體管可以工作在二次飽和區(qū)或線性非飽和區(qū)內(nèi)；第二晶體管可以工作在指數(shù)亞閾值區(qū)或準(zhǔn)指數(shù)區(qū)內(nèi)。將柵源偏移電壓和漏源偏移電壓確定為使得第一晶體管的漏源電流對第一柵源電壓的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比約等于第二晶體管的漏源電流對第二柵源電壓的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比。
一種實現(xiàn)電子電路的對應(yīng)方法包括將至少兩個晶體管并聯(lián)耦合。該方法包括對第一和第二晶體管進行偏置，以使得它們工作在不同的區(qū)域內(nèi)。這引起第一晶體管的漏源電流對第一柵源電壓的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比約等于第二晶體管的漏源電流對第二柵源電壓的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比，使得第一和第二晶體管的二階和三階非線性基本上同時彼此消除掉。
作為非限制性示例，該電子電路提供了減小二階和三階非線性這二者的優(yōu)點。該電子電路的改進的線性和良好的可制造性使其成為廣泛范圍的電路應(yīng)用(諸如，低噪聲放大器、RF混頻器、功率放大器等)中的理想構(gòu)建塊。
當(dāng)然，本發(fā)明不限于上述特征和優(yōu)點。實際上，本領(lǐng)域技術(shù)人員在閱讀了以下詳細描述并查看了附圖后將認識到另外的特征和優(yōu)點。



圖1是晶體管電路的一個實施例的框圖。
圖2是晶體管電路的另一實施例的框圖。
圖3示出了單獨晶體管的漏源電流對柵源電壓的二階導(dǎo)數(shù)的示意曲線。
圖4示出了單獨晶體管的漏源電流對柵源電壓的三階導(dǎo)數(shù)的示意曲線。
圖5示出了單獨晶體管的漏源電流對柵源電壓的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比的示意曲線。
圖6示出了具有不同柵極-源極和漏極-源極偏移的單獨晶體管的漏源電流對柵源電壓的二階導(dǎo)數(shù)的示意曲線。
圖7是單獨和復(fù)合晶體管的漏源電流的曲線圖。
圖8是單獨和復(fù)合晶體管的漏源電流的一階導(dǎo)數(shù)曲線的曲線圖。
圖9是單獨和復(fù)合晶體管的漏源電流的二階導(dǎo)數(shù)曲線的曲線圖。
圖10是單獨和復(fù)合晶體管的漏電流的三階導(dǎo)數(shù)曲線的曲線圖 圖11是示例性晶體管閾值電壓曲線的曲線圖。
圖12是對于N溝道和P溝道晶體管的一個實施例的、由逆短溝道效應(yīng)而引起的閾值電壓峰值的曲線圖。
圖13是低噪聲放大器電路的一個實施例的框圖。
圖14是示出了在圖13所示的低噪聲放大器中使用的單獨和復(fù)合晶體管的特性的曲線圖。

具體實施例方式 在操作中，晶體管的跨導(dǎo)不僅依賴于柵源電壓，而且依賴于漏源電壓，二階和三階非線性也是如此。此外，晶體管的大小和閾值電壓也是在處理晶體管非線性時所要考慮的兩個重要的參數(shù)。想到這些條件，以下描述了一種消除二階和三階非線性的電路和方法。
圖1示出了“復(fù)合”晶體管電路10，通過將第一晶體管T12與第二晶體管T14并聯(lián)耦合來形成，以使得兩個晶體管T12和T14共享柵極連接16、漏極連接18和源極連接20。(對于晶體管電路10的雙極實施方式，這些連接分別對應(yīng)于基極、集電極和發(fā)射級連接。)將晶體管T14的柵極偏置與晶體管T12的柵極偏置偏移VGSoff。將晶體管T12的漏極偏置與晶體管T14的漏極偏置偏移VDSoff。這樣一來，晶體管T12和T14具有不同的柵極偏置和漏極偏置。注意，偏移電壓VGSoff和VDSoff是相對的，如圖2所示，能夠?qū)⑺鼈兎謩e添加至T12的柵極和T14的漏極。此外，晶體管T12和T14可以具有不同的閾值電壓、寬度和長度。
注意，在一個或多個實施例中，晶體管電路10是以集成電路工藝來實現(xiàn)的，其中第一晶體管T12包括被配置具有第一晶體管溝道長度的多于一個集成電路晶體管元件，而第二晶體管T14包括被配置具有第二晶體管溝道長度的多于一個集成電路晶體管元件。
晶體管的漏源電流能夠由柵源電壓的多項式近似來表示(當(dāng)忽略對漏源電壓的依賴時)，其中漏源電流的導(dǎo)數(shù)是根據(jù)下式的多項式中的項的系數(shù) 方程1 如前所述，gm1表示漏源電流對柵源電壓的一階導(dǎo)數(shù)，其為晶體管跨導(dǎo)。gm2和gm3分別表示漏源電流對柵源電壓的二階和三階導(dǎo)數(shù)，也就是說，分別是跨導(dǎo)的一階和二階導(dǎo)數(shù)。
通過以上內(nèi)容可以看出，跨導(dǎo)是晶體管線性度的度量。通過使跨導(dǎo)隨所施加的柵極偏置變化更小來獲得更高的線性度，也就是說，隨著柵極偏置的變化，gm1是恒定的，使得gm2和gm3為0或接近0。
對于晶體管電路10，組合的漏源電流是 IDS＝IDS12+IDS14 如果晶體管T12和T14的gm2彼此消除掉并且晶體管T12和T14的gm3也同時彼此消除掉，則組合的漏源電流是線性的。對晶體管T12和T14進行合適的偏置從而使它們工作在不同的區(qū)域內(nèi)將使得gm2和gm3具有大致相同的值但針對晶體管T12和T14具有不同的符號。以下的描述和方程將示出消除的原理以及如何找到此類偏置點。
在依賴于柵源偏置電壓(VGS)和漏源偏置電壓(VDS)的四個不同的工作區(qū)中可以對金屬氧化物半導(dǎo)體(MOS)晶體管進行建模。這四個工作區(qū)是指數(shù)亞閾值區(qū)、準(zhǔn)指數(shù)區(qū)、二次飽和區(qū)和線性非飽和區(qū)。當(dāng)MOS晶體管的柵源電壓高于其閾值電壓時，根據(jù)方程2的近似能夠非常好地適合二次飽和區(qū)和線性非飽和區(qū)這二者 在VGS＞Vt時方程2 方程2中的常量按照下式而與物理量有關(guān) V1＝Vt V2＝V0-Vm 其中Cox是將柵極與溝道分離的氧化層的電容(每單位面積)，W是溝道寬度，L是溝道長度，μ0是溝道中的電子/空穴的遷移率，VGS是柵源電壓，并且Vt是閾值電壓。常量Vm和V0通過半導(dǎo)體工藝來定義。它們控制由表面散射引起的遷移率退化的發(fā)生(on-set)。方程2中的分子與溝道中的電位分布相關(guān)。根據(jù)晶體管是工作在飽和區(qū)還是非飽和區(qū)內(nèi)，指數(shù)α能夠具有值1或2。分母與表面散射相關(guān)。根據(jù)晶體管是空穴傳輸還是電子傳輸占優(yōu)勢，指數(shù)γ能夠是1或2或1與2之間。對于在該應(yīng)用中執(zhí)行的非線性消除分析，α＝γ＝2將非常合適。
當(dāng)MOS晶體管的柵源電壓低于閾值電壓或在閾值電壓附近時，晶體管工作在指數(shù)亞閾值區(qū)，在該指數(shù)亞閾值區(qū)內(nèi)，漏源電流能夠如方程3中所表示(漏偏置電壓依賴性非常小，并且可忽略不計) 在VGS≤Vt時方程3 其中m是始終＜1的指數(shù)函數(shù)的理想因子。β是熱電壓的倒數(shù)q/kT，IDS0是飽和電流。
在一個實施例中，在如方程2所表示的工作條件下對晶體管T12進行偏置，并且在如方程3所表示的指數(shù)亞閾值區(qū)內(nèi)對晶體管T14進行偏置。在嚴格的意義上，晶體管12工作在線性非飽和區(qū)內(nèi)，這是由于Vgs-Vt＞Vds但諸如漏極致勢壘降低、溝道長度調(diào)制和速度飽和之類的二階效應(yīng)會使工作區(qū)之間的轉(zhuǎn)移不那么明顯可見。
根據(jù)方程2和3能夠計算一階、二階和三階導(dǎo)數(shù)如下 對于工作在指數(shù)亞閾值區(qū)內(nèi)的晶體管T14 方程4 gm2_14＝(mβ)2IDS14方程5 gm3_14＝(mβ)3IDS14方程6 晶體管T14的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比是 方程7 對于工作在二次飽和區(qū)或線性非飽和區(qū)內(nèi)的晶體管T12，以下各式適用 方程8 方程9 方程10 晶體管T14的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比是 方程11 可以注意到，T14的漏源電流對柵源電壓的二階導(dǎo)數(shù)和三階導(dǎo)數(shù)始終是正的。為了找到對二階非線性和三階非線性這二者都實現(xiàn)消除的柵極偏置電壓，需要解方程12 方程12 將以上兩個方程彼此相除，得到方程13 方程13 從方程13找到同時消除二階非線性和三階非線性的條件 方程14 其中，VGS12can是晶體管T 12的柵極偏置。該柵極偏置有兩個解，舍去平方根之前的負號所對應(yīng)的那個解。當(dāng)找到了VGS12can時，將T14的柵極偏置從VGS12ccan偏移VGSoff?？梢愿鶕?jù)方程15來計算VGSoff值 方程15 圖3和4示出了消除的原理。在圖3中，示出了T12和T14的二階導(dǎo)數(shù)曲線，而在圖4中，示出了T12和T14的三階導(dǎo)數(shù)曲線。在柵極偏置點VGScan處，gm2_12＝gm2_14且gm3_12＝gm3_14。當(dāng)T14僅僅通過使用一個調(diào)整VGSoff而工作在指數(shù)亞閾值區(qū)內(nèi)時，同時消除二階非線性和三階非線性是可能的。圖3中的2階導(dǎo)數(shù)gm2_12是VGS的單調(diào)遞減函數(shù)。比值gm2_14/gm3_14總是1/mβ，并且由于gm2_12能夠從0變化至任意負值，因而總是可以找到VGS＝VGScan值，其中g(shù)m2_12/gm3_12也是1/mβ。為了得到消除，在圖3中隨VGSoff水平地移動T14的gm2曲線。當(dāng)找到正確值VGSoff時，由于始終固定的比值gm2_14/gm3_14，可以發(fā)現(xiàn)對于圖4所示的gm3而言也發(fā)生消除。
當(dāng)考慮到諸如噪聲、增益和參數(shù)變化的敏感度之類的其他設(shè)計要求時，使T14工作在更高電流電平處具有很多優(yōu)點。在一個實施例中，T14工作在準(zhǔn)指數(shù)閾值區(qū)-指數(shù)亞閾值區(qū)與二次飽和區(qū)之間的區(qū)域，其中柵源電壓處于指數(shù)亞閾值區(qū)VGS1的上邊界與二次飽和區(qū)VGS2的下邊界之間。VGS1通常處于晶體管閾值電壓附近，并且VGS2比VGS2高幾十伏。在該區(qū)域內(nèi)，能夠通過具有依賴于柵極電壓的理想因子的指數(shù)函數(shù)以及漏極電壓依賴性F(VDS14)，來對漏源電流進行建模，如方程16 方程16 然而，當(dāng)晶體管工作在該區(qū)域內(nèi)時，消除的條件更為復(fù)雜。漏源電壓依賴性變得更為重要。圖5和6圖形化地示出了消除解的存在。在圖5中，示出了T12和T14的gm2/gm3比值曲線。實線是在不同柵源和漏源電壓偏移下的gm2/gm3比值曲線。
從以上關(guān)于指數(shù)情形的討論得知，期望找到其中T12和T14的gm2/gm3比值相等的柵源電壓。在不具有漏源電壓偏移的點A處開始，在圖5中，利用由T14的gm2/gm3比值曲線與晶體管T12的gm2/gm3比值曲線(虛線)的交點所確定的值，對T14施加?xùn)旁措妷浩芕GSoff1。因此到達點F。圖6所示的gm2曲線中的對應(yīng)偏置點揭示了到點F的該移位給出錯誤的gm2值，因此沒有發(fā)生消除(gm2_12+gm2_14≠0)。然后，施加漏源電壓偏移VDSoff1，并且這給出了單調(diào)的且始終高于先前曲線的另一gm2/gm3比值曲線。對于相同的gm2/gm3比值，這次其起始于點B。使T14的gm2/gm3比值曲線與T12的gm2/gm3比值曲線相交的新柵源電壓偏移VGSoff2給出了點E，在這種情況下，如圖6所示，點E給出正確的gm2值，使得gm2和gm3這二者都發(fā)生消除，即，gm2_12+gm2_14＝0且gm3_12+gm3_14＝0。對于更大的漏源偏移VDSoff2，相同的工藝引起新的柵源偏移VGSoff3和從C到D的轉(zhuǎn)移。從圖6能夠看出，沒有獲得匹配的gm2值(gm2_12+gm2_14≠0)。
根據(jù)該討論能夠理解到，只要與該情況的偏離足夠小以至于限制了gm2/gm3曲線的斜率，在準(zhǔn)指數(shù)區(qū)內(nèi)就還存在唯一解。
僅為說明目的，在一個實施例中，如圖7所示，能夠根據(jù)DC特性、漏源電流與柵源電壓的關(guān)系曲線來確定適當(dāng)?shù)膮?shù)值V0＝0.5V、Vm＝0.9V和m＝0.6。通過使用用于晶體管工作的BSIM模型的仿真工具來獲得圖7中的曲線。該計算是方程2和3所表示的分析模型的結(jié)果，其中圖7還示出了這些適當(dāng)參數(shù)值以用于比較。能夠看出，通過分析模型所計算的DC特性非常適合晶體管T12和T14的BSIM仿真模型的DC特性。
利用這些參數(shù)值，根據(jù)方程11，在VGScan＝0.63V處將發(fā)生消除。因此，晶體管電路10的偏置條件是 VDS＝0.8V、VGS＝0.63V、VDSoff＝-0.5V、VGSoff＝-0.32V。
晶體管T12和T14的大小是 長度L12＝0.8um、寬度W12＝17um并且L14＝0.1um、W14＝10um。
晶體管T12和T14的閾值電壓是 Vt12＝0.3V、Vt14＝0.6V 對于晶體管T12，偏置條件是 Vds12＝0.8V+ΔVDS＝0.3V、Vgs12＝0.63V， 這暗示了晶體管T12工作在線性非飽和區(qū)內(nèi)。
對于晶體管T14，偏置條件是 Vds14＝0.8V、Vgs14＝0.63V+ΔVGS＝0.31V， 這進而表示晶體管T14工作在指數(shù)亞閾值區(qū)內(nèi)。
當(dāng)然，對于不同的半導(dǎo)體工藝，這些參數(shù)可以具有不同值。
圖8分別示出了晶體管電路10和兩個晶體管T12、T14的仿真結(jié)果gm1。對于晶體管電路10，gm1增大，變平坦，然后開始隨VGS的增大而再次增大。因此，對于處于0.63V或附近的柵極偏置，gm1同時具有零斜率和拐點，使得gm2和gm3在該柵極偏置范圍處為零。圖9和10示出了晶體管電路10以及晶體管T12和T14中每一個晶體管的仿真結(jié)果gm2和gm3?？梢宰⒁獾?，對于處于0.63V或附近的柵極偏置，晶體管T12和T14的gm2值具有相反的符號，這引起晶體管電路10的組合gm2為零。對于相同的柵極偏置范圍(大約0.63V)，與單獨使用的每個晶體管相比，晶體管電路10的gm3值也能夠達到零值或接近零值。這樣一來，對于晶體管電路10，同時消除或減小了二階和三階非線性。
可以注意到，晶體管T14比晶體管T12具有高得多的閾值電壓。這是由于晶體管T14的溝道長度被選擇為使得發(fā)生逆短溝道效應(yīng)(RSCE)。圖11示出了給定工藝技術(shù)(例如，以0.1微米或更小溝道長度實現(xiàn)的深亞微米MOS晶體管)的逆短溝道效應(yīng)。從圖11看出，閾值電壓隨著溝道長度向最小溝道長度減小而增大，但而后在最小溝道長度處或附近開始減小。因此，該RSCE特性在最小溝道長度處或附近形成峰值(最大)閾值。此外，通過調(diào)整半導(dǎo)體工藝，RSCE特性能夠表現(xiàn)出相對寬的閾值電壓峰值。在寬峰值下，由工藝制造容差引起的晶體管溝道長度微小變化不會導(dǎo)致晶體管14的閾值電壓的偏離，晶體管14的溝道長度的目標(biāo)是處于與額定(nominal)閾值電壓峰值相對應(yīng)的長度處或附近。圖12示出了圖11給出的N溝道和P溝道器件曲線的閾值電壓峰值的放大視圖，并表現(xiàn)出期望的寬峰值特性。
當(dāng)然，只要滿足所需要的工作條件就能夠任意選擇晶體管T12和T14的溝道長度。優(yōu)選地，將溝道長度選擇為使得半導(dǎo)體工藝中的微小變化不會導(dǎo)致大的閾值電壓變化。例如，如上所述，晶體管T12的溝道長度可以被選擇在0.4μm與1μm之間，并且晶體管T14的溝道長度可以被選擇在0.1μm處或附近。
晶體管電路10的改進的線性度和良好的可制造性使其成為廣泛范圍的電路應(yīng)用(包括廣泛范圍的射頻通信電路)中的理想構(gòu)建塊。通過非限制性示例，圖13示出了包括晶體管電路10的實施例的射頻低噪聲放大器電路30。在工作時，射頻(RF)輸入信號RF IN驅(qū)動?xùn)艠O連接16，而漏極連接18通過漏極負載電阻器R1耦合至供電電壓導(dǎo)軌VDD，并從而提供射頻輸出信號RF OUT。最后，源極連接20通過發(fā)射極退化電感器L1耦合至參考電壓，例如VSS，其中發(fā)射極退化電感器L1為RF IN驅(qū)動電路提供阻抗匹配。
圖14提供了在低噪聲放大器電路30中使用的晶體管電路10的另一特性示意圖。在RF IN端子處提供了由具有頻率f1＝1GHz和f2＝1.01GHz的兩個音調(diào)構(gòu)成的RF信號。RF OUT端子處的輸出信號具有不同頻率下的不同分量，例如，頻率f1和f2下的基本分量、頻率f1-f2和f2+f1下的二階非線性分量以及頻率2f1-f2和2f2-f1下的三階非線性分量。圖14示出了二階和三階分量的幅度(以dB表示)(歸一化為基本分量的幅度)與柵極偏置的關(guān)系曲線。為了比較，還針對在低噪聲放大器電路30中單獨使用時的晶體管T12和T14示出了二階和三階分量的幅度(也歸一化為基本分量的幅度)與柵極偏置的關(guān)系曲線?？梢钥闯鰡为氁粋€晶體管如何能夠消除或至少減小不同柵源電壓下的二階和三階分量，而晶體管電路10如何能夠同時消除或至少減小一個柵源電壓下的二階和三階非線性分量。這通過以下事實來說明在柵源電壓處于0.63V附近的點處，對于二階和三階非線性分量而言，存在驟降(dip)。
當(dāng)然，晶體管電路10適用于廣泛范圍的電路和器件。例如，晶體管電路10能夠被包括在RF混頻器中、射頻功率放大器或任何類型的低噪聲放大器等內(nèi)。此外，晶體管電路10能夠被包括在無線收發(fā)機中。
上述特定實施例僅是示意性的，而決不應(yīng)被視為限制性的。盡管以上討論是為了在晶體管電路10中同時消除二階和三階非線性，該電路還可以用于僅單獨消除二階非線性或三階非線性。此處，術(shù)語“消除”不應(yīng)在“完全消除”的意義上進行理解，其應(yīng)被理解為“基本上消除”或“減小”等。本發(fā)明的范圍由以下權(quán)利要求確定，并且落在權(quán)利要求范圍內(nèi)的所有變型和等同物都應(yīng)被包括在其中。
權(quán)利要求
1.一種電子電路(10)，其中所述電子電路的二階和三階非線性基本上被同時消除，所述電子電路(10)包括
并聯(lián)耦合的兩個晶體管(T12、T14)；
偏置電路，向第一晶體管(T12)供給第一柵源電壓和第一漏源電壓，并向第二晶體管(T14)供給第二柵源電壓和第二漏源電壓；
其特征在于
所述電子電路(10)是以金屬氧化物半導(dǎo)體工藝來實現(xiàn)的，其中第一和第二晶體管(T12、T14)的閾值電壓是晶體管溝道長度的函數(shù)；并且
其中第二晶體管溝道長度被配置為使得第二晶體管(T14)的閾值電壓處于由給定半導(dǎo)體工藝的逆短溝道效應(yīng)而引起的、閾值電壓與溝道長度的關(guān)系曲線的峰值。
2.根據(jù)權(quán)利要求1所述的電子電路，其中所述偏置電路被配置為向第一晶體管供給第一柵源電壓以使得第一晶體管(T12)的漏源電流對第一柵源電壓的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比等于或約為1/mβ，其中m是第二晶體管(T14)的漏源電流的指數(shù)函數(shù)的理想因子，并且β是熱電壓的倒數(shù)；并且所述偏置電路被配置為將第二柵源電壓與第一柵源電壓偏移，以使得第二晶體管(T14)的漏源電流對第二柵源電壓的二階導(dǎo)數(shù)等于或基本上等于第一晶體管(T12)的漏源電流對第一柵源電壓的二階導(dǎo)數(shù)。
3.根據(jù)權(quán)利要求1所述的電子電路，其中所述偏置電路被配置為將第一柵源電壓與第二柵源電壓彼此偏移，并將第一漏源電壓與第二漏源電壓彼此偏移，以使得第一晶體管(T12)的漏源電流對第一柵源電壓的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比約等于第二晶體管(T14)的漏源電流對第二柵源電壓的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比。
4.根據(jù)權(quán)利要求1所述的電子電路，其中所述第一晶體管(T12)包括被配置具有第一晶體管溝道長度的多于一個集成電路晶體管元件，并且所述第二晶體管(T14)包括被配置具有第二晶體管溝道長度的多于一個集成電路晶體管元件。
5.根據(jù)權(quán)利要求1所述的電子電路，其中所述第二晶體管的閾值電壓大于所述第一晶體管的閾值電壓。
6.根據(jù)權(quán)利要求4所述的電子電路，其中所述第二晶體管溝道長度處于0.1μm或約為0.1μm，并且所述第一晶體管溝道長度大于0.4μm。
7.一種射頻混頻器電路，包括根據(jù)權(quán)利要求1-6中任一項所述的電子電路。
8.一種射頻低噪聲放大器電路，包括根據(jù)權(quán)利要求1-6中任一項所述的電子電路。
9.一種射頻功率放大器電路，包括根據(jù)權(quán)利要求1-6中任一項所述的電子電路。
10.一種無線收發(fā)機，包括根據(jù)權(quán)利要求1-6中任一項所述的電子電路。
11.一種在晶體管電路中同時消除二階和三階非線性的方法，包括
將至少兩個晶體管并聯(lián)耦合，以形成晶體管電路(10)；
以第一柵源電壓和第一漏源電壓來對第一晶體管(T12)進行偏置；
以第二柵源電壓和第二漏源電壓來對第二晶體管(T14)進行偏置；
其特征在于
以金屬氧化物半導(dǎo)體工藝實現(xiàn)電子電路(10)，其中第一和第二晶體管(T12、T14)的閾值電壓是晶體管溝道長度的函數(shù)；
將第二晶體管溝道長度配置為使得第二晶體管(T14)的閾值電壓處于由給定半導(dǎo)體工藝的逆短溝道效應(yīng)而引起的、閾值電壓與溝道長度的關(guān)系曲線的峰值。
12.根據(jù)權(quán)利要求1所述的方法，其中將第一柵源電壓確定為使得第一晶體管(T12)的漏源電流對第一柵源電壓的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比等于或約為1/mβ，其中m是第二晶體管(T14)的漏源電流的指數(shù)函數(shù)的理想因子并且β是熱電壓的倒數(shù)；并且其中將第二柵源電壓與第一柵源電壓偏移，以使得第二晶體管(T14)的漏源電流對第二柵源電壓的二階導(dǎo)數(shù)等于或基本上等于第一晶體管(T12)的漏源電流對第一柵源電壓的二階導(dǎo)數(shù)。
13.根據(jù)權(quán)利要求11所述的方法，其中以柵源電壓偏移將第一柵源電壓與第二柵源電壓彼此偏移；并且
以漏源電壓將第一漏源電壓與第二漏源電壓彼此偏移，以使得第一晶體管(T12)的漏源電流對第一柵源電壓的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比約等于第二晶體管(T14)的漏源電流對第二柵源電壓的二階導(dǎo)數(shù)與三階導(dǎo)數(shù)之比。
全文摘要
一種電子電路(10)包括并聯(lián)耦合的至少兩個晶體管(T12、T14)，其中第二晶體管溝道長度被配置為使得第二晶體管(T14)的閾值電壓處于由給定半導(dǎo)體工藝的逆短溝道效應(yīng)而引起的、閾值電壓與溝道長度的關(guān)系曲線的峰值。以第一柵源電壓和第一漏源電壓來對第一晶體管(T12)進行偏置。以第二柵源電壓和第二漏源電壓來對第二晶體管(T14)進行偏置。以柵源電壓偏移將第一柵源電壓與第二柵源電壓彼此偏移，并且以第二漏源電壓偏移將第一漏源電壓與第二漏源電壓彼此偏移。這些偏置條件使得晶體管(T12、T14)工作在不同的區(qū)域內(nèi)，以使得晶體管(T12、T14)的二階非線性和三階非線性基本上同時消除掉。
文檔編號H03F1/32GK101785178SQ200880011197
公開日2010年7月21日 申請日期2008年3月25日 優(yōu)先權(quán)日2007年4月4日
發(fā)明者T·阿恩伯格 申請人:艾利森電話股份有限公司