專利名稱：：用于無源超高頻射頻識別芯片的高穩(wěn)定度時鐘產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明屬于微電子
技術(shù)領(lǐng)域：
，涉及集成電路設(shè)計，特別是一種時鐘產(chǎn)生電路，用于無源超高頻射頻識別(UHFRFID)芯片等具有獨立時鐘產(chǎn)生模塊的集成電路系統(tǒng)。
背景技術(shù)：
：近年來，射頻識別RFID技術(shù)因為其廣闊的應(yīng)用前景，發(fā)展十分迅速。RFID系統(tǒng)通常包括電子標(biāo)簽、讀寫器和數(shù)據(jù)管理系統(tǒng)三個主要部分構(gòu)成。電子標(biāo)簽由天線和RFID芯片組成，每個芯片存儲著其所標(biāo)識物體的相關(guān)信息；讀寫器讀取或?qū)懭隦FID芯片中的信息，并通過網(wǎng)路和其他計算機或系統(tǒng)通訊，完成對RFID芯片的信息獲取、解釋以及數(shù)據(jù)管理。無源UHFRFID使用860960MHz的載波頻率，圖1為讀寫器與電子標(biāo)簽通訊圖，RFID芯片通過天線從讀寫器獲取能量，上電啟動工作，接收讀寫器發(fā)送過來的數(shù)據(jù)，并向讀寫器反向散射數(shù)據(jù)，完成電子標(biāo)簽和讀寫器之間的通訊。無源UHFRFID芯片由模擬前端、數(shù)字基帶和存儲器構(gòu)成，圖2為模擬前端與數(shù)字基帶結(jié)構(gòu)框圖。目前ISO的標(biāo)準(zhǔn)不支持標(biāo)簽芯片從空口中恢復(fù)提取時鐘，只能由模擬前端的時鐘模塊電路為數(shù)字基帶工作提供特定的時鐘頻率。芯片天線從讀寫器接收能量，通過電荷泵輸出給電源管理模塊一定的電壓，電源管理模塊電路為時鐘模塊電路提供工作電壓VDD和參考輸入電流I。當(dāng)RFID芯片與讀寫器之間沒有數(shù)據(jù)傳輸時，獲得的能量橫定，電源管理模塊輸出電壓VDD和電流I沒有波動；當(dāng)讀寫器向芯片發(fā)送數(shù)據(jù)或芯片調(diào)制反射數(shù)據(jù)時，芯片獲得的能量有很大的波動，電源管理模塊輸出電壓VDD和電流I產(chǎn)生很大波動；并且由于芯片與閱讀器的工作距離的遠近不同和工藝的影響，造成VDD和I很大的偏差。對于無源UHFRFID系統(tǒng)，目前國內(nèi)外普遍使用的時鐘電路輸出時鐘頻率和工作電壓VDD或參考輸入電流I相關(guān)，因此輸出時鐘頻率抖動和偏差都很大，使得數(shù)字基帶不能穩(wěn)定可靠地工作。F.Cilek等人在UltraLowPowerOscillatorforUHFRFIDTransponder文章中提出環(huán)形振蕩器，這種電路結(jié)構(gòu)輸出時鐘頻率與電流I成正比，與VDD成反比。當(dāng)電流I或電壓VDD存在波動或偏差時，輸出時鐘頻率出現(xiàn)很大抖動和偏差，并且時鐘頻率在常溫下的溫度系數(shù)很大。RayBarnett禾口JinLiu在A0.8V1.52MHzMSVCRelaxationOscillatorwithInvertedMirrorFeedbackReferenceforUHFRFID提出弛豫振蕩器，輸出時鐘頻率是電流I的弱函數(shù)，抖動有所減小，但是沒有在根本上解決時鐘頻率隨工作電流波動而抖動的問題，而且時鐘頻率隨溫度的變化而出現(xiàn)偏差。目前適用于無源UHFRFID芯片的時鐘產(chǎn)生電路的缺陷如下1.時鐘電路結(jié)構(gòu)不能夠抑制電流I和工作電壓VDD波動，時鐘輸出頻率抖動很大；2.前級電源管理模塊需使用濾波電路來減小I和VDD的紋波，增大了芯片面積和成本，設(shè)計難度大；33.時鐘電路結(jié)構(gòu)不能夠抑制電流I和工作電壓VDD偏差，限制了RFID芯片的工作距離；4.RFID芯片工作時，須頻繁使用時鐘校準(zhǔn)，降低了工作效率，同時增加了數(shù)字基帶的設(shè)計難度。5.輸出時鐘頻率常溫下的溫度系數(shù)大，RFID芯片工作的溫度范圍窄。
發(fā)明內(nèi)容本發(fā)明的目的在于克服上述已有技術(shù)的不足，提供一種用于無源UHFRFID芯片的時鐘產(chǎn)生電路，以抑制電流I和電壓VDD的波動和偏差，減小時鐘抖動和偏差以及溫度漂移，使RFID芯片工作于更遠的距離和更寬的溫度范圍。為實現(xiàn)上述目的，本發(fā)明的時鐘電路包括一組電流鏡時鐘校準(zhǔn)電路、第一反相器、第二反相器、第一比較器、第二比較器、第一RS觸發(fā)器、第二RS觸發(fā)器、第三反相器和第四反相器，電流鏡時鐘校準(zhǔn)電路輸出電流12通過連接在第一比較器和第二比較器的反相輸入端的電阻R'產(chǎn)生比較電平V，第一反相器的輸出端與第一充放電電容Q和第一比較器的同相輸入端相連接，第一比較器的輸出依次通過第一RS觸發(fā)器和第二RS觸發(fā)器的輸入端S和輸出端Q接至第一反相器的輸入端構(gòu)成第一振蕩回路；第二反相器的輸出端與第二充放電電容C2和第二比較器的同相輸入端相連接，第二比較器的輸出端依次通過第一RS觸發(fā)器和第二RS觸發(fā)器的輸入端R和輸出端Q接至第二反相器的輸入端構(gòu)成第二振蕩回路，第二RS觸發(fā)器的輸出端Q依次經(jīng)過第三反相器和第四反相器輸出時鐘，其中電阻R'采用正溫度系數(shù)的N阱電阻&和負溫度系數(shù)的高阻多晶硅電阻&串聯(lián)而成，調(diào)節(jié)這兩種電阻的比值，得到常溫下零溫度系數(shù)的時鐘頻率，避免時鐘的溫漂問題；在串聯(lián)連接的電阻Ri和R2兩端并聯(lián)連接有延遲電容Q，以實現(xiàn)比較電平V向后延遲T。/4時間，避免時鐘頻率隨電流波動而抖動，T。為輸出時鐘周期。所述的電流鏡/時鐘校準(zhǔn)電路采用一組PMOS電流鏡組成，這組PMOS電流鏡由六個電流鏡支路組成，但不限于六路，可根據(jù)時鐘校準(zhǔn)的范圍和精度的需要，增加電流鏡支路。第一電流鏡支路為比較器產(chǎn)生偏置電流13，第二電流鏡支路產(chǎn)生的電流12通過電阻R'產(chǎn)生比較電平V，第三路電流鏡支路、第四路電流鏡支路、第五路電流鏡支路和第六路電流鏡支路分別經(jīng)過一個PMOS開關(guān)管匯集形成電流L，時鐘校準(zhǔn)數(shù)據(jù)輸入到各個PMOS開關(guān)管的柵極，控制開關(guān)管的通與斷，以調(diào)節(jié)電流L的大小。這種結(jié)構(gòu)使得電流L與12的大小和波動幅度成比例k=1乂12，時鐘校準(zhǔn)端口輸入默認(rèn)值時，k=1。所述的第一充放電電容d與第二充放電電容G相等，使得輸出時鐘占空比為i:L所述的延遲電容C3的大小為第一充放電Q或第二充放電電容C2的一半，使得比較電平V延遲T。/4時間時，輸出時鐘頻率為<formula>formulaseeoriginaldocumentpage4</formula>所述的第一比較器和第二比較器使用典型的PMOS輸入對管的兩級比較器結(jié)構(gòu)，以實現(xiàn)在比較電平V較低時，比較器的各個晶體管都能工作于飽和區(qū)。所述的第一RS觸發(fā)器和第二RS觸發(fā)器使用或非門結(jié)構(gòu)。本發(fā)明具有如下優(yōu)點l.本發(fā)明由于在電阻R'上并聯(lián)延遲電容Q后，使得比較電平V延遲"f的時4間，從而輸出時鐘頻率/=2,CC=d=C2，輸出時鐘頻率與電流和電壓無關(guān)，抑制了電流和電壓的波動和偏差，解決了時鐘隨電流電壓的波動而抖動的問題，進而降低了前級電源管理模塊的設(shè)計難度，而且前級電源管理模塊無需設(shè)計大的濾波電路，節(jié)省了芯片面積，使芯片成本降低；當(dāng)由于RFID芯片距離讀寫器距離變大而造成電流和電壓出現(xiàn)偏差時，輸出時鐘頻率無偏差，從而使得芯片能夠工作于更遠的距離。而現(xiàn)有技術(shù)由A:(./(:.卄/,,,cosoj/)~'其中，于沒有并聯(lián)延遲電容Q，輸出時鐘頻率/r.+/,coscsif+ic、4I!=kl2k(I。+Imcos"t)，T。為輸出時鐘周期，1。為直流成分，L為電流波動的幅度，"為波動頻率，可以看出時鐘頻率隨電流的波動而抖動。2.本發(fā)明的電阻R'由于采用正溫度系數(shù)的N阱電阻和負溫度系數(shù)的高阻多晶硅電阻串聯(lián)而成，通過調(diào)節(jié)兩種電阻的比例，抵消電阻和電容的溫度系數(shù)，得到常溫下幾乎為零溫度系數(shù)的時鐘頻率，從而解決了時鐘的溫漂問題，使芯片工作于更大的溫度范3.本發(fā)明的電流鏡/時鐘校準(zhǔn)電路結(jié)構(gòu)簡單，通過控制電流IJ勺大小，調(diào)節(jié)因子k，抵消電阻R'和電容Q和(^的工藝偏差，從而克服工藝對輸出時鐘頻率的影響，時鐘校準(zhǔn)端口在輸入默認(rèn)值時k=1;4.由于校準(zhǔn)之后的時鐘在后續(xù)工作中的一定范圍內(nèi)不受距離與溫度的影響，時鐘頻率穩(wěn)定，無需頻繁校準(zhǔn)，提高了芯片工作效率；而且可以使用外部人為固定校準(zhǔn)模式，數(shù)字基帶無需單獨設(shè)計控制返回數(shù)據(jù)的時鐘校準(zhǔn)模塊，降低了芯片數(shù)字基帶設(shè)計復(fù)雜度，減小了芯片的面積。圖1是現(xiàn)有讀寫器與標(biāo)簽芯片的通信圖；圖2是現(xiàn)有標(biāo)簽芯片模擬前端和數(shù)字基帶結(jié)構(gòu)圖；圖3是本發(fā)明時鐘整體電路原理圖；圖4是本發(fā)明時鐘整體原理圖中的電流鏡/時鐘校準(zhǔn)模塊電路圖；圖5是本發(fā)明時鐘整體原理圖中的比較器電路圖；圖6是本發(fā)明時鐘整體原理圖中的RS觸發(fā)器電路圖；圖7是本發(fā)明電阻R'的組成原理圖；圖8是本發(fā)明時鐘與現(xiàn)有時鐘仿真結(jié)果對比圖；圖9是本發(fā)明時鐘延遲電容C3的值與輸出時鐘頻率關(guān)系仿真圖；圖10是本發(fā)明時鐘溫度特性仿真圖。具體實施例方式參照圖3，本發(fā)明時鐘整體電路包括一組電流鏡時鐘校準(zhǔn)電路301、第一反相器302、第二反相器303、第一充放電電容Cp第二充放電電容C^、第一比較器304、第二比較器305、第一RS觸發(fā)器306、第二RS觸發(fā)器307、第三反相器308和第四反相器309。其中第一反相器302和第二反相器303采用PMOS管和NMOS管串聯(lián)結(jié)構(gòu)。電流鏡時鐘校準(zhǔn)電路301輸出兩路電流L和12，第一輸出電流L輸入到第一反相器302和第二反相器303的PMOS管的源極；第一反相器302和第二反相器303的輸出端分別連接到第一比較器304和第二比較器305的同相輸入端；第一比較器304的反相輸入端和第二比較器305的反相輸入端相連接，并且并聯(lián)有延遲電容Q和電阻R'，第一比較器303的輸出依次通過第一RS觸發(fā)器306和第二RS觸發(fā)器307的輸入端S和輸出端Q接至第一反相器302的輸入端，構(gòu)成第一振蕩回路；第二比較器305的輸出端依次通過第一RS觸發(fā)器306和第二RS觸發(fā)器307的輸入端R和輸出端Q接至第二反相器303的輸入端，構(gòu)成第二振蕩回路。第二輸出電流^流過電阻R'，產(chǎn)生比較電平V;第一反相器302的輸出端與地之間串接有第一充放電電容C"第二反相器303的輸出端與地之間串接有第二充放電電容C2。第二RS觸發(fā)器的輸出端Q依次經(jīng)過第三反相器308和第四反相器309輸出時鐘。延遲電容Q的大小為第一充放電d或第二充放電電容(^的一半，使得比較電平V延遲T。/4時間時，輸出時鐘頻率為/=;(:=(:1=(:2，電阻R'采用正溫度系數(shù)的N阱電阻和負溫度系數(shù)的高阻多晶硅電阻串聯(lián)而成，如圖7所示，調(diào)節(jié)這兩種電阻的比例，使得輸出時鐘的溫度系數(shù)為零。參照圖4，電流鏡/時鐘校準(zhǔn)電路301采用一組PMOS電流鏡組成，這組PMOS電流鏡由六個電流鏡支路組成，但不限于六路，可根據(jù)時鐘校準(zhǔn)的范圍和精度的需要，增加電流鏡支路。第一電流鏡支路401為比較器產(chǎn)生偏置電流13，第二電流鏡支路402產(chǎn)生的電流^通過電阻R'產(chǎn)生比較電平V，第三路電流鏡支路403、第四路電流鏡支路404、第五路電流鏡支路405和第六路電流鏡支路406分別經(jīng)過一個PMOS開關(guān)管匯集形成電流Ip時鐘校準(zhǔn)數(shù)據(jù)輸入到各個PMOS開關(guān)管的柵極，控制開關(guān)管的通與斷，以調(diào)節(jié)電流L的大小。這種結(jié)構(gòu)使得電流L與12的大小和波動幅度成比例k=1/12，時鐘校準(zhǔn)端口輸入默認(rèn)值時，k=1。參照圖5，第一比較器304和第二比較器305使用典型的PMOS輸入對管的兩級比較器結(jié)構(gòu)，以實現(xiàn)在比較電平V較低時，比較器的各個晶體管都能工作于飽和區(qū)。參照圖6，第一RS觸發(fā)器306和第二RS觸發(fā)器307使用或非門結(jié)構(gòu)。本發(fā)明的工作過程如下設(shè)電源上電后觸發(fā)器處于Q=1、Q=0的狀態(tài)，則反相器302的P管導(dǎo)通，N管截止，反相器303的N管導(dǎo)通，P管截止，所以電流L經(jīng)反相器302的P管對電容Q充電，隨著充電過程的進行G上的電壓而逐漸升高；C2經(jīng)反相器303的N管對地放電，迅速到低電平。當(dāng)d上的電壓升至V時，比較器304輸出端S由低翻轉(zhuǎn)為高，觸發(fā)器307狀態(tài)也立即翻轉(zhuǎn)為Q二0、Q二l的狀態(tài)，因此反相器303的P管導(dǎo)通，N管截止，反相器302的N管導(dǎo)通，P管截止，^對C2充電，其上的電壓逐漸上升，Q經(jīng)反相器303的N管對地放電，迅速降到低電平。當(dāng)C2上的電壓上升到V時，比較器305輸出端R由低電平翻轉(zhuǎn)為高，所以Q二60，同時Q二1，觸發(fā)器307又回到了上述第一個狀態(tài)，重新對d充電，G放電。如此周而復(fù)始，在Q或Q端就得到了輸出時鐘波形。為使輸出時鐘頻率與電流無關(guān)，在電阻R'上并聯(lián)延遲電容C3，C;-4c，使得2比較電平V延遲T。/4時間，從而輸出時鐘頻率為/=^。J《(.，本發(fā)明的效果可以通過以下仿真進一步說明仿真1:現(xiàn)有的時鐘電路與本發(fā)明的時鐘電路對比仿真輸入基準(zhǔn)電流I紋波幅度占輸入額定直流不同比例，對環(huán)形振蕩器、無電容Q的時鐘和加電容C3的時鐘分別進行仿真，加電容C3的時鐘為本發(fā)明時鐘。仿真數(shù)據(jù)如表l，仿真圖如圖8所示。表l本發(fā)明時鐘電路和現(xiàn)有時鐘仿真數(shù)據(jù)對比<table>tableseeoriginaldocumentpage7</column></row><table>由表l可以看出，本發(fā)明時鐘增加延遲電容C3，輸出時鐘抖動很小，約為無電容Q的時鐘結(jié)構(gòu)的1/16，約為環(huán)形振蕩器的1/180。由于環(huán)形振蕩器的抖動太大，圖8中僅對比了增加延遲電容C3的時鐘結(jié)構(gòu)和無電容(^的時鐘結(jié)構(gòu)，從圖8中可以看出，沒有并聯(lián)電容C3的時鐘隨電流波動的幅度迅速增大，而本發(fā)明時鐘抖動很小，當(dāng)電流波動幅度增大時，時鐘抖動幾乎沒有增大。由表1和圖8可以看出，本發(fā)明時鐘對基準(zhǔn)電流紋波有很強的抑制能力，時鐘抖動很小，而現(xiàn)有時鐘電路由于不帶延遲電容Q，抑制紋波的能力大大降低。仿真2:本發(fā)明時鐘的并聯(lián)延遲電容C3的值對輸出時鐘的影響在基準(zhǔn)電流紋波幅度占入額定直流成分不同的比例下，取延遲電容Q為不同的值時，仿真本發(fā)明時鐘電路，仿真結(jié)果如圖9所示。如圖9可見，當(dāng)延遲電容Q為4C時，輸出時鐘抖動最小，且電流紋波越小，時2鐘抖動越小。仿真3:本發(fā)明時鐘溫度特性仿真本發(fā)明時鐘使用正溫度系數(shù)的N阱電阻I^和負溫度系數(shù)的高阻多晶硅電阻R2串聯(lián)補償，降低輸出時鐘頻率的溫度系數(shù)，仿真結(jié)果如圖io所示。由圖10可見，溫度為25"時，本發(fā)明時鐘溫度系數(shù)僅為26卯mTC，說明本發(fā)明的時鐘電路有很強的抑制溫漂能力。權(quán)利要求一種用于無源超高頻射頻識別芯片的時鐘產(chǎn)生電路，包括一組電流鏡時鐘校準(zhǔn)電路(301)、第一反相器(302)、第二反相器(303)、第一比較器(304)、第二比較器(305)、第一RS觸發(fā)器(306)、第二RS觸發(fā)器(307)、第三反相器(308)和第四反相器(309)，電流鏡時鐘校準(zhǔn)電路(301)輸出電流I2通過連接在第一比較器(304)和第二比較器(305)的反相輸入端的電阻R′產(chǎn)生比較電平V，第一反相器的輸出端與第一充放電電容C1和第一比較器的同相輸入端相連接，第一比較器的輸出依次通過第一RS觸發(fā)器和第二RS觸發(fā)器的輸入端S和輸出端Q接至第一反相器的輸入端構(gòu)成第一振蕩回路；第二反相器的輸出端與第二充放電電容C2和第二比較器的同相輸入端相連接，第二比較器的輸出端依次通過第一RS觸發(fā)器和第二RS觸發(fā)器的輸入端R和輸出端～Q接至第二反相器的輸入端構(gòu)成第二振蕩回路，第二RS觸發(fā)器的輸出端～Q依次經(jīng)過第三反相器(308)和第四反相器(309)輸出時鐘，其特征在于電阻R′采用正溫度系數(shù)的N阱電阻R1和負溫度系數(shù)的高阻多晶硅電阻R2串聯(lián)而成，調(diào)節(jié)這兩種電阻的比值，得到常溫下零溫度系數(shù)的時鐘頻率，避免時鐘的溫漂問題；在串聯(lián)連接的電阻R1和R2兩端并聯(lián)連接有延遲電容C3，以實現(xiàn)比較電平V向后延遲T0/4時間，避免時鐘頻率隨電流波動而抖動，T0為輸出時鐘周期。2.根據(jù)權(quán)利要求1所述時鐘產(chǎn)生電路，其特征在于電流鏡/時鐘校準(zhǔn)電路(301)采用一組PMOS電流鏡組成，這組PMOS電流鏡由六個電流鏡支路組成，但不限于六路，可根據(jù)時鐘校準(zhǔn)的范圍和精度的需要，增加電流鏡支路。第一電流鏡支路(401)為比較器產(chǎn)生偏置電流13，第二電流鏡支路(402)產(chǎn)生的電流12通過電阻11'產(chǎn)生比較電平V，第三路電流鏡支路(403)、第四路電流鏡支路(404)、第五路電流鏡支路(405)和第六路電流鏡支路(406)分別經(jīng)過一個PMOS開關(guān)管匯集形成電流Ip時鐘校準(zhǔn)數(shù)據(jù)輸入到各個PMOS開關(guān)管的柵極，控制開關(guān)管的通與斷，以調(diào)節(jié)電流L的大小。這種結(jié)構(gòu)使得電流Ii與^的大小和波動幅度成比例k二iyi2，時鐘校準(zhǔn)端口輸入默認(rèn)值時，k=l。3.根據(jù)權(quán)利要求1所述時鐘產(chǎn)生電路，其特征在于第一充放電電容&與第二充放電電容C2相等，使得輸出時鐘占空比為l:1。4.根據(jù)權(quán)利要求1所述時鐘產(chǎn)生電路，其特征在于延遲電容C3的大小為第一充放電d或第二充放電電容(^的一半，使得比較電平V延遲T。/4時間時，輸出時鐘頻率為/—廣一f1—r5.根據(jù)權(quán)利要求1所述時鐘產(chǎn)生電路，其特征在于第一比較器(304)和第二比較器(305)使用典型的PMOS輸入對管的兩級比較器結(jié)構(gòu)，以實現(xiàn)在比較電平V較低時，比較器的各個晶體管都能工作于飽和區(qū)。6.根據(jù)權(quán)利要求1所述時鐘產(chǎn)生電路，其特征在于第一RS觸發(fā)器(306)和第二RS觸發(fā)器(307)使用或非門結(jié)構(gòu)。全文摘要本發(fā)明公開一種用于無源超高頻射頻識別芯片的高穩(wěn)定度時鐘產(chǎn)生電路，主要解決現(xiàn)有時鐘電路抖動大和溫漂高的問題。它包括一組電流鏡時鐘校準(zhǔn)電路(301)、兩個反相器(302，303)、兩個比較器(304，305)、兩個RS觸發(fā)器(306，307)和兩個反相器(308，309)；該兩個反相器、該兩個比較器以及該兩個RS觸發(fā)器構(gòu)成兩個振蕩回路，該兩個比較器的反相輸入端與地之間連接有產(chǎn)生比較電平的電阻R′和延遲電容C3，該電阻采用正溫度系數(shù)的N阱電阻R1和負溫度系數(shù)的高阻多晶硅電阻R2串聯(lián)補償，以抑制時鐘溫漂，該電容為電路中充放電電容的一半，實現(xiàn)比較電平1/4周期延遲，以抑制電流波動造成的時鐘抖動。本發(fā)明時鐘具有輸出時鐘頻率穩(wěn)定度高的優(yōu)點，可用于集成電路。文檔編號H03K21/00GK101692607SQ200910023889公開日2010年4月7日申請日期2009年9月11日優(yōu)先權(quán)日2009年9月11日發(fā)明者劉偉峰,周俊潮,唐龍飛,莊奕琪,李小明申請人:西安電子科技大學(xué)