專利名稱：一種自適應(yīng)修調(diào)高線性度插值器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路的數(shù)據(jù)接收-發(fā)送技術(shù)領(lǐng)域，特別是一種自適應(yīng)修調(diào)高線性 度插值器。
背景技術(shù)：
高線性度插值器在數(shù)據(jù)接收-發(fā)送系統(tǒng)中廣泛應(yīng)用，例如數(shù)據(jù)采樣、頻率抖動(dòng)生 成等功能模塊。在不同數(shù)字配置字的情況下，線性插值器產(chǎn)生均勻多相時(shí)鐘，而高性能的數(shù) 據(jù)接收_發(fā)送系統(tǒng)要求這些時(shí)鐘有極高的線性度與一致性。傳統(tǒng)的插值器雖然可以對(duì)版圖進(jìn)行精確對(duì)稱與匹配控制以消除空間上的差異，但 主要由于以下3點(diǎn)原因1、輸入對(duì)管柵極漏電；2、輸入對(duì)管漏源漏電；3、高速狀態(tài)時(shí)輸入對(duì)管Cgd耦合；使得插值器輸入端的2個(gè)信號(hào)由于相位的差異即時(shí)間上的差異相互之間產(chǎn)生的 串?dāng)_，惡化插值輸出線性度。傳統(tǒng)插值器如圖1(a)示，輸入Ain，Bin同源時(shí)鐘分別經(jīng)過不同延遲得到，在相位 上相差θ度，表現(xiàn)為時(shí)間延遲tDelay。插值器另有一相位控制字輸入ΡΗ<0 :X>，該輸入控 制字控制插值單元輸出信號(hào)相位量，其中X e N[l, +⑴)。a)當(dāng)控制字為(0，……，0)時(shí)，插值器輸出INTout無限接近前相位輸入Ain，此 時(shí)插值器狀態(tài)可等效于一延遲器，該延遲器輸入為Ain，輸出為Aout如圖1(b)。由于Ain 相位先于Bin,受到Bin干擾較小，Ain至Aout延遲為tDelayA，圖2 (a)；b)當(dāng)控制字為(1，……，1)時(shí)，插值器輸出INTout無限接近后相位輸入Bin，此 時(shí)插值器狀態(tài)可等效于一個(gè)延遲器，該延遲器輸入為Bin，輸出為Bout如圖1 (c)。由于Bin 相位滯后于Ain,受到Ain干擾較大，Bin至Bout延遲僅為tDelayB, 0 2(b)；綜合a)，b)，當(dāng)控制字由(O,……，0)變化至(1，……，1)過程中，插值器輸出由 前相位Ain變化至后相位Bin，插值器兩參考輸入Ain，Bin之間延遲tDelay，但插值器輸出 變化了 tDelayOUT = tDelay-1 tDelayA-tDelayB |，因?yàn)?DelayA ≠ tDelayB—>tDelayOUT ≠ t Delay，因而引入較大非線性，如圖2 (c)所示。例如，如圖3-4所示，ΡΗ<0 :X> 中 X= LtDelay = 160ps, tDelayA = 90ps, tDelayB =60ps a)當(dāng)控制字為(0，0)時(shí)，插值器輸出INTout無限接近前相位輸入Ain，此時(shí)插值 器狀態(tài)可等效于一延遲器，該延遲器輸入為Ain，輸出為Aout如圖3(b)所示。由于Ain相 位先于Bin，受到Bin干擾較小，Ain至Aout延遲為90ps,圖4(a)所示；b)當(dāng)控制字為(1，1)時(shí)，插值器輸出INTout無限接近后相位輸入Bin，此時(shí)插值 器狀態(tài)可等效于一延遲器，該延遲器輸入為Bin，輸出為Bout如圖3(c)所示。由于Bin相 位滯后于Ain，受到Ain干擾較大，Bin至Bout延遲僅為60ps，如圖4 (b)所示；
綜合a)，b)，當(dāng)控制字由(0，0)變化至(1，1)過程中，插值器輸出由前相位Ain變 化至后相位Bin，雖然插值器兩參考輸入Ain，Bin之間延遲160ps，但插值器輸出僅變化了 130ps，如圖4(c)所示，引入較大非線性。再例如，如圖5-6 所示，ΡΗ<0 :X> 中 X = 3，tDelay = 170ps, tDelayA = IOOps, tDelayB = 70ps a)當(dāng)控制字為(0，0，0，0，)時(shí)，插值器輸出INTout無限接近前相位輸入Ain，此時(shí) 插值器狀態(tài)可等效于一個(gè)延遲器，該延遲器輸入為Ain，輸出為Aout如圖5 (b)。由于Ain 相位先于Bin,受到Bin干擾較小，Ain至Aout延遲為IOOps, 0 6(a)；b)當(dāng)控制字為(1，1，1，1)時(shí)，插值器輸出INTout無限接近后相位輸入Bin，此時(shí) 插值器狀態(tài)可等效于一個(gè)延遲器，該延遲器輸入為Bin，輸出為Bout如圖5(c)。由于Bin 相位滯后于Ain,受到Ain干擾較大，Bin至Bout延遲僅為70ps, 0 6(b)；綜合a)，b)，當(dāng)控制字由(0，0，0，0)變化至(1，1，1，1)過程中，插值器輸出由前相 位Ain變化至后相位Bin，雖然插值器兩參考輸入Ain，Bin之間延遲170ps，但插值器輸出 僅變化了 140 8，見圖6(()，引入較大非線性。

發(fā)明內(nèi)容
本發(fā)明為解決上述問題提供了一種自適應(yīng)修調(diào)高線性度插值器，通過引入自適應(yīng) 可變延遲單元即延遲緩沖器，修正了由于插值器輸入端兩對(duì)參考差分信號(hào)因固有時(shí)間上差 異而產(chǎn)生的串?dāng)_，極大提高了插值輸出結(jié)果線性度。本發(fā)明的技術(shù)方案如下一種自適應(yīng)修調(diào)高線性度插值器，其特征在于包括插值單元和可變延遲單元，插 值單元的輸出連接至可變延遲單元，所述插值單元有兩個(gè)參考相位輸入Ain和Bin，這兩 個(gè)信號(hào)由同源時(shí)鐘分別經(jīng)過不同延遲得到，在相位上相差θ度，0° < θ <180° ；所述插 值單元和可變延遲單元還有一個(gè)共同的相位輸入控制字ΡΗχ = ΡΗ<0 :Χ>，該輸入控制字控 制插值單元輸出信號(hào)相位量，同時(shí)控制可變延遲單元的延遲量。所述可變延遲單元按照相位控制字ΡΗ<0 :Χ>輸入具體值，分別輸出介于參考相位 Ain, Bin之的高度線性的2X相時(shí)鐘。所述可變延遲單元由單位延遲矩陣構(gòu)成，延遲步長控制字Ay = <A0，Al，…… AY> (Y e N[l，+①))控制延遲量每一次跳變步長，延遲量控制字Βχ = <Β0,Β1,……BX> (其 中Bx與相位控制字PHx位寬相同，X e N[l, +-))控制延遲量跳變，通過設(shè)計(jì)單位延遲 器延遲量與控制字Ay、Bx編碼，則可使可變延遲單元延遲步長與總延遲量在極大范圍內(nèi)變 化。所述插值器的工作原理如下輸入Ain，Bin由同源時(shí)鐘分別經(jīng)過不同延遲得到，在相位上相差θ，延遲為 tDelay2 ；相位控制字輸入:ΡΗ<0 :X>，其中Xe [1，+①]；a)當(dāng)相位控制字PH<0 :X>為(0，……，0)時(shí)，插值單元的輸出INToutl無限接近前 相位輸入Ain，且可變延遲單元配置到最小延遲，此時(shí)插值器狀態(tài)可等效于一個(gè)單元延遲器 與延遲時(shí)間較短的延遲單元串聯(lián)，所述單元延遲器輸入為Ain，輸出為Aout ；由于Ain相位 先于Bin，受到Bin干擾較小，Ain至Aoutl延遲為tal，Aoutl至Aout延遲為ta2，tDelayA2=tal+ta2 ；b)當(dāng)相位控制字ΡΗ<0 :X>為(1，……，1)時(shí)，插值單元的輸出INToutl無限接近 前相位輸入Bin，且可變延遲單元配置到最大延遲，此時(shí)插值器狀態(tài)可等效于一個(gè)單元延遲 器與延遲時(shí)間較長的延遲單元串聯(lián)，所述單元延遲器輸入為Bin，輸出為Bout ；由于Bin相 位后于Ain，受到Ain干擾較大，Bin至Boutl延遲為tbl < tal，但由于延遲緩沖單元作用， 使得Boutl至Bout延遲為tb2 > tal,因此得到tDelayB2 = tbl+tb2 = tal+ta2 = tDelayA2 ；綜合a)、b)，當(dāng)相位控制字PH<0 :X>由(O,……，0)變化至(1，……，1)過程中，插 值器輸出由前相位Ain變化至后相位Bin，插值器兩參考輸入Ain，Bin之間延遲tDelayA2， 插值器輸出則變化了 tDelayA2-|tDelayA2_tDelayB2| = tDelayA2(因?yàn)?tDelayB2 = tDelayA2)，即插值器輸入延遲等于插值器輸出變化，因此插值器輸出單步相位跳變趨于均 勻，得到高線性度插值輸出。本發(fā)明的有益效果本發(fā)明通過引入帶修調(diào)功能可變延遲單元即延遲緩沖器，修正了由于插值器輸入 端兩對(duì)參考差分信號(hào)因固有時(shí)間上差異而產(chǎn)生的串?dāng)_，極大提高了插值輸出結(jié)果線性度。


圖1為背景技術(shù)中傳統(tǒng)差值器的工作原理示意2為背景技術(shù)中傳統(tǒng)插值器工作波形示意3為背景技術(shù)中傳統(tǒng)插值器的X = 1的工作原理示意4為背景技術(shù)中傳統(tǒng)插值器的X = 1的工作波形示意5為背景技術(shù)中傳統(tǒng)插值器的X = 3的工作原理示意6為背景技術(shù)中傳統(tǒng)插值器的X = 3的工作波形示意7為本發(fā)明的系統(tǒng)結(jié)構(gòu)示意8為本發(fā)明的可變延遲單元的結(jié)構(gòu)示意9為本發(fā)明的工作原理10為本發(fā)明的工作波形示意11為本發(fā)明可變延遲單元的實(shí)例結(jié)構(gòu)示意12為本發(fā)明可變延遲單元的實(shí)例結(jié)構(gòu)示意13為本發(fā)明在實(shí)施例2中的工作原理示意14為本發(fā)明在實(shí)施例2中的工作波形示意15為本發(fā)明在實(shí)施例3中的工作原理示意16為本發(fā)明在實(shí)施例3中的工作波形示意圖
具體實(shí)施例方式實(shí)施例1如圖7-10所示，一種自適應(yīng)修調(diào)高線性度插值器，包括插值單元和可變延遲單 元，插值單元的輸出連接至可變延遲單元，所述插值單元有兩個(gè)參考相位輸入Ain和Bin， 這兩個(gè)信號(hào)由同源時(shí)鐘分別經(jīng)過不同延遲得到，在相位上相差θ度，0° < θ <180° ；所述插值單元和可變延遲單元還有一個(gè)共同的相位輸入控制字PHx = PH<0 :X>，該輸入控制 字控制插值單元輸出信號(hào)相位量，同時(shí)控制可變延遲單元的延遲量。所述可變延遲單元按照相位控制字ΡΗ<0 :X>輸入具體值，分別輸出介于參考相位 Ain, Bin之的高度線性的2X相時(shí)鐘。可變延遲單元結(jié)構(gòu)如圖8所示，所述可變延遲單元由單位延遲矩陣構(gòu)成，延遲步 長控制字Ay = <A0，A1，……AY>(Y e Ν[1,+ -))控制延遲量每一次跳變步長，延遲量控 制字Bx = <Β0，Β1，……ΒΧ>(其中Bx與相位控制字PHx位寬相同，X e Ν[1, + -))控制 延遲量跳變，通過設(shè)計(jì)單位延遲器延遲量與控制字Ay、Bx編碼，則可使可變延遲單元延遲 步長與總延遲量在極大范圍內(nèi)變化。所述插值器的工作原理如下輸入Ain，Bin由同源時(shí)鐘分別經(jīng)過不同延遲得到，在相位上相差θ，延遲為 tDelay2 ；相位控制字輸入:ΡΗ<0 :X>，其中X G [1，+①];a)當(dāng)相位控制字ΡΗ<0 :X>為(0，……，0)時(shí)，插值單元的輸出INToutl無限接近 前相位輸入Ain，且可變延遲單元配置到最小延遲，此時(shí)插值器狀態(tài)可等效于一個(gè)單元延遲 器與延遲時(shí)間較短的延遲單元串聯(lián)，所述單元延遲器輸入為Ain，輸出為Aout，如圖9 (b)所 示；由于Ain相位先于Bin，受到Bin干擾較小，Ain至Aoutl延遲為tal，Aoutl至Aout延 遲為 ta2, tDelayA2 = tal+ta2，如圖 10(a)所示；b)當(dāng)相位控制字ΡΗ<0 :X>為(1，……，1)時(shí)，插值單元的輸出INToutl無限接近 前相位輸入Bin，且可變延遲單元配置到最大延遲，此時(shí)插值器狀態(tài)可等效于一個(gè)單元延遲 器與延遲時(shí)間較長的延遲單元串聯(lián)，所述單元延遲器輸入為Bin，輸出為Bout，如圖9(c)所 示；由于Bin相位后于Ain，受到Ain干擾較大，Bin至Boutl延遲為tbl < tal，但由于延 遲緩沖單元作用，使得Boutl至Bout延遲為tb2 > tal,因此得到tDelayB2 = tbl+tb2 = tal+ta2 = tDelayA2，如圖 10(b)所示；綜合a)、b)，當(dāng)控制字由(O,……，0)變化至(1，……，1)過程中，插值器輸出由 前相位Ain變化至后相位Bin，插值器兩參考輸入Ain，Bin之間延遲tDelayA2，插值器輸出 則變化了 tDelayA2_ | tDelayA2_tDelayB2 | = tDelayA2 (因?yàn)?tDelayB2 = tDelayA2)，即插 值器輸入延遲等于插值器輸出變化，因此插值器輸出單步相位跳變趨于均勻，得到高線性 度插值輸出，見圖10(c)所示。如圖11所示，可變延遲單元的X= 1，Y= 1，單位延遲器為單一電容；如圖12所 示，可變延遲單元的X = 3，Y = 1，單位延遲器為單一電容。實(shí)施例2如圖13-14所示，以下給出具體實(shí)例1，本發(fā)明的輸入控制字ΡΗ<0:Χ>，當(dāng)X= 1， tDelay = 160ps, tDelayA = 90ps, tDelayB = 60ps 時(shí)a)當(dāng)相位控制字ΡΗ<0 :X>為(0，0)時(shí)，插值單元輸出INToutl無限接近前相位輸 入Ain，且可變延遲單元配置到最小延遲，此時(shí)插值器狀態(tài)可等效于一單元延遲器與延遲時(shí) 間較短的延遲單元串聯(lián)，該延遲器輸入為Ain，輸出為Aout，如圖13 (b)所示；由于Ain相位 先于Bin，受到Bin干擾較小，Ain至Aoutl延遲為tal，Aoutl至Aout延遲為ta2，tl+t2 = 90ps,圖 14(a)；b)當(dāng)相位控制字ΡΗ<0 :X>為(1，1)時(shí)，插值單元輸出INToutl無限接近前相位輸入Bin，且可變延遲單元配置到最大延遲，此時(shí)插值器狀態(tài)可等效于一個(gè)單元延遲器與延遲 時(shí)間較長的延遲單元串聯(lián)，所述單元延遲器輸入為Bin，輸出為Bout，如圖13 (c)所示；由于 Bin相位后于Ain，受到Ain干擾較大，Bin至Boutl延遲為tbl < tal，但由于帶修調(diào)功能 延遲緩沖單元作用，使得Boutl至Bout延遲為tb2 > tbl, tbl+tb2仍為90ps，如圖14(b) 所示；綜合a)、b)，當(dāng)相位控制字ΡΗ<0 :X>由(0,0)變化至(1,1)過程中，插值器輸出由 前相位Ain變化至后相位Bin，插值器兩參考輸入Ain，Bin之間延遲160ps，但插值器輸出 也同步變化了 160ps，見圖14(c)，插值器輸出單步相位跳變趨于均勻，得到高線性度插值 輸出。實(shí)施例3如圖15-16所示，以下給出具體實(shí)例1，本發(fā)明的輸入控制字ΡΗ<0 :X>，當(dāng)X = 3， tDelay = 170ps, tDelayA = 60ps, tDelayB = 30ps 時(shí)a)當(dāng)相位控制字PH<0 :X>為(0,0,0,0)時(shí)，插值單元輸出INToutl無限接近前 相位輸入Ain，且可變延遲單元配置到最小延遲，此時(shí)插值器狀態(tài)可等效于一單元延遲器與 延遲時(shí)間較短的延遲單元串聯(lián)，該延遲器輸入為Ain，輸出為Aout，如圖15(b)所示；由于 Ain相位先于Bin，受到Bin干擾較小，Ain至Aoutl延遲為tal，Aoutl至Aout延遲為ta2, tl+t2 = lOOps，如圖 16(a)所示；b)當(dāng)相位控制字ΡΗ<0 :X>為(1，1，1，1)時(shí)，插輸出INToutl無限接近前相位輸入 Bin,且可變延遲單元配置到最大延遲，此時(shí)插值器狀態(tài)可等效于一個(gè)單元延遲器與延遲時(shí) 間較長的延遲單元串聯(lián)，所述單元延遲器輸入為Bin，輸出為Bout，如圖15(c)所示；由于 Bin相位后于Ain，受到Ain干擾較大，Bin至Boutl延遲為tbl < tal，但由于帶修調(diào)功能 延遲緩沖單元作用，使得Boutl至Bout延遲為tb2 > tbl，tbl+tb2仍為lOOps，如圖16(b) 所示；綜合a)，b)，當(dāng)相位控制字ΡΗ<0 :X>由(0，0，0，0)變化至(1，1，1，1)過程中，插值 器輸出由前相位Ain變化至后相位Bin，插值器兩參考輸入Ain，Bin之間延遲170ps，但插 值器輸出也同步變化了 170ps，如圖16(c)所示，插值器輸出單步相位跳變趨于均勻，得到 高線性度插值輸出。
權(quán)利要求
一種自適應(yīng)修調(diào)高線性度插值器，其特征在于包括插值單元和可變延遲單元，插值單元的輸出連接至可變延遲單元，所述插值單元有兩個(gè)參考相位輸入Ain和Bin，這兩個(gè)信號(hào)由同源時(shí)鐘分別經(jīng)過不同延遲得到，在相位上相差θ度，0°＜θ＜180°；所述插值單元和可變延遲單元還有一個(gè)共同的相位輸入控制字PHx＝PH<0:X>，該輸入控制字控制插值單元輸出信號(hào)相位量，同時(shí)控制可變延遲單元的延遲量。
2.根據(jù)權(quán)利要求1所述一種自適應(yīng)修調(diào)高線性度插值器，其特征在于所述可變延遲 單元按照相位控制字ΡΗ<0:Χ>輸入具體值，分別輸出介于參考相位Ain，Bin之的高度線性 的2X相時(shí)鐘。
3.根據(jù)權(quán)利要求1或2所述一種自適應(yīng)修調(diào)高線性度插值器，其特征在于所述可變 延遲單元由單位延遲矩陣構(gòu)成，延遲步長控制字Ay = <A0，A1，……AY>控制延遲量每一次 跳變步長，其中Y e N[l，+c )，延遲量控制字Bx = <B0，B1，……BX>控制延遲量跳變，其 中Bx與相位控制字PHx位寬相同，X e N[l，+⑴)；通過對(duì)單位延遲器延遲量與控制字Ay、 Bx編碼，使可變延遲單元延遲步長與總延遲量在極大范圍內(nèi)變化。
4.根據(jù)權(quán)利要求1所述一種自適應(yīng)修調(diào)高線性度插值器，其特征在于工作原理如下輸入Ain，Bin由同源時(shí)鐘分別經(jīng)過不同延遲得到，在相位上相差θ，延遲為tDelay2 ；相位控制字輸入ΡΗ<0:Χ>，其中Xe [1，+⑴]；A、當(dāng)相位控制字ΡΗ<0:Χ>為(0，……，0)時(shí)，插值單元的輸出INToutl無限接近前相 位輸入Ain，且可變延遲單元配置到最小延遲，此時(shí)插值器狀態(tài)可等效于一個(gè)單元延遲器與 延遲時(shí)間較短的延遲單元串聯(lián)，所述單元延遲器輸入為Ain，輸出為Aout ；由于Ain相位先 于Bin，受到Bin干擾較小，Ain至Aoutl延遲為tal, Aoutl至Aout延遲為ta2, tDelayA2 =tal+ta2 ；B、當(dāng)相位控制字ΡΗ<0:Χ>為(1，……，1)時(shí)，插值單元的輸出INToutl無限接近前相 位輸入Bin，且可變延遲單元配置到最大延遲，此時(shí)插值器狀態(tài)可等效于一個(gè)單元延遲器與 延遲時(shí)間較長的延遲單元串聯(lián)，所述單元延遲器輸入為Bin，輸出為Bout ；由于Bin相位后 于Ain，受到Ain干擾較大，Bin至Boutl延遲為tbl < tal，但由于延遲緩沖單元作用，使 得Boutl至Bout延遲為tb2 > tal,因此得到tDelayB2 = tbl+tb2 = tal+ta2 = tDelayA2 ；綜合A、B，當(dāng)相位控制字PH<0:X>由(0，……，0)變化至(1，……，1)過程中，插值器 輸出由前相位Ain變化至后相位Bin，插值器兩參考輸入Ain，Bin之間延遲tDelayA2，由于 tDelayB2 = tDelayA2，插值器輸出則變化了tDelayA2-|tDelayA2_tDelayB2| = tDelayA2,即插值器輸入延遲等于插值器輸出變化，因此插值器輸出單步相位跳變趨于均勻，得 到高線性度插值輸出。
全文摘要
本發(fā)明公開了一種自適應(yīng)修調(diào)高線性度插值器，包括插值單元和可變延遲單元，插值單元的輸出連接至可變延遲單元，所述插值單元有兩個(gè)參考相位輸入Ain和Bin，這兩個(gè)信號(hào)由同源時(shí)鐘分別經(jīng)過不同延遲得到，在相位上相差θ度，0°＜θ＜180°；所述插值單元和可變延遲單元還有一個(gè)共同的相位輸入控制字PHx＝PH<0:X>，該輸入控制字控制插值單元輸出信號(hào)相位量，同時(shí)控制可變延遲單元的延遲量；本發(fā)明通過引入帶修調(diào)功能可變延遲單元即延遲緩沖器，修正了由于插值器輸入端兩對(duì)參考差分信號(hào)因固有時(shí)間上差異而產(chǎn)生的串?dāng)_，極大提高了插值輸出結(jié)果線性度。
文檔編號(hào)H03L7/00GK101902218SQ20091005990
公開日2010年12月1日 申請(qǐng)日期2009年7月3日 優(yōu)先權(quán)日2009年7月3日
發(fā)明者張子澈, 武國勝 申請(qǐng)人:四川和芯微電子股份有限公司