專利名稱：移動數(shù)字多媒體廣播系統(tǒng)中的ldpc碼的并行分層譯碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移動數(shù)字多媒體廣播通信技術(shù)領(lǐng)域，特別涉及一種移動數(shù)字多媒體廣 播通信系統(tǒng)中低密度奇偶校驗(Low-Density Parity-Check, LDPC)碼的并行分層譯碼器。
背景技術(shù)：
數(shù)據(jù)在傳輸及存儲的過程中總是會引入各種各樣的噪聲，例如隨機噪聲、解調(diào)過 程中的同步丟失以及無線傳輸中的多徑效應(yīng)等。由于這些噪聲的存在，大大限制了一定帶 寬下的數(shù)據(jù)傳輸速率和傳輸質(zhì)量。隨著現(xiàn)代通信技術(shù)的不斷進(jìn)步，通信系統(tǒng)逐漸向吞吐率 更高、容量更大及可靠性更高的方向發(fā)展，差錯控制編碼也因而得到了廣泛的應(yīng)用。LDPC碼 是差錯控制碼中非常重要的一類碼，于1963年由羅伯特 加拉格(Robert -Gallager)[1]提 出。經(jīng)驗證，LDPC碼可以達(dá)到距離香農(nóng)限0. 0045dB的誤碼性能，同時LDPC譯碼器由于校 驗矩陣的結(jié)構(gòu)性，而具有固有的譯碼并行性，可以滿足高速高吞吐率的要求。因而在擴(kuò)展新 一代無線通信系統(tǒng)服務(wù)范圍、提高視頻廣播系統(tǒng)吞吐率等方面，LDPC碼表現(xiàn)出了優(yōu)異的性 能和應(yīng)用前景。然而隨著移動終端設(shè)備(如筆記本電腦和手機等)在無線通信系統(tǒng)中發(fā)揮越來越 重要的作用，人們對其中的芯片電路的功耗也提出了越來越高的要求。LDPC譯碼器是根據(jù) 校驗矩陣H的結(jié)構(gòu)，通過迭代譯碼算法完成譯碼的。由于H矩陣通常巨大而稀疏，因而LDPC 譯碼的結(jié)構(gòu)通常較復(fù)雜，硬件消耗較大。因其譯碼的功耗也很大，這對于很多無線移動終 端設(shè)備而言是致命的弱點。同時具有優(yōu)越的誤碼性能是對差錯控制編碼最根本的要求，所 以降低LDPC譯碼的功耗和提高譯碼器的誤碼性能一直都是學(xué)術(shù)界和工業(yè)界研究的重點。 以目前對LDPC碼譯碼器的研究現(xiàn)狀來看，存在兩種主要譯碼算法。分別是兩項信息傳遞 (Two-Phase Message-Passing, TPMP)譯碼算法禾口 Turbo 譯碼信息傳遞(Turbo-Decoding Message-Passing, TDMP)譯碼算法[2][3]，其中TDMP算法又稱為分層算法。分層算法較傳統(tǒng) 的TPMP算法具有算法收斂更快和誤碼性能更好的特點。其原因在于，分層算法把TPMP算 法中的一次迭代分割為若干次小迭代依次進(jìn)行，變量節(jié)點在每一次小迭代之后，都將被更 新并應(yīng)用于下一次小迭代。然而，分層算法譯碼時間也是隨分層數(shù)量的增大而線性增大，通 常增大并行度(CNU的數(shù)量)來提高算法的吞吐率，但這種方法無疑會帶來芯片的面積和功耗的增大。移動數(shù)字多媒體廣播系統(tǒng)是近年來迅速發(fā)展起來的廣播系統(tǒng)，“手機電視”是該系 統(tǒng)中最典型最常用的系統(tǒng)之一。由于其廣播信道的特性，不具備重傳反饋機制，因而對糾錯 碼的誤碼性能要求較高。同時，由于其應(yīng)用于移動終端，因而低功耗設(shè)計也成為設(shè)計的難
點o

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題本發(fā)明的主要目的在于提供一種應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼器，以克服傳統(tǒng)分層算法中每次迭代中的小迭代依次串行進(jìn)行帶來的譯碼時間 長，以及并行度大而帶來的硬件開銷大的問題，降低總迭代次數(shù)，從而實現(xiàn)系統(tǒng)功耗的降 低，以及系統(tǒng)誤碼性能的提高。( 二 )技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼 的并行分層譯碼器，該譯碼器由存儲單元、變量節(jié)點運算單元VNU、校驗節(jié)點運算單元CNU、 輸入緩存、輸出緩存、控制邏輯和互聯(lián)網(wǎng)絡(luò)構(gòu)成；其中，來自信道的信息首先存入存儲單元， 在每次迭代譯碼過程中，變量節(jié)點運算單元接收由存儲單元輸入的信息并通過互聯(lián)網(wǎng)絡(luò)與 校驗節(jié)點運算單元相連，完成信息更新并存回存儲單元；當(dāng)譯碼結(jié)束時，硬判決比特由存儲 單元輸出(如圖1所示)。上述方案中，該并行分層譯碼器采用部分并行譯碼結(jié)構(gòu)，共使用1個存儲單元，36 個VNU、18個CNU，1個輸出緩存、1個輸出緩存，其中36和18分別為校驗矩陣H的基礎(chǔ)矩陣 的列數(shù)和最大行數(shù)。上述方案中，所述存儲單元包含36個存儲子單元，每個存儲子單元由1個硬判決 比特存儲器Bit_mem、1個信道信息存儲器In_mem和3個外信息存儲器Ex_mem構(gòu)成，其中 3為校驗矩陣H的列重。上述方案中，所述信道信息存儲器In_mem由兩塊深度為128的單 端口存儲器構(gòu)成，配有三條讀地址線和三條數(shù)據(jù)輸出線，實現(xiàn)在兩個時鐘周期內(nèi)完成3次 讀操作的功能。上述方案中，所述外信息存儲器Exjiiem由一塊深度為256的雙端口存儲器構(gòu)成， 配有兩條讀地址線、一條寫地址線、兩條數(shù)據(jù)輸出線和一條數(shù)據(jù)輸入線，實現(xiàn)在兩個時鐘周 期內(nèi)完成兩次讀操作和一次寫操作的功能。上述方案中，所述變量節(jié)點運算單元VNU在每次迭代中，計算將要輸入校驗節(jié)點 的外信息值以及經(jīng)過該次迭代之后的變量節(jié)點硬判決值，其包含有加法運算單元，在運算 結(jié)束后將信息按原地址寫入存儲單元。上述方案中，所述校驗節(jié)點運算單元CNU采用最小和算法，由一組計算最小值的 運算單元構(gòu)成，每次運算有行重個輸入并行輸入，CNU將計算出相應(yīng)每個輸入在不包括本身 的情況下最小的輸入，并通過互聯(lián)網(wǎng)絡(luò)將校驗信息寫入存儲單元。上述方案中，在譯碼過程中將校驗矩陣中的每一行作為一層，即將每次迭代分割 為256個小迭代，對應(yīng)1/2碼率和3/4碼率其基礎(chǔ)矩陣分別有18行和9行，在譯碼時每個 時刻分別有18或9行并行運算，其中每次小迭代用時兩個時鐘周期，因而完成一次迭代，即 256X18或256X9層運算，需要256X2個時鐘周期；雖然在同一時刻有若干層在同時進(jìn)行 運算，但對于每個變量節(jié)點而言，其對應(yīng)的三層則是依次逐一進(jìn)行運算的，因而利用前一層 更新的信息可用于后一層的運算，從而實現(xiàn)變量節(jié)點利用各層信息遞進(jìn)更新的分層原理。上述方案中，該并行分層譯碼器的譯碼過程包括步驟1:初始化；譯碼開始時，存儲單元中的In_mem和Exjiiem都將載入來自輸入的信道信息；針對 一個存儲子單元而言，定義地址變量Addrl、Addr2和Addr3代表In_mem和Ex_mem的讀寫 地址；步驟2:迭代運算；
一般譯碼過程將分為若干次迭代，該譯碼器將每次迭代分割為256次子迭代；步驟3:譯碼結(jié)束；當(dāng)硬判決滿足所有校驗方程，或總迭代次數(shù)達(dá)到預(yù)先設(shè)定的最大迭代次數(shù)時譯碼 結(jié)束，輸出硬判決信息。上述方案中，步驟2中迭代運算的子迭代過程包括子迭代步驟1 外信息運算；每次迭代中，系統(tǒng)分別從In_mem和Exjiiem中讀出3個信道信息和6個分層迭代 信息，并輸入至變量節(jié)點運算單元；變量節(jié)點運算單元經(jīng)過加法運算輸出3個外信息至校 驗節(jié)點運算單元；子迭代步驟2 校驗節(jié)點運算；校驗節(jié)點運算單元利用最小和算法，對校驗節(jié)點進(jìn)行更新，并將更新后的校驗節(jié) 點信息輸出至變量節(jié)點運算單元。子迭代步驟3 變量節(jié)點運算；變量節(jié)點運算單元將輸入的校驗節(jié)點信息與本次迭代的外信息相加，作為本次迭 代的分層迭代信息，然后按原地址輸出至相應(yīng)的存儲子單元中的Exjiiem中；同時取本次分 層迭代信息的最高位作為本次迭代輸出的硬判決信息，輸出至相應(yīng)存儲子單元中的硬判決 存儲器中，此時一次子迭代完成；經(jīng)過256次子迭代之后，一次迭代完成；此時各存儲子單元中分別存儲著經(jīng)過一 次迭代之后的信息值，對于每塊存儲子單元中的三塊Exjiiem存儲器的內(nèi)容完全不同。(三)有益效果從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果1)、本發(fā)明提出的一種應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯 碼器，將分層算法引入移動數(shù)字多媒體廣播系統(tǒng)中，使得在相同的信噪比、相同的最大迭代 次數(shù)條件下，達(dá)到譯碼收斂條件(BER彡10_6)所需的平均迭代次數(shù)更少，誤碼性能更好。在 高信噪比條件下，平均迭代次數(shù)僅為傳統(tǒng)譯碼器的1/2。從而，可大大提高譯碼吞吐率或有 效的降低功耗，并提高系統(tǒng)的誤碼性能。2)、本發(fā)明提出的一種應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯 碼器，并行處理各層，同時實現(xiàn)各層之間的信息傳遞。在保證系統(tǒng)要求的數(shù)據(jù)吞吐率的條件 下，使分層算法的硬件消耗大大降低。


下面結(jié)合附圖和實施例對本發(fā)明進(jìn)一步說明圖1是本發(fā)明提出的一種應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層 譯碼器的總體功能框圖；圖2是本發(fā)明提出的一種應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層 譯碼器中的存儲子單元功能框圖；圖3是本發(fā)明提出的一種應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層 譯碼器中的變量節(jié)點運算單元VNU的功能框圖；圖4是本發(fā)明提出的一種應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼器在完成一次迭代之后，一個存儲子單元中3塊Exjiiem存儲器的存儲內(nèi)容。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照 附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。本發(fā)明提出的這種應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼 器，其對應(yīng)的校驗矩陣是移動數(shù)字多媒體廣播系統(tǒng)中校驗矩陣經(jīng)過行列變換而形成的準(zhǔn)循 環(huán)矩陣，其基礎(chǔ)矩陣的列重為3。因而對每個輸入碼字(即校驗矩陣中的每一列)在每次迭 代中都將從其對應(yīng)的3行中獲得信息，使得自身的置信度得到更新。直至多次迭代之后，滿 足校驗方程或達(dá)到最大迭代次數(shù)。因此，本發(fā)明所提出的并行分層LDPC譯碼器將每個輸入 碼字在一次迭代中分為3層。圖1所示是依照本發(fā)明實施例基于中國廣電總局提出的CMMB協(xié)議3/4碼率的 LDPC譯碼器，其中校驗矩陣的行重為6，列重為3。采用部分并行譯碼結(jié)構(gòu)，共使用1個存 儲單元，36個VNU、9個CNU (其中36和9分別為H的基礎(chǔ)矩陣的列數(shù)和行數(shù))，1個輸入緩 存、1個輸出緩存。圖2所示是依照本發(fā)明實施例存儲子單元的結(jié)構(gòu)圖，存儲子單元由1個硬判決比 特存儲器Bit_mem、1個信道信息存儲器In_mem和3個外信息存儲器Exjiiem構(gòu)成，其中3 為校驗矩陣H的列重。In_mem由兩塊深度為128的單端口存儲器構(gòu)成，配有三條讀地址線 和三條數(shù)據(jù)輸出線。實現(xiàn)在兩個時鐘周期內(nèi)完成3次讀操作的功能。而Exjiiem由一塊深 度為256的雙端口存儲器構(gòu)成，配有兩條讀地址線、一條寫地址線、兩條數(shù)據(jù)輸出線和一條 數(shù)據(jù)輸入線，實現(xiàn)在兩個時鐘周期內(nèi)完成兩次讀操作和一次寫操作的功能。圖3所示是依照本發(fā)明實施例變量節(jié)點運算單元(VNU)的結(jié)構(gòu)圖，在每次迭代中 計算將要輸入校驗節(jié)點的外信息值，以及經(jīng)過該次迭代之后的變量節(jié)點硬判決值。其中只 包含加法運算單元，在運算結(jié)束后將信息按原地址寫入存儲單元。本實施例的LDPC碼并行分層譯碼器，在譯碼過程中將校驗矩陣中的每一行作為 一層(即將每次迭代分割為256個小迭代)。對應(yīng)3/4碼率，其基礎(chǔ)矩陣有9行。在譯碼 時每個時刻9行(層)并行運算。其中每次小迭代用時兩個時鐘周期，因而完成一次迭代 (256 X 9層運算)需要大約256X2個時鐘周期。雖然在同一時刻有若干層在同時進(jìn)行運算，但對于每個變量節(jié)點(校驗矩陣中的 一列)而言，其對應(yīng)的三層則是依次逐一進(jìn)行運算的，因而利用前一層更新的信息可用于 后一層的運算，從而實現(xiàn)變量節(jié)點利用各層信息遞進(jìn)更新的分層原理。本實例的LDPC碼并行分層譯碼器的譯碼過程如下步驟1 初始化譯碼開始時，存儲單元中的In_mem和Exjiiem都將載入來自輸入的信道信息。針 對一個存儲子單元而言(如圖2所示)，定義地址變量Addrl、Addr2和Addr3代表In_mem 和Ex_mem的讀寫地址。步驟2 迭代運算一般譯碼過程將分為若干次迭代，在本發(fā)明中的譯碼器將每次迭代分割為256次 子迭代，每次子迭代過程分為以下三個步驟
子迭代步驟1 外信息運算每次迭代中，系統(tǒng)分別從In_mem和Exjiiem中讀出3個信道信息和6個分層迭代 信息，并輸入至變量節(jié)點運算單元。變量節(jié)點運算單元經(jīng)過加法運算輸出3個外信息至校 驗節(jié)點運算單元。子迭代步驟2 校驗節(jié)點運算校驗節(jié)點運算單元利用最小和算法，對校驗節(jié)點進(jìn)行更新，并將更新后的校驗節(jié) 點信息輸出至變量節(jié)點運算單元。子迭代步驟3 變量節(jié)點運算變量節(jié)點運算單元將輸入的校驗節(jié)點信息與本次迭代的外信息相加作為本次迭 代的分層迭代信息按原地址輸出至相應(yīng)的存儲子單元中的Exjiiem中。同時取本次分層迭 代信息的最高位作為本次迭代輸出的硬判決信息輸出至相應(yīng)存儲子單元中的硬判決存儲 器中。此時一次子迭代完成。經(jīng)過256次子迭代之后，一次迭代完成。此時各存儲子單元中分別存儲著經(jīng)過一 次迭代之后的信息值。值得注意的是對于每塊存儲子單元中的三塊Exjiiem存儲器的內(nèi)容 完全不同。設(shè) Ini_addrl，Ini_addr2 和 Ini_addr3 分別為 Addrl、Addr2 和 Addr3 的初始地 址，且滿足Ini_addrl > Ini_addr2 > Ini_addr3,則三塊Ex_mem存儲器的內(nèi)容如圖4所 示。其中陰影部分表示信息經(jīng)過了 3層校驗節(jié)點(設(shè)為C1，C2，C3)的更新，只是更新的順 序不同而已。在這種信息存儲的結(jié)構(gòu)下，下一次迭代可以直接開始。步驟3 譯碼結(jié)束當(dāng)硬判決滿足所有校驗方程，或總迭代次數(shù)達(dá)到預(yù)先設(shè)定的最大迭代次數(shù)時譯碼 結(jié)束，輸出硬判決信息。以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳 細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保 護(hù)范圍之內(nèi)。參考文獻(xiàn)[1]R. G. Gallager,Low Density Parity Check Codes. Cambridge,MA :MIT Press, 1963.[2]M. M. Mansour and N. R. Shanbhag, "High throughput LDPCdecoders，，，IEEE Trans. VLSI Syst.，vol. 11，no. 12，pp. 976—996，Dec. 2003.[3]M. M. Mansour and N. R. Shanbhag, "A 640-Mb/s 2048-bitprogrammab 1 e LDPC decoder chip,，，IEEE J. Solid-State Circuits, vol. 41, no. 3, pp. 684-698, Mar. 2006.以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳 細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保 護(hù)范圍之內(nèi)。
權(quán)利要求
一種應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼器，其特征在于，該譯碼器由存儲單元、變量節(jié)點運算單元VNU、校驗節(jié)點運算單元CNU和互聯(lián)網(wǎng)絡(luò)構(gòu)成；其中，來自信道的信息首先存入存儲單元，在每次迭代譯碼過程中，變量節(jié)點運算單元接收由存儲單元輸入的信息并通過互聯(lián)網(wǎng)絡(luò)與校驗節(jié)點運算單元相連，完成信息更新并存回存儲單元；當(dāng)譯碼結(jié)束時，硬判決比特由存儲單元輸出。
2.根據(jù)權(quán)利要求1所述的應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯 碼器，其特征在于，該并行分層譯碼器采用部分并行譯碼結(jié)構(gòu)，共使用1個存儲單元，36個 VNUU8個CNU，1個輸出緩存、1個輸出緩存，其中36和18分別為校驗矩陣H的基礎(chǔ)矩陣的 列數(shù)和最大行數(shù)。
3.根據(jù)權(quán)利要求1所述的應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼 器，其特征在于，所述存儲單元包含36個存儲子單元，每個存儲子單元由1個硬判決比特存 儲器Bit_mem、1個信道信息存儲器In_mem和3個外信息存儲器Exjiiem構(gòu)成，其中3為校 驗矩陣H的列重。
4.根據(jù)權(quán)利要求3所述的應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼 器，其特征在于，所述信道信息存儲器In_mem由兩塊深度為128的單端口存儲器構(gòu)成，配有 三條讀地址線和三條數(shù)據(jù)輸出線，實現(xiàn)在兩個時鐘周期內(nèi)完成3次讀操作的功能。
5.根據(jù)權(quán)利要求3所述的應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼 器，其特征在于，所述外信息存儲器EX_mem由一塊深度為256的雙端口存儲器構(gòu)成，配有兩 條讀地址線、一條寫地址線、兩條數(shù)據(jù)輸出線和一條數(shù)據(jù)輸入線，實現(xiàn)在兩個時鐘周期內(nèi)完 成兩次讀操作和一次寫操作的功能。
6.根據(jù)權(quán)利要求1所述的應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼 器，其特征在于，所述變量節(jié)點運算單元VNU在每次迭代中，計算將要輸入校驗節(jié)點的外信 息值以及經(jīng)過該次迭代之后的變量節(jié)點硬判決值，其包含有加法運算單元，在運算結(jié)束后 將信息按原地址寫入存儲單元。
7.根據(jù)權(quán)利要求1所述的應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼 器，其特征在于，所述校驗節(jié)點運算單元CNU采用最小和算法，由一組計算最小值的運算單 元構(gòu)成，每次運算有行重個輸入并行輸入，CNU將計算出相應(yīng)每個輸入在不包括本身的情況 下最小的輸入，并通過互聯(lián)網(wǎng)絡(luò)將校驗信息寫入存儲單元。
8.根據(jù)權(quán)利要求1所述的應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼 器，其特征在于，在譯碼過程中將校驗矩陣中的每一行作為一層，即將每次迭代分割為256 個小迭代，對應(yīng)1/2碼率和3/4碼率其基礎(chǔ)矩陣分別有18行和9行，在譯碼時每個時刻分別 有18或9行并行運算，其中每次小迭代用時兩個時鐘周期，因而完成一次迭代，即256X 18 或256X9層運算，需要256X2個時鐘周期；雖然在同一時刻有若干層在同時進(jìn)行運算，但 對于每個變量節(jié)點而言，其對應(yīng)的三層則是依次逐一進(jìn)行運算的，因而利用前一層更新的 信息可用于后一層的運算，從而實現(xiàn)變量節(jié)點利用各層信息遞進(jìn)更新的分層原理。
9.根據(jù)權(quán)利要求1所述的應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼 器，其特征在于，該并行分層譯碼器的譯碼過程包括步驟1 初始化；譯碼開始時，存儲單元中的In_mem和Exjiiem都將載入來自輸入的信道信息；針對一個存儲子單元而言，定義地址變量Addrl、Addr2和Addr3代表In_mem和Ex_mem的讀寫地址； 步驟2 迭代運算；一般譯碼過程將分為若干次迭代，該譯碼器將每次迭代分割為256次子迭代； 步驟3 譯碼結(jié)束；當(dāng)硬判決滿足所有校驗方程，或總迭代次數(shù)達(dá)到預(yù)先設(shè)定的最大迭代次數(shù)時譯碼結(jié) 束，輸出硬判決信息。
10.根據(jù)權(quán)利要求9所述的應(yīng)用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼 器，其特征在于，步驟2中迭代運算的子迭代過程包括 子迭代步驟1 外信息運算；每次迭代中，系統(tǒng)分別從In_mem和Exjiiem中讀出3個信道信息和6個分層迭代信息， 并輸入至變量節(jié)點運算單元；變量節(jié)點運算單元經(jīng)過加法運算輸出3個外信息至校驗節(jié)點 運算單元；子迭代步驟2 校驗節(jié)點運算；校驗節(jié)點運算單元利用最小和算法，對校驗節(jié)點進(jìn)行更新，并將更新后的校驗節(jié)點信 息輸出至變量節(jié)點運算單元。子迭代步驟3 變量節(jié)點運算；變量節(jié)點運算單元將輸入的校驗節(jié)點信息與本次迭代的外信息相加，作為本次迭代的 分層迭代信息，然后按原地址輸出至相應(yīng)的存儲子單元中的Exjiiem中；同時取本次分層迭 代信息的最高位作為本次迭代輸出的硬判決信息，輸出至相應(yīng)存儲子單元中的硬判決存儲 器中，此時一次子迭代完成；經(jīng)過256次子迭代之后，一次迭代完成；此時各存儲子單元中分別存儲著經(jīng)過一次迭 代之后的信息值，對于每塊存儲子單元中的三塊Exjiiem存儲器的內(nèi)容完全不同。
全文摘要
本發(fā)明公開了一種用于移動數(shù)字多媒體廣播系統(tǒng)中LDPC碼的并行分層譯碼器，該并行分層譯碼器采用部分并行結(jié)構(gòu)，其特征在于，1)將校驗矩陣的每一行作為一層(layer)，對于每個變量節(jié)點依次進(jìn)行各層的校驗節(jié)點更新，變量節(jié)點在每層校驗節(jié)點更新之后都將被更新，以更新之后的值參加下一層校驗節(jié)點的更新，直至一次迭代結(jié)束。2)在滿足1)的條件下，選擇若干行的校驗節(jié)點并行計算，從而可實現(xiàn)部分并行的譯碼結(jié)構(gòu)。本發(fā)明相對于傳統(tǒng)的LDPC譯碼器的優(yōu)點在于在相同的信噪比、相同的最大迭代次數(shù)條件下，達(dá)到譯碼收斂條件(BER≤10-6)所需的平均迭代次數(shù)更少，誤碼性能更好，可大大提高譯碼吞吐率或有效的降低功耗，并提高系統(tǒng)的誤碼性能。
文檔編號H03M13/11GK101931416SQ200910087880
公開日2010年12月29日 申請日期2009年6月24日 優(yōu)先權(quán)日2009年6月24日
發(fā)明者喬樹山, 周玉梅, 李春陽, 郭琨, 黑勇 申請人:中國科學(xué)院微電子研究所