專利名稱：：一種折疊結(jié)構(gòu)adc及其糾錯方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種折疊結(jié)構(gòu)的ADC，特別的涉及一種帶糾錯功能的折疊結(jié)構(gòu)FlashADC。
背景技術(shù)：
：折疊結(jié)構(gòu)ADC是在FlashADC的基礎(chǔ)上發(fā)展起來的，一個基本的折疊結(jié)構(gòu)ADC結(jié)構(gòu)如圖l所示。所述結(jié)構(gòu)中，一個N位的折疊結(jié)構(gòu)ADC，輸入模擬信號被劃分為粗量化和細量化兩條并行路徑進行量化在粗量化器中，輸入信號被量化到2N1個區(qū)間中的一個，經(jīng)編碼輸出Nl個高位信號；在細量化器中，由粗量化器得到的2N1個子區(qū)間全部映射到一個子區(qū)間上，然后將此映射后得到的模擬信號送到一個有2N2個子區(qū)間的細量化器中，經(jīng)編碼輸出N2個低位信號，其中N=Nl+N2。此結(jié)構(gòu)所需的比較器總數(shù)為2M-l+2^-l，而N位FlashADC需要2,2-1個比較器。折疊結(jié)構(gòu)ADC大大減少了比較器的個數(shù)，從而降低了芯片的功耗和面積，但是由于粗量化比較器的失調(diào)，導(dǎo)致傳統(tǒng)的折疊結(jié)構(gòu)ADC在高位轉(zhuǎn)換時容易出現(xiàn)誤碼。為避免所述誤碼的出現(xiàn)，在2006年10月申請的美國專利US6985097中采用了在粗量化編碼完成之后再通過糾錯電路對高位數(shù)字信號進行糾錯，例如一個4位ADC，輸出數(shù)字碼是D3D2D1D0，通過判斷粗量化輸出D2與FO的關(guān)系來確定是否粗量化有誤差，如果D2=FO，高位輸出D3D2不需要糾錯；如果D2#FO，高位輸出D3D2需要糾錯，將D3D2加1或減1進行糾錯，其結(jié)果作為最終的高位數(shù)字輸出。美國專利US6985097雖然解決了粗量化高位數(shù)字輸出的糾錯問題，但必須通過判斷粗量化輸出D2與FO的關(guān)系來確定是否需要對高位進行加1或減1操作，F(xiàn)O由折疊電路輸出；而且細量化低位數(shù)字輸出是將模擬信號先通過折疊電路進行處理，通過判斷FO的極性來決定低位的數(shù)字輸出。可見，美國專利US6985097所述ADC必須包括折疊電路，其高低位輸出都需要判斷折疊電路的輸出信號FO才能完成，而且加1或減1功能是由獨立的糾錯電路完成的，所以其電路結(jié)構(gòu)復(fù)雜，芯片面積大。
發(fā)明內(nèi)容本發(fā)明所有解決的技術(shù)問題是提供一種電路結(jié)構(gòu)簡單，糾錯效果好的折疊結(jié)構(gòu)ADC電路，以及該電路進行糾錯的方法。為解決上述技術(shù)問題，本發(fā)明提出了一種折疊結(jié)構(gòu)ADC，包括粗量化器、細量化器、細量化二進制編碼器，細量化區(qū)間選擇器、糾錯信號產(chǎn)生電路、粗量化二進制編碼器；其中，輸入的模擬信號分別輸入至粗量化器和細量化器，經(jīng)粗量化器得到的獨熱碼連接至粗量化二進制編碼器的一輸入端，同時經(jīng)細量化區(qū)間選擇器得到區(qū)間值輸入至細量化器，所述細量化器的輸出數(shù)據(jù)輸入至細量化二進制編碼器編碼得到該ADC的低位轉(zhuǎn)換數(shù)據(jù)，同時細量化器的輸出數(shù)據(jù)中向上和向下擴展的位數(shù)輸入至糾錯信號產(chǎn)生電路，糾錯信號產(chǎn)生電路的輸出連接至粗量化二進制編碼器的另一輸入端，粗量化二進制編碼器的輸出作為該ADC糾錯后的高位轉(zhuǎn)換數(shù)據(jù)。所述細量化器輸出中向上擴展的位數(shù)為大于0且小于等于2K，其中K為細量化二進制編碼器輸出的細量化數(shù)據(jù)的位數(shù)。所述細量化器輸出中向下擴展的位數(shù)為大于0且小于等于2K，其中K為細量化二進制編碼器輸出的細量化數(shù)據(jù)的位數(shù)。所述糾錯信號產(chǎn)生電路包括或非門T1、或非門T2、或非門T3和兩個反相器，其中，或非門Tl的輸入為所述細量化器輸出中向上擴展的位數(shù)，或非門T2的輸入為所述細量化器輸出中向下擴展的位數(shù)，或非門Tl的輸出經(jīng)一非門后為該糾錯電路的一糾錯信號B3，且輸入至或非門T3的一輸入端，或非門T2的輸出經(jīng)另一非門后為該糾錯電路的第二個糾錯信號B1，且輸入至或非門T3的另一輸入端，或非門T3的輸出為該糾錯電路的第三個糾錯信號B2。所述或非門Tl和或非門T2的輸入端均為三個。所述粗量化二進制編碼器根據(jù)所述粗量化器得到的獨熱碼與所述糾錯信號組合編碼輸出該ADC的高位數(shù)據(jù)，其中編碼的方法包括獨熱碼轉(zhuǎn)二進制碼的編碼方法、獨熱碼轉(zhuǎn)二進制碼后加一的編碼方法和獨熱碼轉(zhuǎn)二進制碼后減一的編碼方法。所述粗量化二進制編碼器的實現(xiàn)電路包括四條支路，每一條支路輸出一位數(shù)據(jù)，分另U為DATA4、DATA5、DATA6禾卩DATA7;其中DATA4所在支路包括連接于電源VDD和地之間的16條并聯(lián)支路，依次由所述粗量化器輸出的16位獨熱碼H0至H15控制的NM0S管與所述糾錯信號Bl、B2或B3控制的NM0S管開關(guān)單元串聯(lián)組成，其中，獨熱碼H2所在支路、獨熱碼H4所在支路、獨熱碼H6所在支路、獨熱碼H8所在支路、獨熱碼H10所在支路、獨熱碼H12所在支路、獨熱碼H14所在支路的開關(guān)電路均包括兩個并聯(lián)的NM0S管，且兩個NM0S管的柵極均分別由糾錯信號Bl和B3控制；獨熱碼Hl所在支路、獨熱碼H3所在支路、獨熱碼H5所在支路、獨熱碼H7所在支路、獨熱碼H9所在支路、獨熱碼Hll所在支路、獨熱碼H13所在支路的開關(guān)單元均包括一個NM0S管，其柵極均由糾錯信號B2控制；獨熱碼H0所在支路的開關(guān)單元包括一個NM0S管，其柵極由糾錯信號B3控制；獨熱碼H15所在支路的開關(guān)單元包括兩個并聯(lián)的NM0S管，柵極分別由糾錯信號B3和B2控制；DATA5所在支路包括連接于電源V。D和地之間的15條并聯(lián)支路，依次由所述粗量化器輸出的15位獨熱碼Hl至H15控制的NM0S管與所述糾錯信號Bl、B2或B3控制的NM0S管開關(guān)單元串聯(lián)組成，其中，獨熱碼Hl所在支路、獨熱碼H5所在支路、獨熱碼H9所在支路、獨熱碼H13所在支路的開關(guān)單元均只包括一個NM0S管，且其柵極均由糾錯信號B3控制；獨熱碼H2所在支路、獨熱碼H6所在支路、獨熱碼H10所在支路、獨熱碼H14所在支路的開關(guān)單元均包括兩個并聯(lián)的NM0S管，且兩個NM0S管的柵極均分別由糾錯信號B2和B3控制；獨熱碼H3所在支路、獨熱碼H7所在支路、獨熱碼Hll所在支路、獨熱碼H15所在支路的開關(guān)單元均包括兩個并聯(lián)的NM0S管，且兩個NM0S管的柵極均分別由糾錯信號B2和Bl控制；獨熱碼H4所在支路、獨熱碼H8所在支路、獨熱碼H12所在支路的開關(guān)單元均只包括一個NM0S管，且該NM0S管的柵極均由糾錯信號Bl控制；DATA6所在支路包括連接于電源V。D和地之間的11條并聯(lián)支路，依次由所述粗量化器輸出的11位獨熱碼H3至H8、H11至H15控制的畫0S管與所述糾錯信號B1、B2或B3控制的NM0S管開關(guān)單元串聯(lián)組成，其中，獨熱碼H3所在支路、獨熱碼Hll所在支路的開關(guān)單元均只包括一個NMOS管，且該NMOS管的柵極均由糾錯信號B3控制；獨熱碼H4所在電路、獨熱碼H12所在支路的開關(guān)單元均包括兩個并聯(lián)的NMOS管，且該兩個NMOS管的柵極均分別由糾錯信號B2和B3控制；獨熱碼H5所在支路、獨熱碼H6所在支路、獨熱碼H13所在支路、獨熱碼H14所在支路、獨熱碼H15所在支路的開關(guān)單元均包括三個并聯(lián)的NMOS管，且該三個NMOS管的柵極分別由糾錯信號Bl、B2和B3控制；獨熱碼H7所在電路的開關(guān)單元包括由兩個并聯(lián)的NMOS管，其柵極由糾錯信號Bl和B2控制；獨熱碼H8所在電路的開關(guān)單元包括一個NMOS管，其柵極由糾錯信號Bl控制；DATA7所在支路包括連接于電源VDD和地之間的9條并聯(lián)支路，依次由所述粗量化器輸出的9位獨熱碼H7至H15控制的NMOS管與所述糾錯信號B1、B2或B3控制的NMOS管開關(guān)單元串聯(lián)組成，其中，獨熱碼H7所在支路的開關(guān)單元包括一個NM0S管，其柵極由糾錯信號B3控制；獨熱碼H8所在支路的開關(guān)單元包括兩個并聯(lián)的NMOS管，其柵極分別由糾錯信號B2和B3控制；獨熱碼H9至H15所在支路的開關(guān)單元均包括三個并聯(lián)的NMOS管，其柵極均分別由糾錯信號B1、B2和B3控制?！N折疊結(jié)構(gòu)ADC的糾錯方法，該糾錯方法可以通過如下步驟實現(xiàn)步驟S500:將模擬信號Vin輸入至粗量化器和細量化器；步驟S501:細量化器輸出量化后得到的獨熱碼，其中包括向上擴展的位數(shù)和向下擴展的位數(shù)，均輸入至糾錯信號產(chǎn)生電路；步驟S502:粗量化器輸出量化后得到的獨熱碼；步驟S503:根據(jù)細量化器輸出的擴展位，通過糾錯信號產(chǎn)生電路，得到糾錯信號B1B2B3，進入步驟S504;步驟S504:判斷糾錯信號B1B2B3的值，當為100時，進入步驟S506;當為010時，進入步驟S508;當為001時，則進入步驟S507;步驟S505:進行細量化編碼，得到細量化后的低位二進制編碼值；步驟S506:根據(jù)粗量化得到的獨熱碼和糾錯信號B1B2B3=IOO，表示粗量化值偏大，經(jīng)過編碼及糾錯電路，得到糾正后的高位二進制編碼值；步驟S507:當糾錯信號B1B2B3=001時，則表示粗量化值偏小，根據(jù)粗量化得到的獨熱碼，經(jīng)過編碼及糾錯電路，得到糾正后的高位二進制編碼值；步驟S508:當糾錯信號B1B2B3=010時，則表示粗量化值正確，不需要糾錯，根據(jù)粗量化得到的獨熱碼，經(jīng)過編碼及糾錯電路，得到糾正后的高位的二進制編碼值；步驟S509:將步驟S505中得到的低位二進制編碼值和步驟S506或S507或S508中得到的高位二進制編碼值組合，得到所述折疊結(jié)構(gòu)ADC輸出的數(shù)字信號。本發(fā)明的有益效果在于本發(fā)明所述一種折疊結(jié)構(gòu)ADC及其糾錯方法通過優(yōu)化高位粗量化的二進制編碼結(jié)構(gòu)、增加少量電路，使其在編碼的同時完成糾錯功能，替代了傳統(tǒng)復(fù)雜的數(shù)字糾錯模塊，從而降低了成本和邏輯電路復(fù)雜性。本發(fā)明利用細量化區(qū)間的上下擴展位產(chǎn)生了糾錯信號，高位是否出現(xiàn)誤碼只需判斷糾錯信號，糾錯信號的產(chǎn)生電路結(jié)構(gòu)簡單，不影響細量化的編碼輸出。圖1是本發(fā)明
背景技術(shù)：
中的折疊結(jié)構(gòu)ADC的結(jié)構(gòu)框圖；圖2是本發(fā)明所述應(yīng)用新糾錯結(jié)構(gòu)的折疊結(jié)構(gòu)ADC結(jié)構(gòu)框圖；圖3是本發(fā)明具體實施方式中的糾錯信號產(chǎn)生電路圖；圖4是本發(fā)明具體實施方式中8位折疊結(jié)構(gòu)ADC的粗量化二進制編碼和糾錯電路圖；圖5是本發(fā)明具體實施方式中的8位折疊結(jié)構(gòu)ADC糾錯方法的流程圖。具體實施例方式以下結(jié)合附圖對本發(fā)明的具體實施方式作詳細說明。圖2為本發(fā)明所述一種帶有糾錯功能的折疊結(jié)構(gòu)ADC電路的結(jié)構(gòu)框圖，且以輸出數(shù)字信號為8位為例，該結(jié)構(gòu)包括粗量化器201、細量化區(qū)間選擇器202、細量化器203、粗量化二進制編碼器205、糾錯信號產(chǎn)生電路204、細量化二進制編碼器206。其中輸入模擬信號Vin分別輸入至粗量化器201和細量化器203。粗量化器201由電阻串及比較器實現(xiàn)，以本實施例所述8位數(shù)字信號為例，則包括16個區(qū)間，輸入模擬信號Vin經(jīng)粗量化后輸出16個數(shù)字值H15HO;因此細量化區(qū)間選擇器202對應(yīng)為一個十六選一的選擇電路，通過粗量化的結(jié)果選擇輸入模擬信號所處的粗量化區(qū)間作為細量化區(qū)間的模擬信號范圍[、，VJ;細量化器203同樣由電阻串及比較器實現(xiàn)，它將細量化區(qū)間選擇器202輸出的信號范圍[、，VJ劃分成22個子區(qū)間，由正常子區(qū)間16個和上下擴展的6個子區(qū)間構(gòu)成，輸入模擬信號V化經(jīng)細量化器203后輸出22個數(shù)字值；細量化器203輸出的22位L[21:0]輸入至細量化二進制編碼器206后輸出低4位信號D[3:0]，根據(jù)如表1所示的真值表得到編碼結(jié)果；細量化器203輸出的向上擴展的36位L[21:19]和向下擴展的3位L[2:0]被送入糾錯信號產(chǎn)生電路204，用來產(chǎn)生糾錯信號B1B2B3;糾錯信號B1B2B3與粗量化的輸出H[15:0]同時送入粗量化二進制編碼器205，高位編碼時即可完成糾錯功能，輸出D[7:4]，低位輸出D[3:0]與高位輸出D[7:4]結(jié)合起來便是8位ADC的最終模數(shù)轉(zhuǎn)化結(jié)果D[7:0]。本具體實施方式的細量化二進制的編碼方法如表1所示，采用的是傳統(tǒng)的流水線數(shù)字糾錯技術(shù)中的編碼思想；其中L[18:3]所對應(yīng)的編碼是傳統(tǒng)的獨熱碼轉(zhuǎn)二進制碼，向上擴展的3位L[21:19]映射著細量化區(qū)間選擇器202所選擇的編碼區(qū)間L[18:3]中的低3位，也就是L[5:3]，當輸入信號處于L[19]時的細量化編碼會跟輸入信號處于L[3]的細量化編碼是一樣的，都為0000，與此同時糾錯信號產(chǎn)生電路204控制粗量化編碼加一，同理L[21]與L[5]對應(yīng)，L[20]與L[4]對應(yīng)；與此相反，L[2:0]映射著L[18:3]編碼空間中的高3位，即L[18:16]，當輸入信號處于L[2]時的細量化編碼與處于L[18]時的細量化編碼一致，輸出都為1111，同時糾錯信號產(chǎn)生電路204控制粗量化編碼減一，同理L[16]與L[O]，L[17]與L[l]相對應(yīng)。8<table>tableseeoriginaldocumentpage9</column></row><table>表1細量化二進制編碼器的22-4編碼真值表如圖3所示為糾錯信號產(chǎn)生電路204，輸入是細量化器203的輸出向上擴展的3位L[21:19]和向下擴展的3位L[2:0]，輸出是糾錯信號B1B2B3，由圖3可知，向上擴展的3位任何一位為l，說明粗量化出現(xiàn)偏差，使量化值偏小，則經(jīng)過三輸入或非門Tl后得到B3為1;若向下擴展的3位任何一位為l，說明粗量化出現(xiàn)偏差，使量化值偏大，則經(jīng)過三輸入或非門后得到的B1為1;上下擴展的6位沒有為1的，則B2為1。這說明，當B3為1時，高位需要作加1的糾錯操作；當Bl為1時，高位需要作減1的糾錯操作；當B2為1時，高位量化正確，可直接輸出。圖4為本發(fā)明具體實施例中粗量化二進制編碼器205的電路圖，從圖中可看出，高位輸出信號H[15:0]與糾錯信號B1、B2、B3的組合一起控制D[4]D[7]的輸出。此電路結(jié)構(gòu)在實現(xiàn)二進制編碼的同時也完成了粗量化的糾錯功能，采用了糾錯信號控制開關(guān)對獨熱碼進行選擇輸出的方法，大大減小了數(shù)字電路編碼的復(fù)雜性，并且不需要單獨的糾錯電路，其主要的原理是通過與Bl、B2、B3分別相對應(yīng)的三套開關(guān)編碼電路，來進行具有糾錯功能的編碼，當B2有效時，啟動獨熱碼轉(zhuǎn)二進制碼的編碼電路，當Bl有效時，啟動相對于B2的二進制碼而減一編碼的電路，B3有效時，啟動相對于B2的二進制碼而加一編碼電路。其糾錯方法可通過如下實施例進行說明若粗量化器201輸出的獨熱碼H[15:0]為0000，0000，0000，0010，而糾錯信號B1B2B3=010，則表示量化正確，從而通過如圖4所示的編碼電路，B2控制的開關(guān)閉合，由于只有Hl為1，所以高位DATA4為1，DATA5，DATA6和DATA7均為0，從而得到二進制編碼輸出0001;同時，在輸出獨熱碼相同的情況下，若根據(jù)其上下擴展的6位獨熱碼產(chǎn)生的糾錯信號B1B2B3=OOl，則表示粗量化出現(xiàn)誤差，需要作加1的糾錯操作，通過如圖4所示的編碼電路，B3控制的開關(guān)閉合，從而得到二進制編碼輸出0010，相對于0001，0010為0001加l后的糾錯結(jié)果。又如粗量化器201輸出的獨熱碼H[15:0]為0000，0001，0000，0000，而糾錯信號B1B2B3=OIO，則表示粗量化正確，B2控制的開關(guān)閉合，由于只有H8為l，所以得到二進制編碼輸出1000;但是，若糾錯信號B1B2B3=OOl，則表示粗量化值偏小，B3控制的開關(guān)閉合，B2和B1斷開，這時得到二進制編碼輸出1001，1001即為正確的高位數(shù)字輸出，相對于1000，1001為1000加1后的糾錯結(jié)果。而如果B1B2B3=100，則表示粗量化值偏大，Bl控制的開關(guān)閉合，B2和B3斷開，這時高位經(jīng)二進制編碼輸出Olll，Olll即為正確的高位數(shù)字輸出，相對于1000，0111為1000減1后的糾錯結(jié)果。再如粗量化器201輸出的獨熱碼H[15:0]為1000，0000，0000，0000，糾錯信號B1B2B3=010，同樣則表示粗量化正確，B2控制的開關(guān)閉合，得到二進制編碼輸出1111;但是，若糾錯信號B1B2B3=100，則表示粗量化偏大，B1控制的開關(guān)閉合，B2和B3斷開，這時高位經(jīng)二進制編碼輸出1110，1110即為正確的高位數(shù)字輸出，相對于1111，1110為1111減l后的糾錯結(jié)果。圖5為本發(fā)明具體實施方式中所述一種折疊結(jié)構(gòu)ADC電路糾錯方法的流程圖，以8位折疊結(jié)構(gòu)ADC，且向上和向下均擴展3位為例，所述糾錯功能通過以下步驟實現(xiàn)步驟S500:將模擬信號Vin輸入至粗量化器201和細量化器203;步驟S501:細量化器203輸出量化后得到的22位獨熱碼L[21:0]，其中包括向上擴展三位L[21:19]和向下擴展的三位L[2:0]，均輸入至糾錯信號產(chǎn)生電路204;步驟S502:粗量化器201輸出量化后得到的16位獨熱碼H[15:0];步驟S503:根據(jù)細量化器203輸出的擴展位，通過如圖3所示的糾錯信號產(chǎn)生電路204，得到糾錯信號B1B2B3，進入步驟S504;步驟S504:判斷糾錯信號B1B2B3的值，當為100時，進入步驟S506;當為010時，進入步驟S508;當為001時，則進入步驟S507;步驟S505:進行細量化編碼，得到細量化后的低位二進制編碼值；步驟S506:根據(jù)粗量化得到的獨熱碼和糾錯信號B1B2B3=IOO，表示粗量化值偏大，經(jīng)過如圖4所示的編碼及糾錯電路，得到糾正后的高位二進制編碼值；步驟S507:當糾錯信號B1B2B3=001時，則表示粗量化值偏小，根據(jù)粗量化得到的獨熱碼，經(jīng)過如圖4所示的編碼及糾錯電路，得到糾正后的高位二進制編碼值；步驟S508:當糾錯信號B1B2B3=010時，則表示粗量化值正確，不需要糾錯，根據(jù)粗量化得到的獨熱碼，經(jīng)過如圖4所示的編碼及糾錯電路，得到糾正后的高位的二進制編碼值；步驟S509:將步驟S505中得到的低位二進制編碼值和步驟S506或S507或S508中得到的高位二進制編碼值組合，得到本發(fā)明所述折疊結(jié)構(gòu)ADC最終輸出的數(shù)字信號。值得注意的是，本發(fā)明所述ADC的輸出數(shù)據(jù)并不局限于本具體實施方式所述的8位，若為其它位數(shù)時，所述折疊結(jié)構(gòu)ADC的轉(zhuǎn)換電路及轉(zhuǎn)換原理是相同的，結(jié)構(gòu)也相似，只是粗量化和細量化輸出的數(shù)字位數(shù)不同，導(dǎo)致粗量化器201、細量化區(qū)間選擇器202和細量化器203中電阻、比較器的個數(shù)不同，多路選擇器的大小也相應(yīng)變化，但均屬于本發(fā)明的保護范圍。如所需要的任意位數(shù)用N表示時，相應(yīng)的粗量化器201的輸出數(shù)據(jù)也不局限于本具體實施方式所述的H[15:0]，細量化器203的輸出數(shù)據(jù)也不局限于本具體實施方式所述的L[21:0]，若所述N位系統(tǒng)的粗量化和細量化分別量化M位和K位，則滿足M+K=N，相應(yīng)粗量化器201的輸出數(shù)據(jù)位數(shù)為2也即H[2M-1:0];細量化器203的輸出數(shù)據(jù)分為兩部分，基礎(chǔ)數(shù)據(jù)為2K，而上下擴展的位數(shù)也不局限于本具體實施方式所述的上下各擴展3位，可為大于0且小于等于2K的位數(shù)，因此，細量化器203的輸出數(shù)據(jù)大于2K而且小于等于2K+2X2K，也即L[2K:0]L[22K+1_1:0]。另外，粗量化二進制編碼器205也不局限于如圖4所示的電路，當粗量化的位數(shù)發(fā)生改變時，只要滿足將粗量化器201得到的獨熱碼按照糾錯信號B1B2B3編碼得到二進制輸出值，均屬于本發(fā)明保護的范圍；糾錯信號產(chǎn)生電路204也不局限于如圖3所示的電路，當向上擴展的位數(shù)改變時，則如圖3所示的或非門Tl的輸入信號的個數(shù)也發(fā)生相應(yīng)變化，與該向上擴展的位數(shù)相同；同樣，當向下擴展的位數(shù)改變時，如圖3所示的或非門T2的輸入信號的個數(shù)與向下擴展的位數(shù)相同。以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬
技術(shù)領(lǐng)域：
的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當視為屬于本發(fā)明的保護范圍。1權(quán)利要求一種折疊結(jié)構(gòu)ADC，包括粗量化器、細量化器、細量化區(qū)間選擇器、細量化二進制編碼器，其特征在于，該ADC還包括糾錯信號產(chǎn)生電路、粗量化二進制編碼器；其中，輸入的模擬信號分別輸入至粗量化器和細量化器，經(jīng)粗量化器得到的獨熱碼連接至粗量化二進制編碼器的一輸入端，同時經(jīng)細量化區(qū)間選擇器得到區(qū)間值輸入至細量化器，所述細量化器的輸出數(shù)據(jù)輸入至細量化二進制編碼器編碼得到該ADC的低位轉(zhuǎn)換數(shù)據(jù)，同時細量化器的輸出數(shù)據(jù)中向上和向下擴展的位數(shù)輸入至糾錯信號產(chǎn)生電路，糾錯信號產(chǎn)生電路的輸出連接至粗量化二進制編碼器的另一輸入端，粗量化二進制編碼器的輸出作為該ADC糾錯后的高位轉(zhuǎn)換數(shù)據(jù)。2.根據(jù)權(quán)利要求1所述的折疊結(jié)構(gòu)ADC，其特征在于，所述細量化器輸出中向上擴展的位數(shù)為大于0且小于等于2K，其中K為細量化二進制編碼器輸出的細量化數(shù)據(jù)的位數(shù)。3.根據(jù)權(quán)利要求1所述的折疊結(jié)構(gòu)ADC，其特征在于，所述細量化器輸出中向下擴展的位數(shù)為大于0且小于等于2K，其中K為細量化二進制編碼器輸出的細量化數(shù)據(jù)的位數(shù)。4.根據(jù)權(quán)利要求1或2或3所述的折疊結(jié)構(gòu)ADC，其特征在于，所述糾錯信號產(chǎn)生電路包括或非門Tl、或非門T2、或非門T3和兩個反相器，其中，或非門Tl的輸入為所述細量化器輸出中向上擴展的位數(shù)，或非門T2的輸入為所述細量化器輸出中向下擴展的位數(shù)，或非門T1的輸出經(jīng)一非門后為該糾錯電路的一糾錯信號B3，且輸入至或非門T3的一輸入端，或非門T2的輸出經(jīng)另一非門后為該糾錯電路的第二個糾錯信號B1，且輸入至或非門T3的另一輸入端，或非門T3的輸出為該糾錯電路的第三個糾錯信號B2。5.根據(jù)權(quán)利要求4所述的折疊結(jié)構(gòu)ADC，其特征在于，所述或非門Tl和或非門T2的輸入端均為三個。6.根據(jù)權(quán)利要求1所述的折疊結(jié)構(gòu)ADC，其特征在于，所述粗量化二進制編碼器根據(jù)所述粗量化器得到的獨熱碼與所述糾錯信號組合編碼輸出該ADC的高位數(shù)據(jù)，其中編碼的方法包括獨熱碼轉(zhuǎn)二進制碼的編碼方法、獨熱碼轉(zhuǎn)二進制碼后加一的編碼方法和獨熱碼轉(zhuǎn)二進制碼后減一的編碼方法。7.根據(jù)權(quán)利要求6所述的折疊結(jié)構(gòu)ADC，其特征在于，所述粗量化二進制編碼器的實現(xiàn)電路包括四條支路，每一條支路輸出一位數(shù)據(jù)，分別為DATA4、DATA5、DATA6和DATA7;其中DATA4所在支路包括連接于電源VDD和地之間的16條并聯(lián)支路，依次由所述粗量化器輸出的16位獨熱碼H0至H15控制的NM0S管與所述糾錯信號B1、B2或B3控制的NM0S管開關(guān)單元串聯(lián)組成，其中，獨熱碼H2所在支路、獨熱碼H4所在支路、獨熱碼H6所在支路、獨熱碼H8所在支路、獨熱碼H10所在支路、獨熱碼H12所在支路、獨熱碼H14所在支路的開關(guān)電路均包括兩個并聯(lián)的NM0S管，且兩個NM0S管的柵極均分別由糾錯信號Bl和B3控制；獨熱碼Hl所在支路、獨熱碼H3所在支路、獨熱碼H5所在支路、獨熱碼H7所在支路、獨熱碼H9所在支路、獨熱碼HI1所在支路、獨熱碼H13所在支路的開關(guān)單元均包括一個NM0S管，其柵極均由糾錯信號B2控制；獨熱碼H0所在支路的開關(guān)單元包括一個NM0S管，其柵極由糾錯信號B3控制；獨熱碼H15所在支路的開關(guān)單元包括兩個并聯(lián)的NM0S管，柵極分別由糾錯信號B3和B2控制；DATA5所在支路包括連接于電源VDD和地之間的15條并聯(lián)支路，依次由所述粗量化器輸出的15位獨熱碼HI至H15控制的NMOS管與所述糾錯信號Bl、B2或B3控制的NMOS管開關(guān)單元串聯(lián)組成，其中，獨熱碼HI所在支路、獨熱碼H5所在支路、獨熱碼H9所在支路、獨熱碼H13所在支路的開關(guān)單元均只包括一個NMOS管，且其柵極均由糾錯信號B3控制；獨熱碼H2所在支路、獨熱碼H6所在支路、獨熱碼H10所在支路、獨熱碼H14所在支路的開關(guān)單元均包括兩個并聯(lián)的NMOS管，且兩個NMOS管的柵極均分別由糾錯信號B2和B3控制；獨熱碼H3所在支路、獨熱碼H7所在支路、獨熱碼Hll所在支路、獨熱碼H15所在支路的開關(guān)單元均包括兩個并聯(lián)的NM0S管，且兩個NM0S管的柵極均分別由糾錯信號B2和Bl控制；獨熱碼H4所在支路、獨熱碼H8所在支路、獨熱碼H12所在支路的開關(guān)單元均只包括一個NM0S管，且該NM0S管的柵極均由糾錯信號Bl控制；DATA6所在支路包括連接于電源V。D和地之間的11條并聯(lián)支路，依次由所述粗量化器輸出的11位獨熱碼H3至H8、H11至H15控制的NM0S管與所述糾錯信號B1、B2或B3控制的NM0S管開關(guān)單元串聯(lián)組成，其中，獨熱碼H3所在支路、獨熱碼Hll所在支路的開關(guān)單元均只包括一個NM0S管，且該NM0S管的柵極均由糾錯信號B3控制；獨熱碼H4所在電路、獨熱碼H12所在支路的開關(guān)單元均包括兩個并聯(lián)的NM0S管，且該兩個NM0S管的柵極均分別由糾錯信號B2和B3控制；獨熱碼H5所在支路、獨熱碼H6所在支路、獨熱碼H13所在支路、獨熱碼H14所在支路、獨熱碼H15所在支路的開關(guān)單元均包括三個并聯(lián)的NM0S管，且該三個NM0S管的柵極分別由糾錯信號B1、B2和B3控制；獨熱碼H7所在電路的開關(guān)單元包括由兩個并聯(lián)的NM0S管，其柵極由糾錯信號Bl和B2控制；獨熱碼H8所在電路的開關(guān)單元包括一個NM0S管，其柵極由糾錯信號Bl控制；DATA7所在支路包括連接于電源VDD和地之間的9條并聯(lián)支路，依次由所述粗量化器輸出的9位獨熱碼H7至H15控制的NM0S管與所述糾錯信號B1、B2或B3控制的NM0S管開關(guān)單元串聯(lián)組成，其中，獨熱碼H7所在支路的開關(guān)單元包括一個NMOS管，其柵極由糾錯信號B3控制；獨熱碼H8所在支路的開關(guān)單元包括兩個并聯(lián)的NM0S管，其柵極分別由糾錯信號B2和B3控制；獨熱碼H9至H15所在支路的開關(guān)單元均包括三個并聯(lián)的NM0S管，其柵極均分別由糾錯信號Bl、B2和B3控制。8.—種折疊結(jié)構(gòu)ADC的糾錯方法，其特征在于，該糾錯方法可以通過如下步驟實現(xiàn)步驟S500:將模擬信號Vin輸入至粗量化器和細量化器；步驟S501:細量化器輸出量化后得到的獨熱碼，其中包括向上擴展的位數(shù)和向下擴展的位數(shù)，均輸入至糾錯信號產(chǎn)生電路；步驟S502:粗量化器輸出量化后得到的獨熱碼；步驟S503:根據(jù)細量化器輸出的擴展位，通過糾錯信號產(chǎn)生電路，得到糾錯信號B1B2B3，進入步驟S504;步驟S504:判斷糾錯信號B1B2B3的值，當為100時，進入步驟S506;當為010時，進入步驟S508;當為001時，則進入步驟S507;步驟S505:進行細量化編碼，得到細量化后的低位二進制編碼值；步驟S506:根據(jù)粗量化得到的獨熱碼和糾錯信號B1B2B3=100，表示粗量化值偏大，經(jīng)過編碼及糾錯電路，得到糾正后的高位二進制編碼值；步驟S507:當糾錯信號B1B2B3=001時，則表示粗量化值偏小，根據(jù)粗量化得到的獨熱碼，經(jīng)過編碼及糾錯電路，得到糾正后的高位二進制編碼值；步驟S508:當糾錯信號B1B2B3=010時，則表示粗量化值正確，不需要糾錯，根據(jù)粗量化得到的獨熱碼，經(jīng)過編碼及糾錯電路，得到糾正后的高位的二進制編碼值；步驟S509:將步驟S505中得到的低位二進制編碼值和步驟S506或S507或S508中得到的高位二進制編碼值組合，得到所述折疊結(jié)構(gòu)ADC輸出的數(shù)字信號。全文摘要本發(fā)明公開了一種折疊結(jié)構(gòu)ADC，包括粗量化器、細量化器、細量化二進制編碼器，細量化區(qū)間選擇器、糾錯信號產(chǎn)生電路、粗量化二進制編碼器；其中，輸入模擬信號經(jīng)粗量化器得到的獨熱碼連接至粗量化二進制編碼器，同時經(jīng)細量化區(qū)間選擇器得到區(qū)間值輸入至細量化器，所述細量化器的輸出數(shù)據(jù)輸入至細量化二進制編碼器編碼得到該ADC的低位轉(zhuǎn)換數(shù)據(jù)，同時輸出數(shù)據(jù)中向上和向下擴展的位數(shù)輸入至糾錯信號產(chǎn)生電路，得到糾錯信號輸入至粗量化二進制編碼器，得到該ADC糾錯后的高位轉(zhuǎn)換數(shù)據(jù)。同時提出了粗量化糾錯的方法，本發(fā)明所述電路及糾錯方法在編碼的同時完成糾錯功能，降低了成本和邏輯電路的復(fù)雜性。文檔編號H03M1/06GK101783682SQ200910105079公開日2010年7月21日申請日期2009年1月16日優(yōu)先權(quán)日2009年1月16日發(fā)明者劉俊秀,劉敬波,楊忠添,石嶺,胡江鳴申請人:深圳艾科創(chuàng)新微電子有限公司