專利名稱：用于在半導體集成電路中輸出數(shù)據(jù)的設備和方法
技術(shù)領(lǐng)域：
這里說明的實施例涉及半導體集成電路(IC)，并尤其涉及用于在半導 體IC中輸出數(shù)據(jù)的設備和方法。
背景技術(shù)：
一般地，半導體IC包括輸出數(shù)據(jù)信號'DQ，和數(shù)據(jù)選通信號'DQS， 的設備，該數(shù)據(jù)選通信號'DQS，表示響應讀命令而從半導體IC的外部 讀取數(shù)據(jù)信號'DQ'的定時。


圖1是半導體IC的傳統(tǒng)數(shù)據(jù)輸出設備的示意框圖。在圖1中，數(shù)據(jù) 輸出設備10包括鎖存器1和2以及驅(qū)動器3和4。預數(shù)據(jù)信號'PRE一DQ， 響應于時鐘信號'CLKDO，由鎖存器l鎖存，并通過驅(qū)動器3作^數(shù)據(jù) 信號'DQ，輸出。此外，預數(shù)據(jù)選通信號'PRE_DQS，響應于時鐘信號 'CLKDO，由鎖存器2鎖存，并通過驅(qū)動器4作^J數(shù)據(jù)選通信號'DQS' 輸出。時鐘信號'CLKDO，是使用延遲鎖相環(huán)時鐘信號'DLLCLK，在 輸出啟用信號'OUTEN，的啟動(activation)間隔期間生成的信號。
圖2是示出了圖1的傳統(tǒng)數(shù)據(jù)輸出設備的工作的時序圖。如圖可見， 數(shù)據(jù)信號'DQ'和數(shù)據(jù)選通信號'DQS'的輸出定時通常由時鐘信號
'CLKDO，確定。根據(jù)終止(termination)操作，與數(shù)據(jù)信號'DQ， 連接的墊的電勢^^殳定為終止電壓電平'VTT，，即電源電壓電平的一半
'VDDQ/2，。
在圖2中，數(shù)據(jù)信號'DQ，從終止電平'VTT，轉(zhuǎn)換至高電平即 'VDDQ，或轉(zhuǎn)換至低電平即'VSSQ，。與數(shù)據(jù)選通信號'DQS'連接的墊的電勢也被設定為終止電平'VTT，。相反地，數(shù)據(jù)選通信號'DQS， 根據(jù)半導體IC的前序標準(preamble standards )從接地電壓電平'VSSQ， 轉(zhuǎn)換。該前序標準被定義為確保將數(shù)據(jù)選通信號'DQS，在最初生成數(shù)據(jù) 選通信號'DQS，之前保持在接地電壓電平'VSSQ，處對應于一個時鐘 信號'CLK，的時間。
如上述，盡管數(shù)據(jù)信號'DQ，和數(shù)據(jù)選通信號'DQS，以相同的時 鐘信號'CLKDO，開始轉(zhuǎn)換，但由于數(shù)據(jù)信號'DQ'和數(shù)據(jù)選通信號 'DQS，的起始電平彼此不同，因而數(shù)據(jù)信號'DQ，和數(shù)據(jù)選通信號'DQS' 達到終止電平'VTT，所需要的時間彼此不同。于是，數(shù)據(jù)信號'DQ' 和數(shù)據(jù)選通信號'DQS，具有達到終止電平'VTT'的時間差。當時間差 變短時，對半導體IC的正常操作有利。盡管優(yōu)選的沒有時間差，但在實 際電路中，該時間差很容易偏離了預定的規(guī)格'tLZ，。
如果數(shù)據(jù)信號'DQ，和數(shù)據(jù)選通信號'DQS，之間的不匹配增加， 即當數(shù)據(jù)信號'DQ，和數(shù)據(jù)選通信號'DQS'之間的時間差偏離了預定 的規(guī)格'tLZ，，則外部系統(tǒng)可能無法精確識別從半導體IC輸出的數(shù)據(jù)， 從而產(chǎn)生問題。

發(fā)明內(nèi)容
本文記載了一種在半導體IC中輸出數(shù)據(jù)的設備和方法，該設備和方 法能夠使數(shù)據(jù)信號和數(shù)據(jù)選通信號之間的時間差最小化。
在一方面， 一種用于在半導體集成電路中輸出數(shù)據(jù)的設備包括時鐘生 成塊，其被配置為基于預定的定時，啟動用于輸出數(shù)據(jù)信號的第一時鐘信 號和用于輸出數(shù)據(jù)選通信號的第二時鐘信號，以及數(shù)據(jù)輸出塊，其被配置 為分別響應于第一時鐘信號和第二時鐘信號來鎖存預數(shù)據(jù)信號和預數(shù)據(jù) 選通信號。
在另一方面， 一種用于在半導體集成電路中輸出數(shù)據(jù)的方法包括以下 步驟以預定的時間差啟動用于輸出數(shù)據(jù)信號的第一時鐘信號和用于輸出 數(shù)據(jù)選通信號的第二時鐘信號，以及通過響應于第一時鐘信號而鎖存預數(shù) 據(jù)信號來輸出數(shù)據(jù)信號，并通過響應于第二時鐘信號而鎖存預數(shù)據(jù)選通信 號來輸出所述數(shù)據(jù)選通信號。
在另一方面， 一種用于在半導體集成電路中輸出數(shù)據(jù)的設備包括控制 信號生成部分，其被配置為根據(jù)設定信號和復位信號來確定控制信號的啟動間隔，設定信號是響應于輸出啟用信號的啟動而生成的，復位信號生成 部分，其被配置為輸出延遲鎖相環(huán)時鐘信號作為復位信號，延遲鎖相環(huán)時 鐘信號對應于輸出啟用信號的啟動間隔，以及時鐘輸出部分，其被配置為 通過使復位信號反相來輸出第二時鐘信號，以及通過響應于控制信號使復 位信號反相來輸出第一時鐘信號，多個鎖存器，其被配置為響應于第一時 鐘信號和第二時鐘信號來鎖存預數(shù)據(jù)信號，并輸出具有預定時間差的數(shù)據(jù) 信號和數(shù)據(jù)選通信號。
這些和其它特征、方面和實施例將在以下"具體實施方式
"部分中詳 細地i兌明。
以下結(jié)合附圖來說明特征、方面和實施例，在附圖中
圖1是半導體IC的傳統(tǒng)數(shù)據(jù)輸出設備的示意框圖2是半導體IC的傳統(tǒng)數(shù)據(jù)輸出設備的時序圖3是根據(jù)一個實施例的半導體IC的示例性數(shù)據(jù)輸出設備的示意框
圖4是能夠在根據(jù)一個實施例的圖3的設備中實施的示例性時鐘生成 塊的示意電路圖；以及
圖5是根據(jù)一個實施例的圖3的設備的時序圖。
具體實施例方式
圖3是根據(jù)一個實施例的半導體IC的示例性數(shù)據(jù)輸出設備50的示意 框圖。在圖3中，半導體IC的數(shù)據(jù)輸出設備50可以被配置為包括時鐘生 成塊100和泰:據(jù)輸出塊200。
時鐘生成塊100可以被配置為使用輸出啟用信號'OUTEN，和延遲 鎖相環(huán)時鐘信號'DLLCLK，生成第一時鐘信號，即數(shù)據(jù)時鐘信號 'CLKDO—DQ，和第二時鐘信號，即數(shù)據(jù)選通時鐘信號'CLKDO—DQS'， 從而數(shù)據(jù)i號'DQ，和數(shù)據(jù)選通信號'DQS，可以具有基本上相同的轉(zhuǎn) 換定時。
數(shù)據(jù)輸出塊200可以包括第一和第二鎖存器210和230以及第一和第二驅(qū)動器220和240。因此，數(shù)據(jù)輸出塊200可以響應于數(shù)據(jù)時鐘信號 'CLKDO一DQ，來鎖存和驅(qū)動預數(shù)據(jù)信號'PRE一DQ，，并可以輸出數(shù)據(jù)
信號'DQ，。此外，數(shù)據(jù)輸出塊200可以響;于數(shù)據(jù)選通時鐘信號 'CLKDO一DQS， 來鎖存和驅(qū)動預數(shù)據(jù)選通信號'PRE一DQS，，并可以
輸出數(shù)據(jù)ii"通信號'DQS'。
圖4是能夠在根據(jù)一個實施例的圖3的設備50中實施的示例性時鐘 生成塊100的示意電路圖。在圖4中，時鐘生成塊100可以被配置為包括 控制信號生成部分110、復位信號生成部分120和時鐘輸出部分130。
控制信號生成部分110可以包括脈沖生成單元111和觸發(fā)器112。此 處，脈沖生成單元111可以包括第一延遲元件DLY1、第一反相器IV1和 第一與非門ND1。此外，觸發(fā)器112可以包括第二和第三與非門ND2和 ND3。
控制信號生成部分110可以響應于脈沖信號并響應于復位信號'B， 來確定從觸發(fā)器112輸出的控制信號'C，的啟動間隔，例如，所述脈沖 信號是當輸出啟用信號'OUTEN，被啟動時，可以在脈沖生成單元111 中生成的設定信號'A，。
復位信號生成部分120可以包括第二延遲元件DLY2和第四與非門 ND4。復位信號生成部分120可以輸出延遲鎖相環(huán)時鐘信號'DLLCLK， 作為復位信號'B'，該信號對應于通過使輸出啟用信號'OUTEN'延遲 而生成的延遲輸出啟用信號'OUTEND，的啟動間隔。
時鐘輸出部分130可以包括第一或非門NR1和第二>^相器IV2。時 鐘輸出部分130可以響應于控制信號'C，的停用(inactivation)輸出通 過使復位信號'B，反相而獲得的信號作為數(shù)據(jù)時鐘信號'CLK一DQ'。 此外，時鐘輸出部分130可以輸出通過使復位信號'B， >^相而^得的信 號，作為數(shù)據(jù)選通時鐘信號'CLK一DQS'。
下面參照圖3 ~ 5來說明用于在根據(jù)一個實施例的半導體IC中輸出數(shù) 據(jù)的示例性方法。
圖5是示出了根據(jù)一個實施例的圖3的設備50的工作的時序圖。在 圖5中，輸出啟用信號'OUTEN，可以被啟動預定的間隔。當輸出啟用 信號'OUTEN，轉(zhuǎn)換至高電平時，(圖4中的)脈沖生成單元lll可以生成 設定信號'A，，該信號采取低脈沖的形式，其脈沖寬度對應于第一延遲 元件DLY1的延遲時間。因此，(圖4中的)觸發(fā)器112可以響應于i殳定信號'A，而將控制信號'C，啟動至高電平。
同時，復位信號生成部分120可以通過在延遲輸出啟用信號 'OUTEND，的啟動間隔期間佳涎遲鎖相環(huán)時鐘信號'DLLCLK，反相 來生成復位信號'B，。因此，觸發(fā)器112可以響應于復位信號'B，而將 控制信號'C，停用至低電平。此處，因為復位信號'B，可以在通過觸 發(fā)器112的第三與非門ND3和第二與非門ND2后使控制信號'C，的電 平轉(zhuǎn)換，所以控制信號'C，的停用可以在與復位信號'B，的生成相比 經(jīng)過了預定的延遲時間后實行。例如，控制信號'C，的停用可以具有對 應于在第三與非門ND3和第二與非門ND2中的信號處理時間的延遲時間 'D，。
接著，時鐘輸出部分130可通過第二反相器IV2使復位信號'B，反 相，并可以生成數(shù)據(jù)選通時鐘信號'CLKDO一DQS，。此外，時鐘輸出部 分130可以響應于與復位信號'B，相比延遲了延遲時間'D，的控制信 號'C，的停用而生成數(shù)據(jù)時鐘信號'CLKDO—DQ，。
接下來，(圖3中的)數(shù)據(jù)輸出塊200可以響應于數(shù)據(jù)選通時鐘信號 'CLKDO—DQS，來鎖存和驅(qū)動預數(shù)據(jù)信號'PRE一DQ，，并可以輸出數(shù) 據(jù)選通信號'DQS，。此外，數(shù)據(jù)輸出塊200可以^經(jīng)過延遲時間'D， 之后響應于數(shù)據(jù)時鐘信號'CLKDO_DQ，來鎖存和驅(qū)動預數(shù)據(jù)信號 'PRE一DQ，，并可以輸出數(shù)據(jù)信號'DQ，。
如上所述，數(shù)據(jù)信號'DQ，最初可以從終止電平(VTT)開始轉(zhuǎn)換， 而數(shù)據(jù)選通信號'DQS，最初可以從接地電平(VSSQ)開始轉(zhuǎn)換。因此， 盡管數(shù)據(jù)信號'DQ，和數(shù)據(jù)選通信號'DQS，的起始電平可以彼此不同， 但通過使初始數(shù)據(jù)時鐘信號'CLKDO—DQ，與初始數(shù)據(jù)選通時鐘信號
'CLKDO_DQS，相比延遲了延遲時間'D，，可以4吏得lt據(jù)信號'DQ， 和數(shù)據(jù)選i^信號'DQS'的轉(zhuǎn)換定時基本上相同。當然，重要的是設定延 遲時間'D，以4吏得數(shù)據(jù)信號'DQ，和數(shù)據(jù)選通信號'DQS，分別從終 止電平(VTT)和接地電平(VSSQ)轉(zhuǎn)換至高電平的時間差可以得到補償。因 此，可以采用(圖4中的)觸發(fā)器112作為能夠?qū)?shù)據(jù)信號'DQ，和數(shù)據(jù)選 通信號'DQS，分別從終止電平(VTT)和接地電平(VSSQ)轉(zhuǎn)換至高電平的 時間差進行補償?shù)脑?。由于初始?shù)據(jù)信號'DQ，之后的數(shù)據(jù)信號'DQ， 從接地電平(VSSQ)或電源電壓電平(VDDQ)轉(zhuǎn)換，因此不必使數(shù)據(jù)時鐘信 號'CLKDO—DQ，進一步延遲。
因此，在輸出啟用信號'OUTEN，的啟動間隔期間僅可以生成一次設定信號'A，，此后控制信號'C，不參與數(shù)據(jù)時鐘信號'CLKDO一DQ， 的生成。于是，初始數(shù)據(jù)時鐘信號'CLKDO_DQ'之后的數(shù)據(jù)時#信號
'CLKDO—DQ，以與數(shù)據(jù)選通時鐘信號'CLKDO—DQS，基本上相同的 定時生成。最終，可以響應于與數(shù)據(jù)選通時鐘信號'CLKDO一DQS，具 有基本上相同的定時的數(shù)據(jù)時鐘信號'CLKDO一DQ，而輸t^數(shù)據(jù)信號
'DQ，。
結(jié)果，用于在半導體IC中輸出數(shù)據(jù)的設備和方法由于可以使用具有 不同定時的時鐘信號來生成數(shù)據(jù)信號和數(shù)據(jù)選通信號，因而可以4吏它們之 間的時間差最小化。因而，可以改進用于輸出數(shù)據(jù)輸出的半導體IC的可 靠性。
雖然以上說明了某些實施例，但應當理解所說明的實施例僅是用于示 例。因此，不應基于所說明的實施例來限制此處說明的裝置與方法。而是， 當與上述說明和附圖結(jié)合時，此處說明的裝置與方法應該只由下面的權(quán)利 要求書所限制。
10
權(quán)利要求
1.一種用于在半導體集成電路中輸出數(shù)據(jù)的設備，包括時鐘生成塊，被配置為基于預定的定時，啟動用于輸出數(shù)據(jù)信號的第一時鐘信號和用于輸出數(shù)據(jù)選通信號的第二時鐘信號，以及數(shù)據(jù)輸出塊，被配置為分別響應于所述第一時鐘信號和所述第二時鐘信號來鎖存預數(shù)據(jù)信號和預數(shù)據(jù)選通信號，并輸出所述數(shù)據(jù)信號和所述數(shù)據(jù)選通信號。
2. 根據(jù)權(quán)利要求1所述的設備，其中所述數(shù)據(jù)信號和所述數(shù)據(jù)選通 信號在輸出啟用信號的啟動開始定時處終止于不同的電壓電平。
3. 根據(jù)權(quán)利要求2所述的設備，其中所述時鐘生成塊被配置為啟動 一個時鐘信號，所述一個時鐘信號比所述第一時鐘信號和所述第二時鐘信 號之間的另 一個時鐘信號更晚，并且所述一個時鐘信號是用于生成所述數(shù) 據(jù)信號和所述數(shù)據(jù)選通信號之間的一個信號的時鐘信號，所述一個信號在 所述輸出啟用信號的所述啟動開始定時處終止于相對高的電壓電平。
4. 根據(jù)權(quán)利要求1所述的設備，其中所述時鐘生成塊被配置為以預 定的時間差啟動所述第一時鐘信號的初始時鐘脈沖和所述第二時鐘信號 的初始時鐘脈沖。
5. 根據(jù)權(quán)利要求1所述的設備，其中所述時鐘生成塊包括控制信號生成部分，被配置為根據(jù)設定信號和復位信號來確定控制信 號的啟動間隔，所述i殳定信號是響應于輸出啟用信號的啟動而生成的；復位信號生成部分，被配置為輸出對應于所述輸出啟用信號的啟動間 隔的延遲鎖相環(huán)時鐘信號作為所述復位信號；以及時鐘輸出部分，被配置為使所述復位信號反相并輸出所述第二時鐘信 號，以及響應于所述控制信號使所述復位信號反相并輸出所述第一時鐘信 號。
6. 根據(jù)權(quán)利要求5所述的設備，其中所述控制信號生成部分包括脈沖生成單元，被配置為響應于所述輸出啟用信號的啟動而生成所述 設定信號；以及觸發(fā)器，被配置為響應于所述設定信號和所述復位信號而生成所述控 制信號。
7. 根據(jù)權(quán)利要求6所述的設備，其中所述預定的時間差由所述觸發(fā) 器確定。
8. 根據(jù)權(quán)利要求1所述的設備，其中所述數(shù)據(jù)輸出塊包括第一鎖存器，被配置為響應于所述第一時鐘信號來鎖存所述預數(shù)據(jù)信 號；以及第二鎖存器，被配置為響應于所述第二時鐘信號來鎖存所述預數(shù)據(jù)選 通信號。
9. 一種用于在半導體集成電路中輸出數(shù)據(jù)的方法，包括以下步驟以預定的時間差啟動用于輸出數(shù)據(jù)信號的第 一 時鐘信號和用于輸出 數(shù)據(jù)選通信號的第二時鐘信號，以及通過響應于所述第 一時鐘信號而鎖存預數(shù)據(jù)信號來輸出所述數(shù)據(jù)信 號，并通過響應于所述第二時鐘信號而鎖存預數(shù)據(jù)選通信號來輸出所述數(shù) 據(jù)選通信號。
10. 根據(jù)權(quán)利要求9所述的方法，其中所述數(shù)據(jù)信號和所述數(shù)據(jù)選通 信號在輸出啟用信號的啟動開始定時處終止于不同的電壓電平。
11. 根據(jù)權(quán)利要求9所述的方法，其中所述數(shù)據(jù)信號和所述數(shù)據(jù)選通 信號具有基本上相同的轉(zhuǎn)換定時。
12. 根據(jù)權(quán)利要求10所述的方法，其中，基于相對于所述第一時鐘 信號和所述第二時鐘信號之間的第二中間時鐘信號的預定的定時，在所述 第 一時鐘信號和所述第二時鐘信號之間啟動第 一 中間時鐘信號。
13. 根據(jù)權(quán)利要求9所述的方法，其中所述啟動步驟包括以下步驟基于所述預定的定時啟動所述第一時鐘信號的初始時鐘脈沖和所述 第二時鐘信號的初始時鐘脈沖。
14. 根據(jù)權(quán)利要求13所述的方法，其中所述第一中間時鐘信號是用 于生成所述數(shù)據(jù)信號和所述數(shù)據(jù)選通信號之間的一個信號的時鐘信號，所 述一個信號在所述輸出啟用信號的所述啟動開始定時處終止于相對高的 電壓電平。
15. —種用于在半導體集成電路中輸出數(shù)據(jù)的設備，包括控制信號生成部分，被配置為根據(jù)設定信號和復位信號來確定控制信 號的啟動間隔，所述i更定信號是響應于輸出啟用信號的啟動而生成的；復位信號生成部分，被配置為輸出延遲鎖相環(huán)時鐘信號作為所述復位信號，所^遲鎖相環(huán)時鐘信號對應于所述輸出啟用信號的啟動間隔；以 及時鐘輸出部分，被配置為通過使所述復位信號反相來輸出第二時鐘信 號，以及通過響應于所述控制信號使所述復位信號反相來輸出第一時鐘信 號；多個鎖存器，被配置為響應于所述第一時鐘信號和所述第二時鐘信號 來鎖存預數(shù)據(jù)信號，并輸出具有預定時間差的數(shù)據(jù)信號和數(shù)據(jù)選通信號。
16. 根據(jù)權(quán)利要求15所述的設備，其中所述控制信號生成部分包括脈沖生成單元，被配置為響應于所述輸出啟用信號的啟動來生成所述 設定信號；以及觸發(fā)器，被配置為響應于所述i殳定信號和所述復位信號來生成所述控 制信號，其中所述預定的時間差由所述觸發(fā)器確定。
17. 根據(jù)權(quán)利要求15所述的設備，其中所述數(shù)據(jù)信號和所述數(shù)據(jù)選 通信號在輸出啟用信號的啟動開始定時處終止于不同的電壓電平。
18. 根據(jù)權(quán)利要求15所述的設備，其中所述數(shù)據(jù)信號和所述數(shù)據(jù)選 通信號具有基本上相同的轉(zhuǎn)換定時。
全文摘要
一種用于在半導體集成電路中輸出數(shù)據(jù)的設備和方法，該設備包括時鐘生成塊，其被配置為基于預定的定時啟動用于輸出數(shù)據(jù)信號的第一時鐘信號和用于輸出數(shù)據(jù)選通信號的第二時鐘信號，以及數(shù)據(jù)輸出塊，其被配置為分別響應于第一時鐘信號和第二時鐘信號來鎖存預數(shù)據(jù)信號和預數(shù)據(jù)選通信號。
文檔編號H03K19/00GK101557222SQ200910126398
公開日2009年10月14日 申請日期2009年3月10日 優(yōu)先權(quán)日2008年4月10日
發(fā)明者全炳得 申請人:海力士半導體有限公司