專利名稱：差動放大器及采用了它的顯示裝置的驅(qū)動電路的制作方法
技術領域：
本發(fā)明涉及差動放大器及采用了它的顯示裝置的驅(qū)動電路。
背景技術：
近來，對于液晶顯示裝置，除了手機(移動電話、蜂窩電話)、筆記 本電腦、監(jiān)視器之外，作為大畫面液晶電視的需求也在擴大。這些液 晶顯示裝置用于可進行高清晰顯示的有源陣列驅(qū)動方式的液晶顯示裝 置。首先，參照圖6，簡要說明有源陣列驅(qū)動方式的液晶顯示裝置的典 型構成。另外，圖6中由等效電路示意地表示與液晶顯示部的1個像 素連接的主要構成。
一般而言，有源陣列驅(qū)動方式的液晶顯示裝置的顯示部960是具 有把透明像素電極964及薄膜晶體管(TFT)963按矩陣狀配置而成的半 導體基板(例如在彩色SXGA面板的場合，為1280X3像素列X1024像 素行)和在整個面上形成了 l個透明電極967的相對基板，使這2張基 板對著而在其間封入了液晶的構造。
它是由掃描信號來控制具有開關功能的TFT963的導通/關斷， TFT963導通時，與視頻數(shù)據(jù)信號對應的灰度等級信號電壓施加于像素 電極964，由于各像素電極964和相對基板電極967之間的電位差而使 得液晶的透射率變化，TFT963關斷之后也會由液晶電容965及輔助電 容966把該電位差保持一定期間，從而顯示圖像。
在半導體基板上，輸送向各像素電極964施加的多個電平電壓(灰 度等級信號電壓)的數(shù)據(jù)線962和輸送掃描信號的掃描線961按格子狀 布線(在上述彩色SXGA面板的場合，數(shù)據(jù)線為1280X3條，掃描線為1024條)，掃描線961及數(shù)據(jù)線962由于在彼此的交叉部產(chǎn)生的電容和 夾在相對基板電極之間的液晶電容等而成為大的電容性負載。
另外，掃描信號是由柵極驅(qū)動器970向掃描線961供給，還有， 各像素電極964上的灰度等級信號電壓的供給是由數(shù)據(jù)驅(qū)動器980通 過數(shù)據(jù)線962來進行。還有，柵極驅(qū)動器970及數(shù)據(jù)驅(qū)動器980由顯 示控制器950來控制，各自需要的時鐘CLK、控制信號等由顯示控制 器950來供給，視頻數(shù)據(jù)是向數(shù)據(jù)驅(qū)動器980供給。另外，現(xiàn)在視頻 數(shù)據(jù)是數(shù)字化數(shù)據(jù)為主流。電源電壓是由電源電路940向柵極驅(qū)動器 970及數(shù)據(jù)驅(qū)動器980供給。
1畫面的數(shù)據(jù)的改寫是按1幀期間(通常約0.017秒)來進行，按各 掃描線按每1像素行(每線)依次來選擇，在選擇期間內(nèi)，由各數(shù)據(jù)線來 供給灰度等級電壓信號。
另外，柵極驅(qū)動器970至少供給2值的掃描信號即可，而數(shù)據(jù)驅(qū) 動器980則需要以與灰度等級數(shù)相應的多值電平的灰度等級電壓信號 來驅(qū)動數(shù)據(jù)線。因此，數(shù)據(jù)驅(qū)動器980具備由把視頻數(shù)據(jù)變換為模擬 電壓的解碼器和把該模擬電壓放大輸出到數(shù)據(jù)線962上的輸出放大器 組成的數(shù)字模擬變換電路(DAC)。
液晶電視等大畫面顯示裝置的驅(qū)動方法采用可高畫質(zhì)化的點反轉 驅(qū)動方式。點反轉驅(qū)動方式是在圖6的顯示面板960中，把相對基板 電極電壓VCOM設為一定電壓，鄰接像素上保持的電壓極性成為互相 逆極性的驅(qū)動方式。因此，向鄰接的數(shù)據(jù)線(962)輸出的電壓極性相對 于相對基板電極電壓VCOM成為正極及負極。點反轉驅(qū)動方式下的數(shù) 據(jù)驅(qū)動器980必須輸出正極和負極的灰度等級信號電壓，所以數(shù)據(jù)驅(qū) 動器的輸出放大器中被供給取液晶輸入電壓(灰度等級電壓和相對基板 電極電壓的電位差)的最大值的約2倍的電位差的至少2個電壓源。圖7是表示進行點反轉驅(qū)動的數(shù)據(jù)驅(qū)動器的2輸出的輸出電路(正 極輸出緩沖放大器、負極輸出緩沖放大器、輸出開關電路)的典型構成
的一個例子的圖。在圖7中，鄰接的2條數(shù)據(jù)線(數(shù)據(jù)線負載)962—1、 962 — 2與驅(qū)動器輸出端子P1、 P2連接。如圖7所示，該輸出電路具備 正極輸出緩沖放大器(也簡寫為「正極放大器」)91、負極輸出緩沖放大 器(也簡寫為「負極放大器」)92及輸出開關電路300。正極輸出緩沖放 大器91中被供給高位電壓源VDD及低位電壓源VSS，基于正極參照 電壓Vp在放大器輸出端子Nil上放大輸出正極灰度等級電壓Voutl。 負極輸出緩沖放大器92中被供給高位電壓源VDD及低位電壓源VSS， 基于負極參照電壓Vn在放大器輸出端子N12上放大輸出負極灰度等級 電壓Vout2。另外，相對基板電極電壓設為高位電壓源電壓VDD和低 位電壓源VSS的中間附近的電壓。
輸出開關電路300具備在放大器輸出端子Nil和驅(qū)動器輸出端子 Pl、 P2間分別連接的由控制信號Sl、 S2分別進行導通/關斷控制的開 關SWll、 SW12和在放大器輸出端子N12和驅(qū)動器輸出端子Pl、 P2 間分別連接的由控制信號S2、S1分別進行導通/關斷控制的開關SW21、 SW22。由控制信號S17控制的開關SW11、 SW22導通時，放大器輸出 端子Nll、 N12與驅(qū)動器輸出端子P1、 P2分別連接，在驅(qū)動器輸出端 子Pl、 P2上分別輸出正極輸出緩沖放大器91、負極輸出緩沖放大器 92的輸出電壓Voutl 、 Vout2。
還有，由控制信號S2控制的開關SW12、 SW21導通時，放大器 輸出端子Nll、 N12與驅(qū)動器輸出端子P2、 Pl分別連接，在驅(qū)動器輸 出端子P2、 Pl上分別輸出正極輸出緩沖放大器91、負極輸出緩沖放大 器92的輸出電壓Voutl、 Vout2。
圖7的構成是按信號電壓的正極、負極的極性中的每一個而具備 正極、負極輸出緩沖放大器91、 92，由輸出開關電路300來切換與數(shù) 據(jù)線負載962—1、 962 — 2的連接，從而進行極性反轉驅(qū)動。這樣，正極及負極輸出緩沖放大器91、 92的差動輸入對就能分別只以N溝道晶 體管及P溝道晶體管的單一導電型來構成，所以簡化了放大器的電路
結構，使得輸出偏差均勻化。但是在Rail — to — Rail構成(差動輸入以N 溝道晶體管對和P溝道晶體管對的兩導電型來構成)的場合，在電源附 近輸出偏差會惡化。
在近來的點反轉驅(qū)動方式中，由于LSI的發(fā)熱問題、節(jié)能化的要 求，為了削減消耗功率的目的，把數(shù)據(jù)線方向的像素列的電壓極性按N 個來設為同一極性的驅(qū)動方法(以N水平期間為單位的極性反轉驅(qū)動) 也正在進行。在該場合，鄰接的數(shù)據(jù)線的電壓極性是彼此逆極性的， 不過，在同一數(shù)據(jù)線上輸出的N個的電壓極性相同。
在以1水平期間為單位的極性反轉驅(qū)動(1H點反轉)中，是在同一 數(shù)據(jù)線上交替輸出正極灰度等級電壓信號和負極灰度等級電壓信號， 所以在正極灰度等級電壓信號輸出時， 一直是充電動作，在負極灰度 等級電壓信號輸出時， 一直是放電動作。
在以N水平期間為單位的極性反轉驅(qū)動(NH點反轉)中，是在同一 數(shù)據(jù)線上輸出N個同極性的灰度等級信號，所以在正極灰度等級電壓 信號輸出時也需要放電動作，在負極灰度等級電壓信號輸出時也需要 充電動作。g口，正極輸出放大器91、負極輸出放大器92各自需要充分 的充電能力和放電能力兩者。
圖8是說明圖7的數(shù)據(jù)驅(qū)動器的動作的輸出波形圖。在圖8(a)中， 在1H點反轉中，正極輸出緩沖放大器91的充電動作、負極輸出緩沖 放大器92的放電動作為主體，正極輸出緩沖放大器91的充電驅(qū)動、 負極輸出緩沖放大器92的放電驅(qū)動需要高驅(qū)動能力。正極輸出緩沖放 大器的放電動作、負極輸出緩沖放大器的充電動作作為過調(diào)量、欠調(diào) 量的抑制而起作用，不需要高驅(qū)動能力。
8在圖8(b)的2H點反轉中，不僅正極輸出緩沖放大器91的充電動 作、負極輸出緩沖放大器92的放電動作，而且正極輸出緩沖放大器91 的放電動作、負極輸出緩沖放大器92的充電動作也需要某種程度的高
驅(qū)動能力。
圖9是表示圖7的正極輸出緩沖放大器91的典型構成(關聯(lián)技術) 的一個例子的圖，表示把輸出級取為同極性晶體管的構成。參照圖9， 差動級(輸入差動級)包括第1端子與電源端子(VSS)連接的電流源 M90;共用源極與電流源M卯的第2端子連接，柵極上接受輸入電壓 Vin和輸出電壓Vout的N溝道晶體管M91 、 M92;源極與電源端子(VDD) 連接，漏極與N溝道晶體管M91的漏極連接的P溝道晶體管M93;以 及源極與電源端子(VDD)連接，柵極與P溝道晶體管M93的柵極連接， 漏極與N溝道晶體管M92的漏極連接，連接成二極管的P溝道晶體管 M94。
中間級具備源極與電源端子(VDD)連接，柵極與差動級的輸出 節(jié)點(晶體管M91的漏極)連接的P溝道晶體管M95;以及在P溝道晶 體管M95的漏極和電源端子(VSS)間連接的電流源M96。
輸出級具備源極與電源(VDD)連接，柵極與差動級的輸出節(jié)點(晶 體管M91的漏極)連接的P溝道晶體管M97;以及漏極與電源端子(VSS) 連接，柵極與P溝道晶體管M95的漏極連接，源極與P溝道晶體管 M97漏極連接的P溝道晶體管M98， P溝道晶體管M97的漏極和P溝 道晶體管M98的源極的連接點為輸出端子。
圖9所示的差動放大器構成簡單、省面積。還有，輸出級的P溝 道晶體管M98是源極跟隨器連接，高速充電時等的貫通電流小。然而， 作為驅(qū)動大畫面液晶顯示裝置的緩沖放大器則有問題。以下進行說明。 在以高轉換速率驅(qū)動大電容負載的數(shù)據(jù)線的場合，輸出級的P溝道晶 體管M97、 M98為充分大的尺寸(溝道寬度)。因此，若電流源M96的電流小，則由于P溝道晶體管M98的柵極寄生效應而不能使柵極電位
很快地變化。即，出現(xiàn)正極輸出緩沖放大器的放電能力不足的問題。
對此，為了提高P溝道晶體管M98的放電能力，需要加大電流源M96
的靜消耗電流，消耗功率會增加。
這樣，在圖9的正極輸出放大器91中，放電能力由電流源M96 的電流來規(guī)定，若要實現(xiàn)低消耗功率則放電能力通常會變?nèi)?負極輸出 放大器92的充電能力也同樣)。另一方面，為提高正極輸出放大器91 的放電能力，加大電流源96的電流值即可，不過，會出現(xiàn)放大器的靜 消耗功率增加的問題(可以說對于負極輸出放大器92的充電能力也同樣)。
作為放大器的靜消耗功率比較小、正極輸出放大器91的放電能力 高的放大器構成，例如下述專利文獻1中披露的AB級輸出電路是公知 的。圖IO是表示下述專利文獻1的AB級輸出電路的構成的圖。參照 圖10，輸出級由連接在高位電源端子(VDD)和輸出端子ND1間的P溝 道晶體管M87和連接在輸出端子ND1和低位電源端子(VSS)間的N溝 道晶體管M88構成，對輸出端子ND1具有高的充電能力和放電能力。 P溝道晶體管M87的柵極NP1與接受輸入信號Vin的驅(qū)動器70的輸出 連接，進行充電動作。在N溝道晶體管M88的柵極NN1上，通過中 間級(M83， M84)而傳遞輸入信號Vin的變化，進行放電動作。中間級 由P溝道及N溝道浮游電流源M83、 M84和電流源M81、 M82構成， P溝道及N溝道浮游電流源M83、 M84分別在柵極上輸入偏壓電壓 BP2、 BN2，連接在晶體管M87、 M88的柵極(NP1、 NN1)間。電流源 M81連接在高位電源VDD和P溝道晶體管M87的柵極NP1間，電流 源M82連接在低位電源VSS和N溝道晶體管M88的柵極NN1間。浮 游電流源M83、 M84的合計電流設為與電流源M81及M82分別大致 相等的電流。
按照輸入電壓Vin，若端子NP1向低電位側變化，則P溝道晶體管M87進行充電動作。此時，N溝道浮游電流源M84的電流不變化， 不過，P溝道浮游電流源M83的電流減小，所以端子NN1向低電位側 變化，N溝道晶體管M88的放電動作停止。因此，圖10的AB級輸出
電路可進行高速充電動作。
另一方面，按照輸入電壓Vin，若端子NP1向高電位側變化，則P 溝道晶體管M87的充電動作停止。此時，N溝道浮游電流源M84的電 流不變化，不過，P溝道浮游電流源M83的電流急劇地增加，所以端 子NN1很快地向高電位側變化，N溝道晶體管M88進行放電動作。因 此，圖10的AB級輸出電路可進行高速放電動作。如果維持浮游電流 源M83、 M84的合計電流與電流源M83及M84的電流的關系，就能 充分地減小各自的靜消耗電流值。還有，根據(jù)在說明書中引用專利文 獻1的下述專利文獻2，驅(qū)動器70可由N溝道差動對構成。在該場合， 圖10可與圖7的正極輸出放大器91置換。
還有，在圖10中，是按把驅(qū)動器70的輸出端與端子NN1連接的 方式來構成，再由P溝道差動對構成驅(qū)動器70，從而也可以與圖7的 負極輸出放大器92置換。
專利文獻1:特公平6 — 91379號公報(第1圖) 專利文獻2:特開2005 — 124120號公報(第1圖)

發(fā)明內(nèi)容
發(fā)明要解決的課題
把上述專利文獻l、 2的各披露作為引用而編入本說明書中。以下 給出本發(fā)明所涉及的關聯(lián)技術的分析。
在圖9所示的電路的場合，在nH反轉驅(qū)動(n為2以上)下正極放 大器的放電能力和負極放大器的充電能力不足，若要對此進行改善， 則非增加中間級的電流不可，消耗功率會增加。
11圖IO所示的電路相對而言構成簡單且省面積，輸出級的充電元件
/放電元件分別為P溝道/N溝道晶體管(CMOS)構成的AB級輸出電路，
中間級的空載電流控制得小，可進行高速充電/高速放電，可適用于圖
7的正極輸出緩沖器91。然而，對圖IO所示的電路而言，輸出級為CMOS 構成，所以在極性反轉時的大振幅驅(qū)動下會產(chǎn)生貫通電流，消耗功率 會增加。關于該貫通電流產(chǎn)生的機理，參照圖4(A)后述。
因此，本發(fā)明的目的在于提供在nH反轉驅(qū)動下也能以低消耗功率 來實現(xiàn)高速動作的差動放大器及數(shù)據(jù)驅(qū)動器。
解決課題的方案
本申請中披露的發(fā)明為了解決上述課題而大致為以下構成。
根據(jù)本發(fā)明的l個側面(方面)，提供一種差動放大器，其具備差 動輸入信號的差動對；連接在第1電源端子和上述差動對之間，向上 述差動對供給電流的電流源；按照上述差動對的輸出電流，輸出第1 及第2電壓信號的電流電壓變換電路；以串聯(lián)方式連接在上述第1電 源端子和第2電源端子之間，在控制端子上分別接受上述第1及第2 電壓信號的第1及第2導電型的第1及第2晶體管；連接在上述第2 電源端子和輸出端子之間，在控制端子上接受上述第1電壓信號的第1 導電型的第3晶體管；以及連接在上述輸出端子和上述第1電源端子 之間，控制端子與上述第1及第2晶體管的連接點連接的第1導電型 的第4晶體管。在本發(fā)明中，從上述電流電壓變換電路輸出的上述第1 及第2電壓信號的電位在上述第1電源端子的電位和上述第2電源端 子的電位之間向同一方向變化。
在本發(fā)明中，上述電流電壓變換電路具備連接在上述差動對的 輸出對和上述第2電源端子之間的負載電路；連接在上述第2電源端 子，和上述差動對的一個輸出、上述第1晶體管的控制端子、上述第3晶體管的控制端子的共連點之間的第2電流源；連接在上述第1電源 端子和上述第2晶體管的控制端子之間的第3電流源；以及并聯(lián)連接 在上述第1晶體管的控制端子和上述第2晶體管的控制端子之間，在 各自的控制端子上接受給定的偏壓電壓的第1及第2導電型的第5及
第6晶體管，上述第1電壓信號是上述第1晶體管的控制端子和上述 第2電流源的連接點的電壓信號，上述第2電壓信號是上述第2晶體 管的控制端子和上述第3電流源的連接點的電壓信號。根據(jù)本發(fā)明， 提供包括本發(fā)明所涉及的差動放大器的顯示裝置的數(shù)據(jù)驅(qū)動器。
發(fā)明效果
根據(jù)本發(fā)明，能提供在低消耗功率、高速動作下實現(xiàn)nH反轉驅(qū)動 的差動放大器、數(shù)據(jù)驅(qū)動器。


圖1是表示本發(fā)明的一實施方式的正極放大器的構成的圖。 圖2是表示本發(fā)明的第1實施例的構成的圖。 圖3是表示本發(fā)明的第2實施例的構成的圖。 圖4是說明高速充電時的作用的圖((A)是輸出級為CMOS構成， (B)是輸出級為同一導電型)。
圖5是表示本發(fā)明的第3實施例的構成的圖。 圖6是示意地表示液晶顯示部的構成的圖。 圖7是表示輸出電路的構成的圖。
圖8是表示數(shù)據(jù)驅(qū)動器的輸出波形的圖((A)為1H點反轉，(B)為 2H點反轉)。
圖9是表示關聯(lián)技術的正極放大器(輸出級同一導電型)的構成的圖。
圖IO是表示關聯(lián)技術的正極放大器(輸出級CMOS)的構成的圖。
符號說明
11正極解碼器12正極參照電壓發(fā)生電路 20電流電壓變換電路
21負極解碼器
22負極參照電壓發(fā)生電路
30參照電壓發(fā)生電路
40電流電壓變換電路
70正極放大器(驅(qū)動器)
81鎖存地址選擇器
82鎖存器
83電平移位器
89驅(qū)動器
91正極放大器
92負極放大器
100正極輸出緩沖放大器(正極放大器)
200負極輸出緩沖放大器(負極放大器)
300輸出開關電路
950顯示控制器
960顯示部
961掃描線
962數(shù)據(jù)線
963薄膜晶體管(TFT)
964像素電極
965液晶電容
966輔助電容
967相對基板電極
970柵極驅(qū)動器
980數(shù)據(jù)驅(qū)動器
SWll、 SW12、 SW21、 SW22 開關
具體實施方式
參照對于上述本發(fā)明進一步詳細敘述的附圖進行說明。圖1是表 示本發(fā)明的第1實施方式的構成的圖。圖1中表示作為圖7的正極輸 出緩沖放大器來使用的差動放大器的構成。
參照圖1，其具備
一端與低位電壓源的第1電源端子(VSS)連接的電流源M10; 共連的源極與電流源MIO的另一端連接，構成差動輸入輸入信號
電壓(V1、 V2)的差動對的NMOS晶體管Mll、 M12;
與NMOS晶體管Mll、 M12所組成的差動對的輸出(漏極)連接， 進行輸出電流的電流電壓變換，輸出第1電壓(Vfl)及第2電壓(Vf2)的 電流電壓變換電路20;
源極與高位電壓源的第2電源端子(VDD)連接，柵極與電流電壓 變換電路20的第1電壓輸出(Vfl)連接的PMOS晶體管M15;
源極與第1電源端子(VSS)連接，柵極與電流電壓變換電路20的 第2電壓輸出(Vf2)連接，漏極與PMOS晶體管M15的漏極連接的 NMOS晶體管M16;
源極與第2電源端子(VDD)連接，柵極(節(jié)點GP17)與電流電壓變 換電路20的第1電壓輸出(Vfl)連接的PMOS晶體管M17(充電元件)； 以及
漏極與第1電源端子(VSS)連接，柵極(節(jié)點GP18)與NMOS晶體 管M16的漏極連接，源極與PMOS晶體管M17的漏極連接的PMOS 晶體管M18(放電元件)。
此時，從電流電壓變換電路20輸出的第1電壓(Vfl)及第2電壓 (Vf2)在第1電源端子(VSS)和第2電源端子(VDD)的電位間向同一方向變化。
在本實施方式中，輸出級的充電元件/放電元件由同一導電型的 PMOS晶體管M17、 M18構成。PMOS晶體管M18的柵極(節(jié)點GP18) 由中間級的CMOS構成的晶體管M15、 M16來驅(qū)動。即使是把中間級的CMOS構成的晶體管M15、 M16中流動的空載 電流(靜消耗電流)設定得充分小的場合，晶體管M18的柵極電位也能 由PMOS晶體管M15在充電時很快地提升，在放電時很快地降低，進 行高速充電/放電動作。
輸出級由PMOS晶體管構成，所以即使是從輸出Vout的負極到正 極的最大振幅驅(qū)動時也不產(chǎn)生貫通電流。nH驅(qū)動下的正極放大器的放 電驅(qū)動動作時振幅小(最大為VDD — VSS的1/2)，所以貫通電流控制得 小。
節(jié)點GP18也與輸出電壓的變化同樣，高速地變化，不過，對于 晶體管M15、 M16而言，晶體管尺寸與驅(qū)動負載的輸出級的PMOS晶 體管M17、 M18的相比為充分小的尺寸，CMOS晶體管M15、 M16中
的貫通電流控制得小。
電流電壓變換電路20釆用空載電流小的構成。具體而言，作為差 動級及中間級，可采用圖10的輸出電路。
如上所述，在本實施方式的差動放大器中，輸出級的P溝道晶體 管M18的柵極與P溝道晶體管M15和N溝道晶體管M16的連接點連 接。N溝道晶體管M16設為充分小的尺寸，其漏極電流I2也設為微小 電流。并且，中間級的P溝道晶體管M15、 N溝道晶體管M16的柵極 與按照N溝道差動對(M1、 M2)的輸出電流信號而輸出在第1電源端子 (VSS)和第2電源端子(VDD)的電位間向同一方向變化的第1電壓信號 Vfl、 Vf2的電流電壓變換電路20連接。
圖2是表示圖1的電流電壓變換電路20的構成的一個例子的圖。 參照圖2，電流電壓變換電路20具備由作為差動對M11、 M12的有源 負載的PMOS晶體管M25、 M26組成的電流鏡電路，而且具備P溝道及N溝道浮游電流源M23、 M24和電流源M21、 M22而構成。
P溝道浮游電流源M23由源極與晶體管M15及M17的共用柵極 (節(jié)點GP17)連接，漏極與晶體管M16的柵極(節(jié)點GN16)連接，在柵極 上接受偏壓電壓BP2的PMOS晶體管構成。
N溝道浮游電流源M24由漏極與晶體管M15及M17的共用柵極 (節(jié)點GP17)連接，源極與晶體管M16的柵極(節(jié)點GN16)連接，在柵極 上接受偏壓電壓BN2的NMOS晶體管構成。
電流源M21連接在第2電源端子(VDD)和P溝道晶體管M17的柵 極GP17間，電流源M22連接在第1電源端子(VSS)和N溝道晶體管 M16的柵極GN16間。浮游電流源M23、 M24的合計電流設為與電流 源M21及M22分別大致相等的電流。
圖3是表示具備圖2的正極輸出緩沖放大器100、負極輸出緩沖放 大器200和輸出開關電路300的構成的圖。在圖3中，正極輸出緩沖 放大器IOO為圖2所示的構成。在N溝道差動對(Mll、 M12)的晶體管 Mil的柵極(非反相輸入端子)上輸入正極的信號電壓Vp，在晶體管 M12的柵極(反相輸入端子)上反饋輸入輸出電壓(Voutl)，為電壓跟隨式 構成。輸出開關電路300與圖7所示的構成同樣，所以省略說明。
負極輸出緩沖放大器200可通過把正極輸出緩沖放大器100的差 動對Mll、 M12從N溝道改為P溝道，把電流鏡從P溝道改為N溝道 p晶體管而同樣地構成。
作為中間級，具備電流電壓變換電路40;以及串聯(lián)連接在電源
端子(VDD)和電源端子(VSS)間，在柵極(GN37、 GP36)上輸入電流電壓 變換電路40的第1、第2電壓輸出Vf3、 Vf4的NMOS晶體管M35、 PMOS晶體管M36。輸出級具備漏極與電源端子(VDD)連接，柵極(GN38)與PMOS 晶體管M36的漏極連接，源極與輸出端子連接的NMOS晶體管M38; 以及漏極與輸出端子連接，柵極(GP37)與晶體管M35的柵極連接，源 極與電源端子(VSS)連接的NMOS晶體管M37。
電流電壓變換電路40具備由作為PMOS差動對M31、 M32的有 源負載的NMOS晶體管M45、 M46組成的電流鏡電路，而且具備P溝 道及N溝道浮游電流源M43、 M44和電流源M41、 M42。
P溝道浮游電流源M43由漏極與晶體管M37的柵極(節(jié)點GN37) 連接，源極與晶體管M36的柵極(節(jié)點GP36)連接，在柵極上接受偏壓 電壓BP4的PMOS晶體管構成。
N溝道浮游電流源M44由源極與晶體管M37的柵極(節(jié)點GN37) 連接，漏極與晶體管M36的柵極(節(jié)點GP36)連接，在柵極上接受偏壓 電壓BN4的NMOS晶體管構成。
電流源M41連接在第1電源端子(VSS)和N溝道晶體管M37的柵 極節(jié)點GN37間，電流源M42連接在第2電源端子(VDD)和P溝道晶 體管M36的柵極節(jié)點GP36間。浮游電流源M43、 M44的合計電流設 為與電流源M41及M42分別大致相等的電流。在P溝道差動對(M31、 M32)的晶體管M31的柵極(非反相輸入端子)上輸入負極的信號電壓 Vn，在晶體管M32的柵極(反相輸入端子)上反饋輸入輸出電壓(Vout2), 為電壓跟隨式構成。
其次，在本實施例中，參照圖4來說明高速充電時的正極輸出緩 沖放大器的輸出級的作用。圖4(A)是說明比較例的，圖4(B)是說明本 實施例的輸出級的動作原理的圖。圖4(A)是作為比較例，把輸出級的充電、放電元件均設為CMOS 構成(例如圖10的M87、 M88)而不是P溝道MOS晶體管的情況。若輸 出Vout高速地向高電平變化，則N溝道晶體管M88的柵極通過柵極/ 漏極間電容而被提升，若超過拉下作用，則N溝道晶體管M88會因柵 極/源極間電壓增加而導通，產(chǎn)生貫通電流。貫通電流的大小依賴于構 成、轉換速率、Vout變化的電位差、輸出級M88尺寸。在以高轉換速 率驅(qū)動大電容負載的場合，會加大輸出級M87、 M88的溝道寬度尺寸， 所以柵極/漏極間電容增加，高速充電時貫通電流增加。
圖4(B)是輸出級為同一導電型(PMOS)構成的情況(圖1、圖2的實 施例)。與圖4(A)同樣，以高轉換速率驅(qū)動大電容負載，所以P溝道晶 體管M17、 M18的溝道寬度設定得充分大。在輸出Vout高速地向高電 平變化的場合，即使P溝道晶體管M18的柵極通過柵極/源極間電容而 被提升，P溝道晶體管M18也會因柵極/源極間電壓下降而關斷，所以 不產(chǎn)生貫通電流。
在輸出Vout高速地向低電平變化的場合，根據(jù)與圖4(A)同樣的原 理，會產(chǎn)生貫通電流，不過，Vout變化的電位差為同極性范圍內(nèi)，是 小的，所以貫通電流也小。
圖5是表示具備圖3所示的輸出電路的極性反轉驅(qū)動用數(shù)據(jù)驅(qū)動 器的構成的圖。圖5以塊表示數(shù)據(jù)驅(qū)動器的主要部分。
參照圖5，該數(shù)據(jù)驅(qū)動器包括鎖存地址選擇器81、鎖存器82、電 平移位器83、參照電壓發(fā)生電路30、正極及負極解碼器ll、 21、正極 放大器IOO、負極放大器200、輸出開關電路300而構成。正極放大器 100、負極放大器200、輸出開關電路300與圖3的正極放大器100、 負極放大器200、輸出開關電路300對應。
鎖存地址選擇器81基于時鐘信號CLK來決定數(shù)據(jù)鎖存器的定時。
19鎖存器82基于由鎖存地址選擇器81決定了的定時來鎖存視頻數(shù)字化
數(shù)據(jù)，按照STB信號(選通信號)， 一齊通過電平移位器83向解碼器(正 極解碼器ll、負極解碼器21)輸出數(shù)據(jù)。鎖存地址選擇器81及鎖存器 82是邏輯電路， 一般以低電壓(0V 3.3V)構成。
參照電壓發(fā)生電路30具備正極參照電壓發(fā)生電路12及負極參照 電壓發(fā)生電路22。正極解碼器11得到正極參照電壓發(fā)生電路12的參 照電壓，選擇與輸入了的數(shù)據(jù)對應的參照電壓，將其作為正極參照電 壓Vp而輸出。負極解碼器21得到負極參照電壓發(fā)生電路22的參照電 壓，選擇與輸入了的數(shù)據(jù)對應的參照電壓，將其作為負極參照電壓Vn 而輸出。正極及負極放大器100、 200分別輸入從正極解碼器11及負 極解碼器21分別輸出的參照電壓Vp、 Vn，對其進行運算放大，向輸 出開關電路300供給輸出電壓。輸出開關電路300設置在偶數(shù)個驅(qū)動 器輸出端子P1、P2，…，Ps的每2個端子上，把正極及負極放大器100、 200的輸出電壓按照控制信號Sl、 S2向上述2個端子切換輸出。
圖5的數(shù)據(jù)驅(qū)動器具備圖1至圖3中說明了的特征及效果，能實 現(xiàn)低消耗功率、省面積化(低成本化)。如果使用圖5的數(shù)據(jù)驅(qū)動器作為 圖6的液晶顯示裝置的數(shù)據(jù)驅(qū)動器980就能實現(xiàn)液晶顯示裝置的低消 耗功率、低成本化。
可以在本發(fā)明的所有披露(包括權利要求)的范圍內(nèi)，進一步基于其 基本技術思想，進行實施方式乃至實施例的變更/調(diào)整。還有，可以在 本發(fā)明的權利要求的范圍內(nèi)進行各種披露要素的多種多樣的組合乃至 選擇。即，本發(fā)明當然包括根據(jù)包括權利要求的所有披露、技術思想，
本領域技術人員所能做的各種變形、修正。
權利要求
1. 一種差動放大器，其特征在于，具備差動輸入信號的差動對；連接在第1電源端子和上述差動對之間，向上述差動對供給電流的電流源；按照上述差動對的輸出電流，輸出第1及第2電壓信號的電流電壓變換電路；以串聯(lián)方式連接在上述第1電源端子和第2電源端子之間，在控制端子上分別接受上述第1及第2電壓信號的第1及第2導電型的第1及第2晶體管；連接在上述第2電源端子和輸出端子之間，在控制端子上接受上述第1電壓信號的第1導電型的第3晶體管；以及連接在上述輸出端子和上述第1電源端子之間，控制端子與上述第1及第2晶體管的連接點連接的第1導電型的第4晶體管。
2. 根據(jù)權利要求l所述的差動放大器，其特征在于， 上述電流電壓變換電路具備連接在上述差動對的輸出對和上述第2電源端子之間的負載電路； 連接在上述第2電源端子，和上述差動對的一個輸出、上述第1晶體管的控制端子、上述第3晶體管的控制端子的共連點之間的第2電流源；連接在上述第1電源端子和上述第2晶體管的控制端子之間的第3 電流源；以及并聯(lián)連接在上述第1晶體管的控制端子和上述第2晶體管的控制 端子之間，在各自的控制端子上接受給定的偏壓電壓的第1及第2極 性的第5及第6晶體管，上述第1電壓信號是上述第1晶體管的控制端子和上述第2電流 源的連接點的電壓信號，上述第2電壓信號是上述第2晶體管的控制端子和上述第3電流源的連接點的電壓信號。
3. 根據(jù)權利要求1或2所述的差動放大器，其特征在于，從上述電流電壓變換電路輸出的上述第1及第2電壓信號的電位 在上述第1電源端子的電位和上述第2電源端子的電位之間向同一方 向變化。
4. 一種差動放大器，其特征在于，具備第1端子共連，在控制端子上各自輸入信號而構成差動對的第1 及第2晶體管；一端與第1電源端子連接，另一端與上述差動對的共連的上述第1 端子連接的第1電流源；連接在上述第1及第2晶體管的第2端子和第2電源端子間，構 成電流鏡的第3及第4晶體管；一端與上述第2電源端子連接的第2電流源；一端與上述第1電源端子連接的第3電流源；一方的第1端子及另一方的第2端子與上述第2電流源的另一端 共連， 一方的第2端子及另一方的第1端子與上述第3電流源的另一端共連的第5及第6晶體管；第1端子與上述第2電源端子連接的第7晶體管；第1端子與上述第1電源端子連接，第2端子與上述第7晶體管的第2端子連接的第8晶體管，連接在上述第2電源端子和輸出端子間的第9晶體管；以及 連接在上述輸出端子和上述第1電源端子間的第10晶體管， 上述第5及第6晶體管在控制端子上各自接受給定的偏壓電壓， 上述第7晶體管的控制端子與上述第1晶體管和上述第3晶體管的連接點、上述第2電流源的另一端和上述第5及第6晶體管的連接點、上述第9晶體管的控制端子的共連點連接，上述第8晶體管的控制端子與上述第3電流源的另一端、上述第5及第6晶體管的連接點連接，上述第10晶體管的控制端子與上述第7及第8晶體管的連接點連接，上述第1及第2晶體管、上述第6晶體管、上述第8晶體管為第2 導電型，上述第3及第4晶體管、上述第5晶體管、上述第7晶體管、 上述第9及第10晶體管為第1導電型。
5. —種包括權利要求1 4中任意一項所述的差動放大器的顯示 裝置的數(shù)據(jù)驅(qū)動器。
6. —種數(shù)據(jù)驅(qū)動器，其特征在于，具備 分別接受正極及負極的信號的第l及第2緩沖放大器；以及 分別接受上述第l及第2緩沖放大器的第l及第2輸出，基于切換控制信號，按把上述第1及第2輸出與第1數(shù)據(jù)線及第2數(shù)據(jù)線分 別連接，或者，把上述第1及第2輸出與上述第2數(shù)據(jù)線及上述第1 數(shù)據(jù)線分別連接的方式進行切換的輸出開關電路，進行以N水平期間為單位的極性反轉驅(qū)動，此處，N為2以上的 整數(shù)，上述第1及第2緩沖放大器具備權利要求1 3中任意一項所述的 差動放大器，構成上述第1緩沖放大器的差動放大器中的上述第1及第2導電 型分別為P型及N型，構成上述第2緩沖放大器的差動放大器中的上述第1及第2導電 型分別為N型和P型，構成上述第2緩沖放大器的差動放大器中的上 述第1及第2電源端子與構成上述第1緩沖放大器的差動放大器中的 上述第2及第1電源端子分別對應。
7. —種包括權利要求5或6所述的數(shù)據(jù)驅(qū)動器的顯示裝置。
全文摘要
一種差動放大器、數(shù)據(jù)驅(qū)動器及顯示裝置，即使在nH反轉驅(qū)動下，也能抑制貫通電流，以低消耗功率實現(xiàn)高速動作。其具備差動輸入信號的差動對(M11、M12)；驅(qū)動上述差動對的電流源(M10)；接受上述差動對的輸出電流，輸出第1及第2電壓信號的電流電壓變換電路(20)；在控制端子上分別輸入上述第1及第2電壓信號(Vf1、Vf2)的彼此導電型不同的第1及第2晶體管(M15、M16)；在控制端子上接受上述第1電壓信號(Vf1)的第3晶體管(M17)；以及與上述第3晶體管(M17)同一導電型的第4晶體管(M18)。
文檔編號H03F3/45GK101534100SQ20091012743
公開日2009年9月16日 申請日期2009年3月11日 優(yōu)先權日2008年3月11日
發(fā)明者弘 土 申請人:恩益禧電子股份有限公司