專利名稱：開關(guān)電路及半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在移動通信機等中進(jìn)行信號切換開關(guān)電路及半導(dǎo)體裝置。
背景技術(shù)：
近年來，在以手機為代表的移動通信系統(tǒng)中，對利用了場效應(yīng)晶體管 (FET)的高性能高頻開關(guān)的期望越來越大。但是，利用了 FET的高頻開關(guān) 具有輸入大功率時高頻特性惡化的短處，為了改善該短處，利用使多個FET 串聯(lián)的方法。還提案過這樣的技術(shù)，為了縮小半導(dǎo)體芯片尺寸進(jìn)行低成本 化，利用漏電極和源電極之間具有多個柵電極的多柵極FET，來代替使多 個FET串聯(lián)。
下面，參照附圖，說明現(xiàn)有的利用了多柵極FET的高頻開關(guān)電路的高 頻特性的改善方法(參照專利文獻(xiàn)l)。
圖17顯示由現(xiàn)有例的雙柵極FET構(gòu)成的開關(guān)電路在半導(dǎo)體襯底上的平 面布置，圖18 (a)和圖18 (b)分別顯示沿圖17中的XVIIIa—XVIIIa 線和XVIIIb — XVIIIb線的剖面結(jié)構(gòu)。
如圖17所示，在形成在半導(dǎo)體襯底2上的活性層3上留著間隔形成有 2個歐姆電極，即歐姆電極4A和歐姆電極4B。在歐姆電極4A和歐姆電極 4B之間形成有是肖脫基電極的2個柵極，即柵極5A和柵極5B，柵極5A 和柵極5B分別與柵極墊6連接。活性層3中的柵極5A和柵極5B之間的區(qū) 域，即柵極間區(qū)域3A，通過連接用圖案7與歐姆電極4A連接。
接著，說明現(xiàn)有例的開關(guān)電路的工作情況。例如，設(shè)FET成為導(dǎo)通狀態(tài)的高電平電壓為與電源電壓相等的3V，設(shè)成為截止?fàn)顟B(tài)的低電平電壓為
與接地電壓相等的0V。若在歐姆電極4A和歐姆電極4B上施加3V的電壓， 通過柵極墊6在柵極5A和柵極5B上施加0V的電壓，如圖18 (a)所示， 因為耗盡層8a在活性層3中的柵極5A和柵極5B下側(cè)區(qū)域變寬，所以溝道 便關(guān)閉，F(xiàn)ET成為截止?fàn)顟B(tài)。
在圖17所示的開關(guān)電路中，通過連接用圖案7，柵極5A和柵極5B之 間的柵極間區(qū)域3A的直流電位與歐姆電極4A的直流電位大致相等。因此， 柵極5A和柵極5B成為被施加了反向偏壓的狀態(tài)。正因為如此，與無連接 用圖案7的情況相比，耗盡層8a容易變寬，從耗盡層電容Clla到耗盡層 電容C14a都相等。結(jié)果是，歐姆電極4A和歐姆電極4B之間的高頻信號的 絕緣性提高。
專利文獻(xiàn)1日本公開專利公報特開2000 — 183362號公報。 然而，F(xiàn)ET工作時實際加在歐姆電極上的電壓與電源電壓不一樣，而 是電源電壓的約90%的電壓，因為受到壓下的影響。柵極間區(qū)域3A的電 阻值與歐姆電極4A相比高幾十倍左右，從而在離連接用圖案7遠(yuǎn)的XVIIIb 一XVIIIb線上的位置上，在處于截止?fàn)顟B(tài)的FET的柵極上未充分地施加反 向偏壓，如圖18 (b)所示，耗盡層8b不完整。于是，耗盡層電容Cllb 和耗盡層電容C14b與耗盡層電容C12b和耗盡層電容C13b相比更小，結(jié)果 是，發(fā)生高頻信號的絕緣性不充分的問題。
也有這樣的問題，在柵極下側(cè)區(qū)域中的耗盡層擴展得不充分的情況下， 輸入較低的信號，高頻開關(guān)電路也不能保持截止?fàn)顟B(tài)了，由此發(fā)生的波形 失真使諧波失真惡化。
也有這樣的問題，在在歐姆電極上直接施加偏壓，使歐姆電極的電位 固定為電源電壓的情況下，在在柵極上施加接地電壓的截止?fàn)顟B(tài)中，柵極 的反向偏壓充分，但是在在柵極上施加電源電壓的情況下，因為柵極和與 源極之間的電位差為OV，所以不能得到充分的正向電壓。因此導(dǎo)通狀態(tài)中 的插入損耗很大
發(fā)明內(nèi)容
本發(fā)明正是為解決這些問題而研究開發(fā)出來的。其目的在于在利用 多柵極FET的情況下，也能夠防止高頻信號的絕緣性惡化、諧波失真特性 惡化，實現(xiàn)導(dǎo)通狀態(tài)中的插入損耗小的開關(guān)電路。
為了達(dá)成所述目的，本發(fā)明的具有多柵極場效應(yīng)晶體管的高頻開關(guān)電 路的結(jié)構(gòu)如下在多柵極場效應(yīng)晶體管的半導(dǎo)體層中的柵極間的區(qū)域施加 與在柵極上施加的電壓不同高低的偏壓。
具體說，第一高頻開關(guān)電路以具有輸出入高頻信號的多個輸出入端和 接通、切斷輸出入端間的電連接的開關(guān)部的高頻開關(guān)電路為對象，開關(guān)部 由在互相留著間隔設(shè)在半導(dǎo)體層上的源極和漏極之間設(shè)有多個柵極的多柵 極場效應(yīng)晶體管構(gòu)成，偏壓施加在半導(dǎo)體層中的各柵極間的區(qū)域即柵極間 區(qū)域，在多柵極場效應(yīng)晶體管處于導(dǎo)通狀態(tài)的情況下，偏壓低于等于使多 柵極場效應(yīng)晶體管成為導(dǎo)通狀態(tài)的高電平電壓的90%，在處于截止?fàn)顟B(tài)的
情況下，高于等于高電平電壓的80%且低于等于高電平電壓。
根據(jù)第一高頻開關(guān)電路，在多柵極場效應(yīng)晶體管處于截止?fàn)顟B(tài)的情況
下，因為高于等于使多柵極場效應(yīng)晶體管成為導(dǎo)通狀態(tài)的高電平電壓的80
%且低于等于電源電壓的偏壓施加在構(gòu)成高頻開關(guān)電路的多柵極場效應(yīng)晶 體管的柵極間區(qū)域，所以各柵極上的反向偏壓足夠高。因此，耗盡層充分 地擴展在半導(dǎo)體層中的各柵極下側(cè)區(qū)域，從而能使柵極和漏極之間及柵極 和源極之間的寄生電容變得十分小且均勻。結(jié)果是，能夠?qū)崿F(xiàn)具有出色的 絕緣性和諧波失真特性的高頻開關(guān)電路。在處于導(dǎo)通狀態(tài)的情況下，因為
在晶體管的柵極間區(qū)域施加的電壓低于等于高電平電壓的90%，所以能充 分地確保柵極和柵極間區(qū)域的電位差。因此能在柵極上施加正向偏壓，使 正向電阻變小。
最好是這樣的，第一高頻開關(guān)電路多個輸出入端為第一輸出入端、第 二輸出入端及第三輸出入端，是在所述第一輸出入端與所述第二輸出入端 之間連接了第一多柵極場效應(yīng)晶體管、在所述第一輸出入端與所述第三輸 出入端之間連接了第二多柵極場效應(yīng)晶體管的2輸入1輸出型高頻開關(guān)電 路，還具有與所述第一多柵極場效應(yīng)晶體管的各柵極、所述第二多柵極場 效應(yīng)晶體管的柵極間區(qū)域連接的控制布線。
6使其為這樣的構(gòu)成，就能在柵極間區(qū)域確實地施加偏壓。 也可以在控制布線和柵極間區(qū)域之間，還具有陰極與柵極間區(qū)域連接 的二極管。
使其為這樣的構(gòu)成，就能使流到各柵極中的正向電流減少，從而能夠 實現(xiàn)功耗小的高性能高頻開關(guān)電路。
也可以是這樣的，多個輸出入端為第一輸出入端、第二輸出入端及第 三輸出入端，是在所述第一輸出入端與所述第二輸出入端之間連接了第一 多柵極場效應(yīng)晶體管、在所述第一輸出入端與所述第三輸出入端之間連接 了第二多柵極場效應(yīng)晶體管的2輸入1輸出型高頻開關(guān)電路，所述第一多 柵極場效應(yīng)晶體管和所述第二多柵極場效應(yīng)晶體管的柵極間區(qū)域互相連 接。這樣，就能用簡單的結(jié)構(gòu)實現(xiàn)高性能高頻開關(guān)電路。
本發(fā)明所涉及的第二高頻開關(guān)電路以具有輸出入高頻信號的多個輸出 入端和接通、切斷輸出入端間的電連接的開關(guān)部的高頻開關(guān)電路為對象， 開關(guān)部由在互相留著間隔設(shè)在半導(dǎo)體層上的源極和漏極之間設(shè)有多個柵極 的多柵極場效應(yīng)晶體管構(gòu)成，多柵極場效應(yīng)晶體管，施加偏壓的偏壓用柵 極設(shè)在各柵極間。
根據(jù)本發(fā)明的第二高頻開關(guān)電路，在構(gòu)成高頻開關(guān)電路的多柵極場效 應(yīng)晶體管的各柵極間設(shè)有對半導(dǎo)體層施加偏壓的偏壓用柵極，能在偏壓用 柵極上施加偏壓，在各柵極上施加十分高的反向偏壓。因此，能使耗盡層 充分地擴展在半導(dǎo)體層中的柵極下側(cè)區(qū)域，從而能使柵極和漏極之間及柵 極和源極之間的寄生電容變得十分小且均勻。結(jié)果是，能夠?qū)崿F(xiàn)具有出色 的絕緣性和諧波失真特性的高頻開關(guān)電路。
最好是這樣的，在第二高頻開關(guān)電路中，高于等于使多柵極場效應(yīng)晶 體管成為導(dǎo)通狀態(tài)的高電平電壓的80%且低于等于高電平電壓的電壓施 加在偏壓用柵極上。這樣就能在高頻開關(guān)電路處于截止?fàn)顟B(tài)的情況下，在 各柵極上確實地施加反向偏壓，從而能夠提高絕緣性。
最好是這樣的，在第二高頻開關(guān)電路中，高于等于使多柵極場效應(yīng)晶
體管成為導(dǎo)通狀態(tài)的高電平電壓的80%且低于等于90%的電壓，施加在偏
壓用柵極上。使其為這樣的構(gòu)成，在高頻開關(guān)電路處于切斷狀態(tài)的情況下，就能提高絕緣性，在處于接通狀態(tài)的情況下，就能與施加高電平電壓的情 況相比減少正向電阻。
最好是這樣的，在本發(fā)明的第二高頻開關(guān)電路中，多個輸出入端為第 一輸出入端、第二輸出入端及第三輸出入端，是在所述第一輸出入端與所 述第二輸出入端之間連接了第一多柵極場效應(yīng)晶體管、在所述第一輸出入 端與所述第三輸出入端之間連接了第二多柵極場效應(yīng)晶體管的2輸入1輸 出型高頻開關(guān)電路，還具有使第一多柵極場效應(yīng)晶體管和第二多柵極場效 應(yīng)晶體管的各偏壓用柵極互相連接的偏壓用布線。這樣就能在偏壓用柵極 上確實地施加偏壓。
最好是這樣的，還具有2個分流電路，該2個分流電路分別使所述第 二輸出入端和所述第三輸出入端高頻地接地，各分流電路分別連接在第二 輸出入端和接地之間及第三輸出入端和接地之間，由具有偏壓用柵極的多 柵極場效應(yīng)晶體管構(gòu)成，構(gòu)成分流電路的多柵極場效應(yīng)晶體管的偏壓用柵 極與偏壓用布線連接。使其為這樣的構(gòu)成，就能使輸出入端高頻地接地， 從而能使高頻開關(guān)電路的絕緣性進(jìn)一步提高。
最好是這樣的，與使多柵極場效應(yīng)晶體管成為導(dǎo)通狀態(tài)的高電平電壓 相等的電壓施加在偏壓用布線上。這樣，就能在處于截止?fàn)顟B(tài)的多柵極場 效應(yīng)晶體管的各柵極上確實地施加反向偏壓。
也可以是這樣的，偏壓用布線與使第一多柵極場效應(yīng)晶體管和第二多 柵極場效應(yīng)晶體管互相連接的輸出入端連接。這樣，就能不設(shè)置別的電源 電路而在偏壓用柵極上確實地施加偏壓。
最好是這樣的，偏壓用布線還具有電平移位電路，該電平移位電路產(chǎn)
生高于等于使多柵極場效應(yīng)晶體管成為導(dǎo)通狀態(tài)的高電平電壓的80%且 低于等于90%的電壓。這樣，在導(dǎo)通狀態(tài)中，就能在多柵極場效應(yīng)晶體管 的各柵極上施加正向偏壓，在截止?fàn)顟B(tài)中，就能在各柵極上施加反向偏壓。 最好是這樣的，在這種情況下，電平移位電路由其陽極與一對控制第 一多柵極場效應(yīng)晶體管和第二多柵極場效應(yīng)晶體管的各柵極的控制布線中 的各個布線連接、其陰極與偏壓用布線連接的兩個電平移位用二極管和其 一端與一對控制布線的各個布線連接、其另一端與偏壓用布線連接的2個偏壓調(diào)整用電阻構(gòu)成。
最好是這樣的，在本發(fā)明的第一高頻開關(guān)電路和第二高頻開關(guān)電路中， 高電平電壓為電源電壓。
本發(fā)明所涉及的半導(dǎo)體裝置，使本發(fā)明的高頻開關(guān)電路集成在半導(dǎo)體 襯底上。
根據(jù)本發(fā)明的半導(dǎo)體裝置，因為具有出色的絕緣性和諧波失真特性的 高頻開關(guān)電路集成在半導(dǎo)體襯底上，所以能夠?qū)崿F(xiàn)高性能且尺寸小的高頻 用半導(dǎo)體裝置。
最好是本發(fā)明的半導(dǎo)體裝置還設(shè)有放大高頻功率的高頻放大電路。使 其為這樣的構(gòu)成，因為能夠減少連接部中的損耗，所以能夠?qū)崿F(xiàn)低功耗且 尺寸小的高頻用半導(dǎo)體裝置。
一發(fā)明的效果一
根據(jù)本發(fā)明所涉及的開關(guān)電路及半導(dǎo)體裝置，能夠?qū)崿F(xiàn)在使用多柵極
FET的情況下也不發(fā)生高頻信號的絕緣性惡化和諧波失真惡化，并且接通 狀態(tài)中的插入損耗小的高頻開關(guān)電路。


圖1是顯示本發(fā)明的第一實施形態(tài)所涉及的高頻開關(guān)電路的電路圖。
圖2是顯示集成化本發(fā)明的第一實施形態(tài)所涉及的高頻開關(guān)電路的半 導(dǎo)體襯底的俯視圖。
圖3 (a)和圖3 (b)顯示集成化本發(fā)明的第一實施形態(tài)所涉及的高頻 開關(guān)電路的半導(dǎo)體襯底，圖3 (a)是沿圖2中的IIIa—IIIa線的剖面圖； 圖3 (b)是沿圖2中的nib — IIIb線的剖面圖。
圖4是顯示本發(fā)明的第一實施形態(tài)所涉及的高頻開關(guān)電路中的輸入功 率和諧波失真的關(guān)系的曲線圖。
圖5是顯示在使在本發(fā)明的第一實施形態(tài)所涉及的高頻開關(guān)電路的柵 極間區(qū)域施加的電壓變化的情況下的諧波失真和插入損耗的變化情況的曲 線圖。
圖6是顯示本發(fā)明的第一實施形態(tài)的第一變形例所涉及的高頻開關(guān)電路的電路圖。
圖7是顯示本發(fā)明的第一實施形態(tài)的第二變形例所涉及的高頻開關(guān)電 路的電路圖。
圖8是顯示本發(fā)明的第二實施形態(tài)所涉及的高頻開關(guān)電路的電路圖。 圖9是顯示集成化本發(fā)明的第二實施形態(tài)所涉及的高頻開關(guān)電路的半 導(dǎo)體襯底的俯視圖。
圖10 (a)和圖10 (b)顯示沿顯示集成化本發(fā)明的第二實施形態(tài)所涉 及的高頻開關(guān)電路的半導(dǎo)體襯底的圖9中的X—X線的剖面，圖10 (a)是 顯示一個晶體管的截止?fàn)顟B(tài)的剖面圖；圖10 (b)是顯示一個晶體管的導(dǎo) 通狀態(tài)的剖面圖。
圖11是顯示本發(fā)明的第二實施形態(tài)的第一變形例所涉及的高頻開關(guān) 電路的電路圖。
圖12是顯示本發(fā)明的第二實施形態(tài)的第二變形例所涉及的高頻開關(guān) 電路的電路圖。
圖13是顯示集成化本發(fā)明的第二實施形態(tài)的第二變形例所涉及的高
頻開關(guān)電路的半導(dǎo)體襯底的俯視圖。
圖14 (a)和圖14 (b)顯示沿顯示集成化本發(fā)明的第二實施形態(tài)的第
二變形例所涉及的高頻開關(guān)電路的半導(dǎo)體襯底的圖13中的XIV—XIV線的
剖面，圖14 (a)是顯示一個晶體管的截止?fàn)顟B(tài)的剖面圖；圖14 (b)是顯
示一個晶體管的導(dǎo)通狀態(tài)的剖面圖。
圖15是顯示本發(fā)明的第三實施形態(tài)所涉及的高頻開關(guān)電路的電路圖。 圖16是顯示本發(fā)明的第四實施形態(tài)所涉及的半導(dǎo)體裝置的方框圖。 圖17是顯示集成化現(xiàn)有例所涉及的高頻開關(guān)電路的半導(dǎo)體襯底的俯視圖。
圖18 (a)和圖18 (b)顯示集成化現(xiàn)有例所涉及的高頻開關(guān)電路的半 導(dǎo)體襯底，圖18(a)是沿圖17中的XVIIIa—XVIIIa線的剖面圖；圖18 (b)是沿圖17中的XVIIIb — XVIIIb線的剖面圖。 符號說明
12 —非摻雜層；13 —蓋層；13A—第一FET的第一柵極間蓋層；13B_第一FET的第二柵極間蓋層；13C —第二FET的第一柵極間蓋層；13D —第 二FET的第二柵極間蓋層；18 —耗盡層；31 —第一FET的源極；32 —第二 FET的源極；41一第一FET的漏極；42_第二 FET的漏極；50A —第一金屬 布線；50B—第二金屬布線；51A —第一 FET的第一柵極；51B —第一 FET 的第二柵極；51C—第一FET的第三柵極；52A —第二 FET的第一柵極；52B 一第二FET的第二柵極；52C —第二FET的第三柵極；53A —第三FET的第 一柵極；53B —第三FET的第二柵極；53C —第三FET的第三柵極；54A —第 四FET的第一柵極；54B —第四FET的第二柵極；54C —第四FET的第三柵 極；61A —第一 FET的第一偏壓用柵極；61B —第一 FET的第二偏壓用柵極； 62A —第二 FET的第一偏壓用柵極；62B —第二 FET的第二偏壓用柵極；63A 一第三FET的第一偏壓用柵極；63B —第三FET的第二偏壓用柵極；64A— 第四FET的第一偏壓用柵極；64B —第四FET的第二偏壓用柵極；IOI —第 一FET; 102 —第二FET; 103 —第三FET; 104 —第四FET; 131 —電平移位
電路；141—二極管；151 —電平移位用二極管；152_電平移位用二極管； 161 —分流電路；162 —分流電路；201_電阻；202—電阻；203—電阻；204 一偏壓調(diào)整用電阻；205 —偏壓調(diào)整用電阻；401A—第一FET的柵極間區(qū)域； 401B—第一 FET的柵極間區(qū)域；402A —第二 FET的柵極間區(qū)域；402B —第 二FET的柵極間區(qū)域；501 —第一輸出入端；502 —第二輸出入端；503 —第 三輸出入端；601 —第一控制端；602 —第二控制端；603 —偏壓用終端；701 一第一控制布線；702 —第二控制布線；703 —偏壓用布線；801 —電容器； 1001 —高頻開關(guān)電路；1002 —高頻放大電路；1003 —匹配電路；1004 —半 導(dǎo)體裝置；1014 —天線端；1015 —輸入端；1016 —輸出端；1017_第一控 制端；1018 —第二控制端；Cla—耗盡層電容；Clb —耗盡層電容；C2a—耗 盡層電容；C2b —耗盡層電容；C3a—耗盡層電容；C3b —耗盡層電容；C4a —耗盡層電容；C4b —耗盡層電容；C5a—耗盡層電容；C5b —耗盡層龜容； C6a—耗盡層電容；C6b —耗盡層電容。
具體實施例方式
(第一實施形態(tài))參照

本發(fā)明所涉及的第一實施形態(tài)。圖l顯示本發(fā)明的第一 實施形態(tài)的高頻開關(guān)電路的等效電路。如圖1所示，設(shè)有3個柵極的多柵
極場效應(yīng)晶體管(FET)即第一 FET101連接在第一輸出入端501和第二輸 出入端502之間；與第一 FET101 —樣地設(shè)有3個柵極的多柵極FET即第二 FET102連接在第一輸出入端501和第三輸出入端503之間。由此形成了 2
輸入l輸出型高頻開關(guān)電路。
第一FETIOI的第一柵極51A、第二柵極51B及第三柵極51C，分別通 過電阻器201與第一控制布線701連接；第二FET102的第一柵極52A、第 二柵極52B及第三柵極52C，分別通過電阻器201與第二控制布線702連 接。
第一FETIOI的柵極間區(qū)域401A和柵極間區(qū)域401B，分別通過電阻器 202與第二控制布線702連接；第二 FET102的柵極間區(qū)域402A和柵極間 區(qū)域402B，分別通過電阻器202與第一控制布線701連接。第一控制布線 701和第二控制布線702，分別連接著第一控制端601和第二控制端602。
下面，說明集成化本實施形態(tài)的高頻開關(guān)電路的半導(dǎo)體裝置。圖2顯 示集成化本實施形態(tài)的高頻開關(guān)電路的半導(dǎo)體襯底的平面結(jié)構(gòu)。
如圖2所示，在半導(dǎo)體襯底90上形成有第一輸出入端501、第二輸出 入端502及第三輸出入端503。在半導(dǎo)體襯底90中的第一輸出入端501和 第二輸出入端502之間的區(qū)域形成有呈平面長方形的第一活性層21;在第 一輸出入端501和第三輸出入端503之間的區(qū)域形成有呈平面長方形的第 二活性層22。
在第一活性層21中長邊方向上的中央部分，等間隔地形成有第一柵極 51A到第三柵極51C，在第一活性層21中長邊方向上的兩側(cè)部分別形成有 源極31和漏極41，由此形成了第一FETIOI。同樣，在第二活性層22上形 成有第二FET102。
第一 FET101的漏極41，通過金屬布線50A與第一輸出入端501連接， 源極31通過金屬布線50B與第二輸出入端502連接；第二 FET102的漏極 42通過金屬布線50A與第一輸出入端501連接，源極32通過金屬布線50B 與第三輸出入端503連接。
12第一 FET101的第一柵極51A到第三柵極51C，分別通過電阻器201與 金屬布線即第一控制布線701連接；第二 FET102的柵極間區(qū)域402A和柵 極間區(qū)域402B，分別通過電阻器202與第一控制布線701連接。第一控制 布線701與第一控制端601連接。
同樣，第二 FET102的第一柵極52A到第三柵極52C和第一 FET101的 柵極間區(qū)域401A、柵極間區(qū)域401B，分別連接著第二控制布線702，第二 控制布線702與第二控制端602連接。
圖3 (a)和圖3 (b)顯示沿圖2中的IIIa—IIIa線和Illb —IIIb 線的剖面圖。如圖3所示，第二FET102有如下結(jié)構(gòu)在半導(dǎo)體襯底90上 依次層疊緩沖層14、活性層22及非摻雜層12，在非摻雜層12上形成有蓋 層13。在蓋層13中，等間隔地形成有使非摻雜層12露出的開口部，在各 開口部分別形成有肖脫基電極即第一柵極52A到第三柵極52C。
接著，說明在把向第二輸出入端502輸入的高頻信號從第一輸出入端 501輸出來的情況下的本實施形態(tài)中的高頻開關(guān)電路的工作情況。補充說 明一下，在本實施形態(tài)中，在使第一FET101和第二FET102成為導(dǎo)通狀態(tài) 的情況下，在各柵極上施加的高電平電壓為與電源電壓相等的3V;在成為 截止?fàn)顟B(tài)的情況下，在各柵極上施加的低電平電壓為與接地電壓相等的 0V。
在把向第二輸出入端502輸入的高頻信號從第一輸出入端501輸出來 的情況下，在第一控制端601上施加3V;在第二控制端602上施加0V。由 此，因為3V的電壓施加在第一 FET101的第一柵極51A到第三柵極51C上， 所以第一 FET101成為導(dǎo)通狀態(tài)；因為0V的電壓施加在第二 FET102的第一 柵極52A到第三柵極52C上，所以第二 FET102成為截止?fàn)顟B(tài)。
因為0V的電壓施加在處于導(dǎo)通狀態(tài)的第一 FET101的柵極間區(qū)域401A 和柵極間區(qū)域401B，所以施加在第一 FET101的第一柵極51A到第三柵極 51C上的正向偏壓足夠高。因此正向電阻變小，能夠減少插入損耗。
因為3V的電壓施加在處于截止?fàn)顟B(tài)的第二 FET102的柵極間區(qū)域402A 和柵極間區(qū)域402B，所以施加在第二 FET102的第一柵極52A到第三柵極 52C上的反向偏壓足夠高。因此，如圖3 (a)和圖3 (b)所示，耗盡層18a充分地形成在活性層22中的第二 FET102的第一柵極52A到第三柵極52C 下側(cè)的整個區(qū)域。因而耗盡層電容Cla到耗盡層電容C6a、耗盡層電容Clb 到耗盡層電容C6b的電容大致相等，所以施加在處于截止?fàn)顟B(tài)的第二 FET102的高頻電壓被更均勻地分到耗盡層電容上。于是，能使第一輸出入 端501和第三輸出入端503之間的絕緣性和諧波失真特性提高。
圖4是顯示輸入功率和諧波失真的關(guān)系的圖。在圖4中，橫軸表示輸 入功率值(dBm)，縱軸表示諧波失真(dBm)。如圖4所示，與用虛線表示 的現(xiàn)有高頻開關(guān)的情況相比，在用實線表示的本實施形態(tài)的高頻開關(guān)的情 況下，達(dá)成一般的諧波失真的規(guī)格值一30dBm的輸入功率值改善了約2dBm。
圖5顯示在使施加在柵極間區(qū)域的偏壓變化的情況下的諧波失真的變 化情況和插入損耗的變化情況。在圖5中，橫軸表示施加在處于截止?fàn)顟B(tài) 的FET的柵極間區(qū)域的偏壓和施加在處于導(dǎo)通狀態(tài)的柵極上的高電平電壓 之比(。％ )，左邊的縱軸表示諧波失真(dBm)，右邊的縱軸表示插入損耗(dB)。 在圖5中，隨著偏壓變低，用實線表示的諧波失真惡化，而在低于高電平 電壓的80%的情況下，不能滿足一般的規(guī)格值即一30dBm。這是因為偏壓 太低，反向偏壓不足，耗盡層不充分地變寬之故。
用虛線表示的插入損耗，偏壓一高于高電平電壓的90%就惡化得很劇 烈，超過一般的規(guī)格值即一0.5dB。這是因為偏壓太高，正向偏壓施加得不 充分之故。
于是，為了使在處于截止?fàn)顟B(tài)的FET的各柵極上施加充分的反向偏壓， 提高絕緣性，同時在處于導(dǎo)通狀態(tài)的FET的各柵極上施加正向偏壓，使插 入損耗變小，最好是這樣的，在FET處于截止?fàn)顟B(tài)的情況下，施加高于等 于高電平電壓的80%的電壓；在FET處于導(dǎo)通狀態(tài)的情況下，施加低于等 于高電平電壓的90%的電壓。
根據(jù)本實施形態(tài)的高頻開關(guān)電路，在FET處于截止?fàn)顟B(tài)的情況下，高 電平電壓施加在柵極間區(qū)域；在FET處于導(dǎo)通狀態(tài)的情況下，低電平電壓 施加在柵極間區(qū)域。因此，因為施加在處于截止?fàn)顟B(tài)的FET的各柵極上的 反向偏壓既充分又均勻，能使絕緣性和諧波失真特性提高。因為正向偏壓 施加在處于導(dǎo)通狀態(tài)的FET的各柵極上，所以能使插入損耗變小，從整個高頻開關(guān)電路來看，能在輸入大功率信號的情況下使諧波失真特性提高。 (第一實施形態(tài)的第一變形例) 下面，參照

本發(fā)明所涉及的第一實施形態(tài)的第一變形例。圖 6顯示本變形例的高頻開關(guān)電路的等效電路。補充說明一下，在圖6中， 用同一個符號表示與圖l相同的結(jié)構(gòu)因素，來省略說明。
如圖6所示，在本變形例的高頻開關(guān)電路中，第一FET101的柵極間區(qū) 域401A和柵極間區(qū)域401B分別連接著二極管141的各陰極，二極管141 的各陽極，通過電阻器202與第二控制布線702連接；同樣，第二FET102 的柵極間區(qū)域402A和柵極間區(qū)域402B分別連接著二極管141的各陰極， 二極管141的各陽極，分別通過電阻器202與第一控制布線701連接。
在本變形例中，例如在在第二控制端602上施加0V的電壓的情況下， 因為柵極間區(qū)域401A和柵極間區(qū)域401B與二極管141的陰極連接，所以 能夠減少第一 FET101中的第一柵極51A到第三柵極51C的正向電流。
因此，在本變形例中，不僅減少諧波失真、提高絕緣性，也能實現(xiàn)功 耗的下降。
(第一實施形態(tài)的第二變形例)
下面，參照圖7說明本發(fā)明所涉及的第一實施形態(tài)的第二變形例。圖 7顯示本變形例的高頻開關(guān)電路的等效電路。補充說明一下，在圖7中， 用同一個符號表示與圖l相同的結(jié)構(gòu)因素，來省略說明。
如圖7所示，在本變形例的高頻開關(guān)電路中，第一FETIOI的柵極間區(qū) 域401A和柵極間區(qū)域401B,分別通過電阻器202與第二 FET102的柵極間 區(qū)域402A和柵極間區(qū)域402B連接。
根據(jù)本變形例的高頻開關(guān)電路，例如在把向第二輸出入端502輸入的 高頻信號從第一輸出入端501輸出來的情況下，若第一FET101為導(dǎo)通狀態(tài)， 第二 FET102為截止?fàn)顟B(tài)，第一 FET101的柵極間區(qū)域401A和柵極間區(qū)域 401B的電位便靠施加的高頻信號上升。因此，通過電阻與第一 FET101的 柵極間區(qū)域401A、柵極間區(qū)域401B連接的第二FET102的柵極間區(qū)域402A、 柵極間區(qū)域402B的電位也上升。結(jié)果是，因為第二 FET102的第一柵極52A 到第三柵極52C被逆向電壓，所以能夠?qū)崿F(xiàn)諧波失真的減少和絕緣性的提高。因為能把電路結(jié)構(gòu)弄簡單一些，所以還能夠減少芯片尺寸。 (第二實施形態(tài))
參照附圖，說明本發(fā)明所涉及的第二實施形態(tài)。圖8顯示本發(fā)明的第
二實施形態(tài)的高頻開關(guān)電路的等效電路。如圖8所示，設(shè)有3個柵極和2 個偏壓用柵極的第一 FET101連接在第一輸出入端501和第二輸出入端502 之間；與第一 FET101 —樣，設(shè)有3個柵極和2個偏壓用柵極的第二 FET102 連接在第一輸出入端501和第三輸出入端503之間。由此形成了 2輸入1 輸出型高頻開關(guān)電路。
第一FET101的第一柵極51A、第二柵極51B及第三柵極51C，分別通 過電阻器201與第一控制布線701連接，第一控制布線701與控制端601 連接；同樣，第二 FET102的第一柵極52A、第二柵極52B及第三柵極52C， 分別通過電阻器201與第二控制布線702連接，第二控制布線702與控制 端602連接。
第一 FET101的第一偏壓用柵極61A、第二偏壓用柵極61B和第二 FET102的第一偏壓用柵極62A、第二偏壓用柵極62B，分別通過電阻器202 與偏壓用布線703連接，偏壓用布線703與偏壓用終端603連接。
接著，說明集成化本實施形態(tài)的高頻開關(guān)電路的半導(dǎo)體裝置。圖9顯 示集成化本實施形態(tài)的高頻開關(guān)電路的半導(dǎo)體襯底的平面結(jié)構(gòu)。
如圖9所示，在半導(dǎo)體襯底90上形成有第一輸出入端501到第三輸出 入端503、第一控制端601、第二控制端602以及偏壓用終端603。在半導(dǎo) 體襯底90中的第一輸出入端501和第二輸出入端502之間的區(qū)域形成有呈 平面長方形的第一活性層21;在第一輸出入端501和第三輸出入端503之 間的區(qū)域形成有呈平面長方形的第二活性層22。
在第一活性層21中長邊方向上的中央部分，等間隔地形成有第一柵極 51A到第三柵極51C，在第一活性層21中長邊方向上的兩側(cè)部分別形成有 源極31和漏極41。在第一柵極51A、第二柵極51B之間和第二柵極51B、 第三柵極51C之間，分別形成有第一偏壓用柵極61A和第二偏壓用柵極 61B，從而形成了第一FET101。同樣，在第二活性層22上形成了第二FET102。
第一 FET101的漏極41，通過金屬布線50A與第一輸出入端501連接，源極31通過金屬布線50B與第二輸出入端502連接；第二 FET102的漏極 42，通過金屬布線50A與第一輸出入端501連接，源極32通過金屬布線 50B與第三輸出入端503連接。
第一 FET101的第一柵極51A到第三柵極51C，分別通過電阻器201與 金屬布線即第一控制布線701連接，第一控制布線701與第一控制端601 連接。
同樣，第二 FET102的第一柵極52A到第三柵極52C，分別通過電阻器 201與第二控制布線702連接，第二控制布線702與第二控制端602連接。
第一 FET101的第一偏壓用柵極61A、第二偏壓用柵極61B和第二 FET102的第一偏壓用柵極62A、第二偏壓用柵極62B，分別通過電阻器202 與偏壓用布線703連接，偏壓用布線703與偏壓用終端603連接。
接著，說明本實施形態(tài)的高頻開關(guān)電路的工作情況。圖10 (a)和圖 10 (b)顯示沿圖9中的X — X線的剖面情況，分別顯示第二 FET102處于截 止?fàn)顟B(tài)的情況和處于導(dǎo)通狀態(tài)的情況。補充說明一下，在本實施形態(tài)中， 在使第一 FET101和第二 FET102成為導(dǎo)通狀態(tài)的情況下，在各柵極上施加 的高電平電壓為與電源電壓相等的3V;在成為截止?fàn)顟B(tài)的情況下，在各柵 極上施加的低電平電壓為與接地電壓相等的0V。
在把向第二輸出入端502輸入的信號從第一輸出入端501輸出來的情 況下，在第一控制端601上施加3V，在第二控制端602上施加0V。這樣， 因為3V的電壓施加在第一 FET101的第一柵極51A到第三柵極51C上，所 以第一 FET101就成為導(dǎo)通狀態(tài)；因為0V的電壓施加在第二 FET102的第一 柵極52A到第三柵極52C上，所以第二 FET102就成為截止?fàn)顟B(tài)。
在這種情況下，若在偏壓用終端603上施加3V的電壓，正向偏壓便施 加在處于截止?fàn)顟B(tài)的第二FET102的第一偏壓用柵極62A和第二偏壓用柵極 62B上，正向電流流動。由此，因為反向偏壓施加在第二FET102的第一柵 極52A到第三柵極52C上，所以在第二活性層22中的第一柵極52A到第三 柵極52C下側(cè)區(qū)域形成有充分的耗盡層18，如圖IO (a)所示。結(jié)果是， 因為耗盡層電容C1到耗盡層電容C6都一樣大，施加在FET102的高頻電壓 被均勻地分到各柵極上，所以與現(xiàn)有多柵極FET相比，輸入大功率也能夠保持出色的絕緣性和低失真性。
在在第一控制端601上施加0V，在第二控制端602上施加3V，使第二 FET102成為導(dǎo)通狀態(tài)的情況下，因為3V施加在第一柵極52A到第三柵極 52C、第一偏壓用柵極62A以及第二偏壓用柵極62B，所以能夠?qū)崿F(xiàn)一般的 導(dǎo)通狀態(tài)，如圖10 (b)所示。
補充說明一下，在本實施形態(tài)中說明的是在偏壓用終端603上施加高 電平電壓即3V的情況，若施加高于等于高電平電壓的80%的電壓，便能 在各柵極上施加反向偏壓，得到同樣的效果。 (第二實施形態(tài)的第一變形例)
下面，參照

本發(fā)明所涉及的第二實施形態(tài)的第一變形例。圖 ll顯示本變形例的高頻開關(guān)電路的等效電路。補充說明一下，在圖.11中， 用同一個符號表示與圖8相同的結(jié)構(gòu)因素，來省略說明。
如圖11所示，在本變形例中，偏壓用布線703通過電阻器203與第 一輸出入端501連接。
在第一 FET101和第二 FET102互相連接的2輸入1輸出型高頻開關(guān)電 路中，第一 FET101和第二 FET102所連接的節(jié)點即輸出入端501上的直流 電壓，與施加在第一控制端601和第二控制端602上的電壓中的高電壓大 致相等。在高頻開關(guān)電路在工作的情況下，第一FETIOI、第二FET102中 之一方一定處于導(dǎo)通狀態(tài)。因此，3V的電壓一定施加在第一控制端601、 第二控制端602中之一方，所以第一輸出入端501中的直流電壓總是與3V 大致相等。
于是，與高電平電壓即3V大致相等的電壓總是施加在與第一輸出入端 501連接的如下地方第一FETIOI的第一偏壓用柵極61A、第二偏壓用柵 極61B和第二 FET102的第一偏壓用柵極62A、第二偏壓用柵極62B上。
因此，正向偏壓施加在處于截止?fàn)顟B(tài)的第二FET102的第一偏壓用柵極 62A和第二偏壓用柵極62B上，正向電流流動。因而，反向偏壓施加在第 二 FET102的第一柵極52A到第三柵極52C上，所以在第二活性層22中的 第一柵極52A到第三柵極52C下側(cè)區(qū)域形成有充分的耗盡層18。結(jié)果是， 因為耗盡層電容Cl到耗盡層電容C6都一樣大，施加在第二 FET102上的高
18頻電壓均勻地分到各柵極上，所以與現(xiàn)有多柵極FET相比，輸入大功率也 能夠保持出色的絕緣性和低失真性。
在處于導(dǎo)通狀態(tài)的第一 FET101中，因為3V的電壓施加在第一柵極51A 到第三柵極51C和第一偏壓用柵極61A、第二偏壓用柵極61B上，所以能 夠?qū)崿F(xiàn)一般的導(dǎo)通狀態(tài)。
因為這樣構(gòu)成而不需要在外部設(shè)置偏壓用電源，所以能使裝置縮小。 (第二實施形態(tài)的第二變形例)
下面，參照

本發(fā)明所涉及的第二實施形態(tài)的第二變形例。圖 12顯示本變形例的高頻開關(guān)電路的等效電路。補充說明一下，在圖12中， 用同一個符號表示與圖8相同的結(jié)構(gòu)因素，來省略說明。
如圖12所示，在本變形例中，偏壓用布線703與電平移位電路131 連接。電平移位電路131由如下構(gòu)成電平移位用二極管151、電平移位 用二極管152、偏壓調(diào)整用電阻204以及偏壓調(diào)整用電阻205。電平移位用 二極管151、電平移位用二極管152的陰極和偏壓調(diào)整用電阻204、偏壓調(diào) 整用電阻205的一端與偏壓用布線703連接。電平移位用二極管151的陽 極和偏壓調(diào)整用電阻205的另一端與第一控制布線701連接；電平移位用 二極管152的陽極和偏壓調(diào)整用電阻204的另一端與第二控制布線702連 接。
接著，說明集成化本實施形態(tài)的高頻開關(guān)電路的半導(dǎo)體裝置。圖13 顯示集成化本實施形態(tài)的高頻開關(guān)電路的半導(dǎo)體襯底的平面結(jié)構(gòu)。補充說 明一下，在圖13中，用同一個符號表示與圖9相同的結(jié)構(gòu)因素，來省略說 明。
如圖13所示，在半導(dǎo)體襯底90表面上的與偏壓用布線703相鄰的區(qū) 域形成有電平移位電路131。在電平移位電路131中形成有電平移位用二 極管151和電平移位用二極管152，電平移位用二極管151的陰極與偏壓 用布線703連接，通過偏壓調(diào)整用電阻204與第二控制布線702連接，陽 極與第一控制布線701連接。
接著，說明在把向第二輸出入端502輸入的高頻信號從第一輸出入端 501輸出來的情況下的本實施形態(tài)的高頻開關(guān)電路的工作情況。圖14 (a)和圖14(b)顯示沿圖13中的XIV—XIV線的剖面情況，分別顯示第二FET102 處于截止?fàn)顟B(tài)的情況和處于導(dǎo)通狀態(tài)的情況。
補充說明一下，在本變形例中，在把第一FETIOI和第二FET102成為 導(dǎo)通狀態(tài)的情況下，在各柵極上施加的高電平電壓為與電源電壓相等的 3V;在成為截止?fàn)顟B(tài)的情況下，在各柵極上施加的低電平電壓為與接地電 壓相等的0V。電平移位用二極管151和電平移位用二極管152的正向上升 電壓為0. 5V。
在這種情況下，若在第一控制端601上施加3V，在第二控制端602上 施加0V，使第二 FET102成為截止?fàn)顟B(tài)，0V便施加在第二 FET102的第一柵 極52A到第三柵極52C上，施加在第一控制端601上的3V和電平移位用二 極管151的正向上升電壓0. 5V之差，即2. 5V的電壓便施加在第二 FET102 的第一偏壓用柵極62A和第二偏壓用柵極62B上。
于是，因為反向偏壓施加在第二 FET102的第一柵極52A到第三柵極 52C上，所以如圖14 (a)所示，耗盡層18在第一柵極52A到第三柵極52C 下邊變寬。因此絕緣性得到改善，諧波失真也下降。
若在第一控制端601上施加0V，在第二控制端602上施加3V，使第二 FET102成為導(dǎo)通狀態(tài)，3V便施加在第二 FET102的第一柵極52A到第三柵 極52C上，施加在第二控制端602上的3V和電平移位用二極管152的正向 上升電壓0. 5V之差，即2. 5V的電壓便施加在第二 FET102的第一偏壓用柵 極62A和第二偏壓用柵極62B上。
如此，因為施加在第二 FET102的第一偏壓用柵極62A和第二偏壓用柵 極62B上的電壓與高電平電壓即3V相比更低一點，所以如圖14(b)所示， 正向偏壓施加在第二 FET102的第一柵極52A到第三柵極52C上，從而耗盡 層在第一柵極52A到第三柵極52C下側(cè)不變寬，能夠減少正向電阻。
在本變形例中，使用正向上升電壓0. 5V的二極管作為電平移位用二極 管151和電平移位用二極管152，也可以使用能在各偏壓用柵極上施加高 于等于高電平電壓的80%且低于等于90%的范圍的電壓的二極管。 (第三實施形態(tài))
下面，參照

本發(fā)明所涉及的第三實施形態(tài)。圖15顯示本實施形態(tài)的高頻開關(guān)電路的等效電路。補充說明一下，在圖15中，用同一個符 號表示與圖12相同的結(jié)構(gòu)因素，來省略說明。
如圖15所示，在本實施形態(tài)中，在第二輸出入電路502和接地之間、 第三輸出入電路503和接地之間分別設(shè)有由具有3個柵極和2個偏壓用柵 極的第三FET103構(gòu)成的分流電路161、由具有3個柵極和2個偏壓用柵極 的第四FET104構(gòu)成的分流電路162。
第三FET103的第一柵極53A到第三柵極53C,通過電阻器201與第二 控制布線702連接；第四FET104的第一柵極54A到第三柵極54C，通過電 阻器201與第一控制布線701連接。第三FET103的第一偏壓用柵極63A、 第二偏壓用柵極63B和第四FET104的第一偏壓用柵極64A、第二偏壓用柵 極64B，通過電阻器202與偏壓用布線703連接。
再說，是這樣的結(jié)構(gòu)，第三FET103、第四FET104的漏極，分別通過 電容器801接地，能使第二輸出入端502和第三輸出入端503高頻地接地。
接著，說明在把向第二輸出入端502輸入的高頻信號從第一輸出入端 501中輸出來的情況下的本實施形態(tài)的高頻開關(guān)電路的工作情況。補充說 明一下，在本實施形態(tài)中，在使第一FET101到第四FET104成為導(dǎo)通狀態(tài) 的情況下，在各柵極上施加的高電平電壓為與電源電壓相等的3V;在成為 截止?fàn)顟B(tài)的情況下，在各柵極上施加的低電平電壓為與接地電壓相等的 0V。
在把向第二輸出入端502輸入的高頻信號從第一輸出入端501中輸出 來的情況下，在第一控制端601上施加3V;在第二控制端602上施加0V。 由此，3V的電壓施加在第一 FET101的第一柵極51A到第三柵極51C、第四 FET104的第一柵極54A到第三柵極54C上；0V的電壓施加在第二 FET102 的第一柵極52A到第三柵極52C、第三FET103的第一柵極53A到第三柵極 53C上。
因為施加在第一控制端601上的3V和電平移位用二極管151的正向上 升電壓0. 5V之差，即2. 5V施加在偏壓用布線703上，所以2. 5V施加在第 一 FET101的第一偏壓用柵極61A和第二偏壓用柵極61B、第二 FET102的 第一偏壓用柵極62A和第二偏壓用柵極62B、第三FET103的第一偏壓用柵
21極63A和第二偏壓用柵極63B以及第四FET104的第一偏壓用柵極64A和第 二偏壓用柵極64B上。
因此，處于導(dǎo)通狀態(tài)的第一FETIOI和第四FET104中的插入損耗減少， 處于截止?fàn)顟B(tài)的第二 FET102和第三FET103中的絕緣性和失真性提高。
再說，因為第三輸出入端503由分流電路162高頻地接地，所以能使 第一輸出入端501和第三輸出入端503之間的絕緣性進(jìn)一步提高。.
在本實施形態(tài)中的結(jié)構(gòu)，是將第二實施形態(tài)的第二變形例中的高頻開 關(guān)電路與分流電路組合起來的，也可以是由第二實施形態(tài)、第二實施形態(tài) 的第一變形例中的高頻開關(guān)電路與分流電路組合而成的結(jié)構(gòu)。
在第一實施形態(tài)到第三實施形態(tài)及其變形例中，說明的是把向第二輸 出入端502輸入的高頻信號從第一輸出入端501輸出來的情況，在把向第 三輸出入端503輸入的高頻信號從第一輸出入端501輸出來的情況下，也 有同樣的效果。把輸入和輸出反過來的情況也一樣。再說，作為多柵極FET， 使用了具有3個柵極的FET。只要是多于等于2個柵極的多柵極FET，便能 得到同樣的效果。
(第四實施形態(tài))
下面，參照

本發(fā)明的第四實施形態(tài)。圖16顯示設(shè)有本實施形 態(tài)的高頻開關(guān)電路的半導(dǎo)體裝置的方框圖。如圖16所示，在半導(dǎo)體裝置 1004中設(shè)有第二實施形態(tài)的第二變形例的高頻開關(guān)電路1001和高頻放大 電路1002，通過匹配電路1003，將高頻開關(guān)電路1001和高頻放大電路1002 連接起來。高頻開關(guān)電路1001與天線端1014、輸出端1016、第一控制端 1017以及第二控制端1018連接，高頻放大電路1002與輸入端1015連接。 天線端1014與天線1020連接。
接著，說明本實施形態(tài)的半導(dǎo)體裝置的工作情況。發(fā)送信號的時候， 設(shè)第一控制端1017為高電平電壓；設(shè)第二控制端1018為低電平電壓。這 樣，天線端1014和輸入端1015之間就處于高頻導(dǎo)通狀態(tài)；天線端1014 和輸出端1016之間就處于高頻絕緣狀態(tài)。因此，向輸入端1015輸入的高 頻信號由高頻放大器1002放大，再通過匹配電路1003和高頻開關(guān)電路 1001從天線1020中輸出。接收信號的時候，與發(fā)送信號時相反，設(shè)第一控制端1017為低電平電
壓；設(shè)第二控制端1018為高電平電壓，向天線1020輸入的高頻信號通過 高頻開關(guān)電路1001從輸出端1015那里輸出。
這樣，絕緣性良好的本發(fā)明所涉及的高頻開關(guān)電路和匹配電路、高頻 放大電路形成在同一個半導(dǎo)體裝置內(nèi)，就能夠得到小型且信號發(fā)送電路和 信號接收電路的絕緣性良好的高頻用半導(dǎo)體裝置。因為還能減少在連接部 的損耗，所以能夠改善高頻放大器的功率效率。因此能夠?qū)崿F(xiàn)低功耗的高 頻電路。
補充說明一下，在本實施形態(tài)中，作為高頻開關(guān)電路，使用了第二實 施形態(tài)的第二變形例的高頻開關(guān)電路。使用其他實施形態(tài)及變形例的高頻 開關(guān)電路也能得到同樣的效果。
在各實施形態(tài)和變形例中提到的是，設(shè)電源電壓為高電平電壓、設(shè)接 地電壓為低電平電壓的例子。高電平電壓只要是能使FET成為導(dǎo)通狀態(tài)的 電壓即可，低電平電壓只要是能使FET成為截止?fàn)顟B(tài)的電壓即可。
一實用性一
根據(jù)本發(fā)明所涉及的開關(guān)電路及半導(dǎo)體裝置，在利用了多柵極FET的 情況下也不發(fā)生高頻信號的絕緣性惡化和諧波失真惡化，并且接通狀態(tài)中 的插入損耗小，對在移動通信機等中進(jìn)行信號切換的開關(guān)電路及半導(dǎo)體裝 置等很有用。
權(quán)利要求
1.一種高頻開關(guān)電路，包括輸出入高頻信號的多個輸出入端，和接通、切斷所述輸出入端間的電連接的開關(guān)部，所述開關(guān)部，由在互相留著間隔設(shè)在半導(dǎo)體層上的源極和漏極之間設(shè)有多個柵極的多柵極場效應(yīng)晶體管構(gòu)成，其特征在于所述多柵極場效應(yīng)晶體管，施加偏壓的偏壓用柵極設(shè)在所述各柵極間。
2. 根據(jù)權(quán)利要求l所述的高頻開關(guān)電路，其特征在于高于等于使所述多柵極場效應(yīng)晶體管成為導(dǎo)通狀態(tài)的高電平電壓的80%且低于等于所述高電平電壓的電壓，施加在所述偏壓用柵極上。
3. 根據(jù)權(quán)利要求l所述的高頻開關(guān)電路，其特征在于高于等于使所述多柵極場效應(yīng)晶體管成為導(dǎo)通狀態(tài)的高電平電壓的80%且低于等于90%的電壓，施加在所述偏壓用柵極上。
4. 根據(jù)權(quán)利要求2或3所述的高頻開關(guān)電路，其特征在于所述高電平電壓為電源電壓。
5. 根據(jù)權(quán)利要求l所述的高頻開關(guān)電路，其特征在于所述高頻開關(guān)電路是2輸入1輸出型高頻開關(guān)電路，所述多個輸出入端為第一輸出入端、第二輸出入端及第三輸出入端，在所述第一輸出入端與所述第二輸出入端之間連接了第一多柵極場效應(yīng)晶體管、在所述第一輸出入端與所述第三輸出入端之間連接了第二多柵極場效應(yīng)晶體管，還具有使所述第一多柵極場效應(yīng)晶體管和所述第二多柵極場效應(yīng)晶體管的所述各偏壓用柵極互相連接的偏壓用布線。
6. 根據(jù)權(quán)利要求5所述的高頻開關(guān)電路，其特征在于還具有2個分流電路，該2個分流電路分別使所述第二輸出入端和所述第三輸出入端高頻地接地，所述各分流電路，分別連接在所述第二輸出入端和接地之間及所述第三輸出入端和接地之間，由具有偏壓用柵極的多柵極場效應(yīng)晶體管構(gòu)成，構(gòu)成所述分流電路的多柵極場效應(yīng)晶體管的所述偏壓用柵極與所述偏壓用布線連接。
7. 根據(jù)權(quán)利要求5或6所述的高頻開關(guān)電路，其特征在于與使所述多柵極場效應(yīng)晶體管成為導(dǎo)通狀態(tài)的高電平電壓相等的電壓施加在所述偏壓用布線上。
8. 根據(jù)權(quán)利要求5或6所述的高頻開關(guān)電路，其特征在于所述偏壓用布線與使所述第一多柵極場效應(yīng)晶體管和所述第二多柵極場效應(yīng)晶體管互相連接的所述輸出入端連接。
9. 根據(jù)權(quán)利要求5或6所述的高頻開關(guān)電路，其特征在于所述偏壓用布線還具有電平移位電路，該電平移位電路產(chǎn)生高于等于使所述多柵極場效應(yīng)晶體管成為導(dǎo)通狀態(tài)的高電平電壓的80%且低于等于90%的電壓。
10. 根據(jù)權(quán)利要求9所述的高頻開關(guān)電路，其特征在于所述高電平電壓為電源電壓。
11. 根據(jù)權(quán)利要求9所述的高頻開關(guān)電路，其特征在于所述電平移位電路，由其陽極與一對控制所述第一多柵極場效應(yīng)晶體管和所述第二多柵極場效應(yīng)晶體管的各柵極的控制布線中的各個布線連接，其陰極與所述偏壓用布線連接的2個電平移位用二極管，和其一端與所述一對控制布線中的各個布線連接，其另一端與所述偏壓用布線連接的2個偏壓調(diào)整用電阻構(gòu)成。
12. —種半導(dǎo)體裝置，其特征在于將權(quán)利要求1所述的高頻開關(guān)電路集成在半導(dǎo)體襯底上。
13. 權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于還設(shè)有放大高頻功率的高頻放大電路。
全文摘要
本發(fā)明公開了一種開關(guān)電路及半導(dǎo)體裝置。在由設(shè)有3個柵極的多柵極FET即第一FET(101)、第二FET(102)構(gòu)成的2輸入1輸出型高頻開關(guān)電路中，第一FET(101)的第一柵極(51A)到第三柵極(51C)和第二FET(102)的柵極間區(qū)域(402A)、柵極間區(qū)域(402B)分別與第一控制布線(701)連接；第二FET(102)的第一柵極(52A)到第三柵極(52C)和第一FET(101)的柵極間區(qū)域(401A)、柵極間區(qū)域(401B)分別與第二控制布線(702)連接。因此，在使用多柵極FET的情況下，也能實現(xiàn)防止高頻信號的絕緣性惡化、諧波失真特性惡化，接通狀態(tài)中的插入損耗小的開關(guān)電路。
文檔編號H03K17/62GK101562445SQ20091014175
公開日2009年10月21日 申請日期2005年5月30日 優(yōu)先權(quán)日2004年5月31日
發(fā)明者中塚忠良, 福本信治 申請人:松下電器產(chǎn)業(yè)株式會社