專利名稱：電流控制環(huán)形振蕩器及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種振蕩器，特別涉及一種電流控制環(huán)形振蕩器及其控制方法。
背景技術(shù)：
振蕩器在集成電路應(yīng)用中非常廣泛，更是許多電子系統(tǒng)的主要部分，從微處理器 (CPU)的時(shí)鐘到蜂窩式電話中的載波合成，而鎖相回路(PhaseLocked Loop, PLL)中，振蕩 器更是不可或缺的部分。振蕩器主要有兩大類，一類是電容電感式振蕩器(LC Oscillator)，簡(jiǎn)稱LC振蕩 器，另一類是環(huán)形振蕩器(Ring Oscillator)。LC振蕩器是基于電容器和電感器所組成的LC回路，通過(guò)電場(chǎng)和磁場(chǎng)的相互轉(zhuǎn)換 而產(chǎn)生振蕩，再通過(guò)正反饋放大電路而維持振蕩。LC振蕩器能夠達(dá)到很高的振蕩頻率和較 低的相位噪聲；但由于采用被動(dòng)元件，使得制作于集成電路的面積大，導(dǎo)致其制作成本高。環(huán)形振蕩器則由環(huán)路中若干級(jí)增益級(jí)電路組成，運(yùn)用增益級(jí)電路的延遲而產(chǎn)生相 位變化。經(jīng)過(guò)多級(jí)電路串聯(lián)，將形成相位變化逐漸增加，當(dāng)相位累加到與初始相位相差I(lǐng) 并且環(huán)路增益大于OdB的時(shí)候，就完成振蕩的動(dòng)作。環(huán)形振蕩器具有面積小，頻率范圍寬等 優(yōu)點(diǎn)。一般的環(huán)形振蕩器由多級(jí)相同的延遲單元組成，比如，常用的單端環(huán)形振蕩器為三 級(jí)，五級(jí)；差分式環(huán)形振蕩器則可為三、四、五級(jí)等等。對(duì)于四級(jí)差分環(huán)形振蕩器來(lái)說(shuō)，每一 級(jí)可產(chǎn)生η/4的相移，只需足夠的總增益，便可以產(chǎn)生振蕩。這樣的環(huán)形振蕩器還可以產(chǎn) 生八相非重迭時(shí)鐘，相鄰兩個(gè)相位時(shí)鐘相位差為η /4。請(qǐng)參考圖1，其為已知的四級(jí)差分環(huán)形振蕩器100，并采用電壓控制振蕩器的輸出 頻率。相位頻率檢測(cè)器(Phase Frequency Detector，PFD，未劃出)電路的輸出信號(hào)UP、DN 的相位差，控制了電荷泵浦(Charge Pump，CP，其由電流源111、114與切換開關(guān)112、113所 組成)110對(duì)環(huán)路濾波器(LoopFiIter，LF，其由電阻Rl與電容Cl、C2所組成)120電容的 充放電，最后得到控制電壓信號(hào)Vc。^經(jīng)電壓轉(zhuǎn)換電路(Vc' =k*Vc，k可以是常量，也可以 是變量，單位為1)130即可獲得所需的控制電壓V。'。V。'電壓信號(hào)來(lái)連接包含四級(jí)的差 分電壓式延遲單元141、142、143、144的電壓控制端VC0，從而控制環(huán)形振蕩單元140的輸出 頻率。圖2則為圖1所采用電壓式延遲單元141 (Voltage Mode Delay Cell)，其由六個(gè) 晶體管(]\^1，]\^2，麗1，麗2，]\ 1，]\ 2，其中MP1，MP2為PM0S，余者為匪0S)所組成的鎖存式 電路。其操作原理為本領(lǐng)域技術(shù)人員所廣泛知悉，在此不再贅述。圖3則為另一種四級(jí)差分環(huán)形振蕩器200，其運(yùn)用了前饋(Feed Forward)架構(gòu)，其 中的電壓式延遲單元241、242、243與244基于鎖存(Latch)技術(shù)與預(yù)充電(Pre-charge)技 術(shù)來(lái)制作。請(qǐng)參考圖4，其為圖3的電壓式延遲單元241的鎖存式電路，第N級(jí)電壓式延遲 單元的差分輸出(0UTN/0UTP，分別為第一輸出端與第二輸出端)接第N+1級(jí)電壓式延遲單 元的差分輸入INP/INN，同時(shí)連接第N+2級(jí)電壓式延遲單元的差分輸入PREP/PREN(其中，N =1，2，3，4，當(dāng) N = 3 時(shí)，N+2 = 5，第 N+2 級(jí)就是第 N+2-4 級(jí)；同樣，當(dāng) N = 4 時(shí)，N+1 = 5，N+2 = 6，第N+1級(jí)就是第N+1-4級(jí)，第N+2級(jí)就是第N+2-4級(jí))。環(huán)形振蕩單元240的其中 一級(jí)(第M級(jí))輸出0UTP/0UTN必須反相位連接到第M+1級(jí)輸入INP/INN，以及第M+2級(jí)的 輸入PREP/PREN，以保證環(huán)形振蕩器能夠正常工作。四級(jí)電壓式延遲單元的VSS信號(hào)共同連 接，其輸入VCO信號(hào)連接一起，接上控制電壓Vc，即可獲取想要的頻率。然而，前述已知技術(shù)的環(huán)形振蕩器，仍然會(huì)有相位噪聲(Phase Noise)以及相位抖 動(dòng)(Phase Jitter)的問(wèn)題。此種問(wèn)題仍需要被適當(dāng)?shù)靥幚恚屨袷幤鞯钠焚|(zhì)更加穩(wěn)定。

發(fā)明內(nèi)容
鑒于以上已知技術(shù)的問(wèn)題，本發(fā)明提供一種電流控制環(huán)形振蕩器，包含一電壓電 流轉(zhuǎn)換單元，用以轉(zhuǎn)換一控制電壓為一控制電流；及一振蕩單元，包含多個(gè)電流式延遲單 元，相互串接而成環(huán)形，耦接于該電壓轉(zhuǎn)電流單元，由該控制電流控制其所產(chǎn)生的一振蕩信 號(hào)的一振蕩頻率。本發(fā)明還提供一種電流控制環(huán)形振蕩器的控制方法，包含下列步驟提供一控制 電壓；轉(zhuǎn)換該控制電壓為一控制電流；提供以多個(gè)電流式延遲單元所組成的一環(huán)形振蕩 器；及以該控制電流控制該環(huán)形振蕩器所產(chǎn)生的一振蕩信號(hào)的一振蕩頻率。本發(fā)明所提供的電流控制環(huán)形振蕩器可利用電流控制輸出振蕩信號(hào)的振蕩頻率， 并可進(jìn)一步通過(guò)電流式延遲單元改善傳統(tǒng)環(huán)形振蕩器的相位噪聲(Phase Noise)以及相位 抖動(dòng)(Phase Jitter)的問(wèn)題。以下在實(shí)施方式中詳細(xì)敘述本發(fā)明的詳細(xì)特征以及優(yōu)點(diǎn)，其內(nèi)容足以使任何本領(lǐng) 域技術(shù)人員了解本發(fā)明的技術(shù)內(nèi)容并據(jù)以實(shí)施，且根據(jù)本說(shuō)明書所公開的內(nèi)容、權(quán)利要求 書及附圖，任何本領(lǐng)域技術(shù)人員可輕易地理解本發(fā)明相關(guān)的目的及優(yōu)點(diǎn)。


圖1為已知技術(shù)的壓控振蕩器的電路圖第一例；圖2為圖1的電路圖中，電壓式延遲單元的電路圖；圖3為已知技術(shù)的壓控振蕩器的電路圖第二例；圖4為圖3的電路圖中，電壓式延遲單元的電路圖；圖5A為本發(fā)明實(shí)施例中的電流控制振蕩器的電路圖第一例；圖5B為圖5A的電路圖中，電流式延遲單元的電路圖；圖6A為本發(fā)明實(shí)施例中的電流控制振蕩器的電路圖第二例；圖6B為圖6A的電路圖中，電流式延遲單元的電路圖；圖7為本發(fā)明實(shí)施例中的環(huán)形振蕩器的控制方法流程圖；圖8A為運(yùn)用已知的電壓式延遲單元與本發(fā)明的電流式延遲單元所構(gòu)成的振蕩器 于5GHz的振蕩頻率下，所產(chǎn)生的相位噪聲模擬圖；及圖8B為運(yùn)用已知的電壓式延遲單元與本發(fā)明的電流式延遲單元所構(gòu)成的振蕩器 于1. 25GHz的振蕩頻率下，所產(chǎn)生的相位噪聲模擬圖。主要元件符號(hào)說(shuō)明100、200 環(huán)形振蕩器300、400 電流控制環(huán)形振蕩器
110電荷泵浦(Charge Pump, CP)
111電流源
112切換開關(guān)
113切換開關(guān)
114電流源
120環(huán)路濾波器(Loop Filter, LF)
Rl電阻
C1、C2電容
130電壓轉(zhuǎn)換電路
140環(huán)形振蕩單元
140'環(huán)形振蕩單元
141、142、143、144 電壓式延遲單元
141M42'‘、143，、144，電流式延遲單元
240環(huán)形振蕩單元
240'環(huán)形振蕩單元
241、242、243、244 電壓式延遲單元
241\242'\243\244'電流式延遲單元ICO電流控制振蕩NMOS TransistorN型金屬氧化物半導(dǎo)體晶體管MPl，MP2, MNl，MN2, MRl，MR2 晶體管OUTN第一輸出端OUTP第二輸出端PMOS TransistorP型金屬氧化物半導(dǎo)體晶體管VCO電壓控制振蕩VSS參考電壓INN, INP，PREP, PREN 差分輸入
具體實(shí)施例方式首先，請(qǐng)參考圖5A，其為本發(fā)明實(shí)施例中電流控制環(huán)形振蕩器的第一例。電流控 制環(huán)形振蕩器300包含有電荷泵浦110，用以提供一充/放電電流；環(huán)路濾波器120，耦接 于電荷泵浦110，用以提供一控制電壓Vc ；電壓電流轉(zhuǎn)換單元230，耦接于電荷泵浦110與 該環(huán)路濾波器120，用以轉(zhuǎn)換控制電壓Vc為控制電流Ic ；及振蕩單元140’，包含多個(gè)電流 式延遲單元(current mode delay cell) 141，、142，、143，與144，，其彼此相互串接而成環(huán) 形，耦接于電壓轉(zhuǎn)電流單元230，由控制電流Ic控制其產(chǎn)生的一振蕩信號(hào)的一振蕩頻率；此 處所謂的電流式延遲單元是指有一電流注入其電源供應(yīng)端。其中，環(huán)形振蕩單元140，當(dāng)中的電流式延遲單元141，、142，、143，與144，，請(qǐng)參考 圖5B的架構(gòu)。如圖5B所示，電流式延遲單元141，、142，、143，與144，與圖2的電壓式延遲單元 結(jié)構(gòu)雷同，其是采用基于鎖存(latch)技術(shù)的預(yù)充電(pre-charge)架構(gòu)，其中，第一晶體管MPl，其源極連接于電壓轉(zhuǎn)電流單元230，接收其所提供的控制電流；第二晶體管麗1，其 漏極連接于第一晶體管MPl的漏極并形成第一輸出端0UTN，其柵極連接于第一晶體管MPl 的柵極并形成第一輸入端INP，其源極則連接參考電壓Vss ；第三晶體管MP2，其源極連接于 電壓轉(zhuǎn)電流單元230，接收其所提供的控制電流；第四晶體管MN2，其漏極連接于第三晶體 管MP2的漏極并形成第二輸出端0UTP，其柵極連接于第三晶體管MP2的柵極并形成第二輸 入端INN，其源極連接參考電壓Vss ；第五晶體管MRl與第六晶體管MR2則形成晶體管對(duì)，兩 者的漏極與柵極對(duì)連，其中，第五晶體管MRl的漏極連接至第一輸出端0UTN，而第六晶體管 MR2的漏極則連接至第二輸出端0UTP，兩者的源極均連接于參考電壓Vss ；需別注意的是， 電壓轉(zhuǎn)電流單元230所產(chǎn)生的控制電流Ic會(huì)注入電流式延遲單元141，、142，、143，與144， 的電源供應(yīng)端，亦即第一晶體管MPl與第三晶體管MP2的源極。電流控制環(huán)形振蕩器300當(dāng)中，將圖1中的電壓轉(zhuǎn)換電路130以電壓電流轉(zhuǎn)換電 路(V-I Converter) 230取代。電壓電流轉(zhuǎn)換電路230控制電壓Vc轉(zhuǎn)換為控制電流信號(hào)Ic， 其中，Ic=gm*Vc;gm可以是常量，也可以是變量，單位為安培/伏特(A/V))。Ic再輸入至包 含四級(jí)的差分電流式延遲單元141’、142’、143’與144’所組成的鎖存式電路的電流控制輸 入端，從而控制環(huán)形振蕩單元140’的輸出頻率。接著，請(qǐng)參考圖6A，其為本發(fā)明實(shí)施例中電流控制環(huán)形振蕩器的第二例。電 流控制環(huán)形振蕩器400當(dāng)中，將圖3中的電壓轉(zhuǎn)換電路130以電壓電流轉(zhuǎn)換電路(V-I Converter) 230取代。電壓電流轉(zhuǎn)換電路230控制電壓Vc轉(zhuǎn)換為控制電流信號(hào)Ic，其中，Ic = gm*Vc;gm可以是常量，也可以是變量，單位為安培/伏特(A/V))。Ic再輸入至包含四級(jí) 的差分電流式延遲單元241，、242，、243，與244，所組成的鎖存式電路的電流控制輸入端， 從而控制環(huán)形振蕩單元240’的輸出頻率。如圖6B所示，電流式延遲單元241，、242，、243，與244'與圖4的電壓式延遲單 元結(jié)構(gòu)雷同，其中，第一晶體管MP1，其源極連接于電壓轉(zhuǎn)電流單元230，其柵極形成第一輸 入端INP ；第二晶體管麗1，其漏極連接于第一晶體管MPl的漏極并形成第一輸出端0UTN， 其柵極形成第二輸入端PREP，其源極則連接參考電壓Vss ；第三晶體管MP2，其源極連接于 電壓轉(zhuǎn)電流單元230，其柵極形成第三輸入端INN ；第四晶體管MN2，其漏極連接于第三晶體 管MP2的漏極并形成第二輸出端0UTP，其柵極形成第四輸入端PREN，其源極連接參考電壓 Vss ；第五晶體管MRl與第六晶體管MR2則形成晶體管對(duì)，兩者的漏極與柵極對(duì)連，其中，第 五晶體管MRl的漏極連接至第一輸出端0UTN，而第六晶體管MR2的漏極則連接至第二輸出 端OUTP則連接至第二輸出端0UTP，兩者的源極均連接于參考電壓Vss ；需別注意的是，電壓 轉(zhuǎn)電流單元230所產(chǎn)生的控制電流Ic會(huì)注入電流式延遲單元241，、242，、243，與244，的 電源供應(yīng)端，亦即第一晶體管MPl與第三晶體管MP2的源極。接下來(lái)，請(qǐng)參考圖7，其為本發(fā)明實(shí)施例中的環(huán)形振蕩器的控制方法流程圖，包含 以下步驟步驟501 提供一控制電壓；亦即，控制電壓Vc。步驟502 轉(zhuǎn)換控制電壓為一控制電流；亦即，將控制電壓Vc轉(zhuǎn)換為控制電流Ic。 前述的電壓電流轉(zhuǎn)換電路即為實(shí)現(xiàn)此步驟之一例。步驟503 提供以多個(gè)電流式延遲單元所組成的一環(huán)形振蕩器。例如，圖5B或者 圖6B的范例均可采用。
步驟504 以控制電流控制此環(huán)形振蕩器所產(chǎn)生的一振蕩信號(hào)的一振蕩頻率。本發(fā)明采用電流控制環(huán)形振蕩器輸出頻率的方式，可讓環(huán)形振蕩器的輸出信號(hào)擺 幅不受限于控制信號(hào)，因此，能夠得到更高的擺幅，更低的相位噪聲，同時(shí)，也改善了相位抖 動(dòng)(Phase Jitter)的問(wèn)題。具體的成效請(qǐng)參考圖8A、8B，其分別說(shuō)明了以已知技術(shù)的電壓式延遲單元與本發(fā) 明的電流式延遲單元在不同條件下的模擬結(jié)果。圖8A系調(diào)整控制電壓或控制電流，使電壓 式延遲單元的振蕩器與電流式延遲單元的振蕩器所產(chǎn)生的振蕩頻率為5GHz。圖8A中顯示 出，電流控制模式的相位噪聲(-89. 7dBc/HZ@lMHZ offset)明顯低于電壓控制模式下的相 位噪聲(-82. 9dBc/HzilMHz offset)。圖8B則說(shuō)明了在1. 25GHz的振蕩頻率下的模擬結(jié)果，其中，電流式延遲單元的振 蕩器比電壓式延遲單元的振蕩器的相位噪聲低。雖然本發(fā)明的技術(shù)內(nèi)容已經(jīng)以優(yōu)選實(shí)施例公開如上，然其并非用以限定本發(fā)明， 本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神所作些許的更動(dòng)與潤(rùn)飾，均應(yīng)涵蓋于本發(fā)明的范 圍內(nèi)，因此本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
一種電流控制環(huán)形振蕩器，包含一電壓電流轉(zhuǎn)換單元，用以轉(zhuǎn)換一控制電壓為一控制電流；及一振蕩單元，包含多個(gè)電流式延遲單元，相互串接而成環(huán)形，耦接于該電壓轉(zhuǎn)電流單元，由該控制電流控制其所產(chǎn)生的一振蕩信號(hào)的一振蕩頻率。
2.如權(quán)利要求1的電流控制環(huán)形振蕩器，還包含一電荷泵浦以及一耦接于該電荷泵浦的環(huán)路濾波器，用以提供該控制電壓。
3.如權(quán)利要求1的電流控制環(huán)形振蕩器，其中這些電流式延遲單元為一鎖存式電路。
4.如權(quán)利要求3的電流控制環(huán)形振蕩器，其中該鎖存式電路包含 一第一晶體管，其第一源極連接于該電壓轉(zhuǎn)電流單元；一第二晶體管，其第二漏極連接于該第一晶體管的第一漏極并形成一第一輸出端，其 第二柵極連接于該第一晶體管的第一柵極并形成一第一輸入端，其第二源極連接一參考電 壓；一第 三晶體管，其第三源極連接于該電壓轉(zhuǎn)電流單元；一第四晶體管，其第四漏極連接于該第三晶體管的第三漏極并形成一第二輸出端，其 第四柵極連接于該第三晶體管的第三柵極并形成一第二輸入端，其第四源極連接該參考電 壓；一第五晶體管，其第五漏極連接于該第一輸出端，其第五源極連接于該參考電壓，其第 五柵極連接于該第二輸出端；及一第六晶體管，其第六漏極連接于該第二輸出端，其第六源極連接該參考電壓，其第六 柵極連接于該第一輸出端。
5.如權(quán)利要求4的電流控制環(huán)形振蕩器，其中該第一晶體管與該第三晶體管為P型金 屬氧化物半導(dǎo)體晶體管，該第二晶體管、該第四晶體管、該第五晶體管與該第六晶體管為N 型金屬氧化物半導(dǎo)體晶體管。
6.如權(quán)利要求3的電流控制環(huán)形振蕩器，其中該鎖存式電路包含一第一晶體管，其第一源極連接于該電壓轉(zhuǎn)電流單元，其第一柵極形成一第一輸入端；一第二晶體管，其第二漏極連接于該第一晶體管的第一漏極并形成一第一輸出端，其 第二柵極形成一第二輸入端，其第二源極連接一參考電壓；一第三晶體管，其第三源極連接于該電壓轉(zhuǎn)電流單元，其第三柵極形成一第三輸入端；一第四晶體管，其第四漏極連接于該第三晶體管的第三漏極并形成一第二輸出端，其 第四柵極形成一第四輸入端，其第四源極連接該參考電壓；一第五晶體管，其第五漏極連接于該第一輸出端，其第五源極連接于該參考電壓，其第 五柵極連接于該第二輸出端；及一第六晶體管，其第六漏極連接于該第二輸出端，其第六源極連接該參考電壓，其第六 柵極連接于該第一輸出端。
7.如權(quán)利要求6的電流控制環(huán)形振蕩器，其中該第一晶體管與該第三晶體管為P型金 屬氧化物半導(dǎo)體晶體管，該第二晶體管、該第四晶體管、該第五晶體管與該第六晶體管為N 型金屬氧化物半導(dǎo)體晶體管。
8.一種電流控制環(huán)形振蕩器，包含多個(gè)電流式延遲單元，相互串接而成環(huán)形，以輸出一振蕩信號(hào)；及 一控制電流源，耦接至這些電流式延遲單元，以提供一控制電流并將其注入這些電流 式延遲單元的電源供應(yīng)端，以控制該振蕩信號(hào)的振蕩頻率。
9.如權(quán)利要求8的電流控制環(huán)形振蕩器，其中這些電流式延遲單元為一鎖存式電路。
10.如權(quán)利要求9的電流控制環(huán)形振蕩器，其中該鎖存式電路包含 一第一晶體管，其第一源極連接于該電壓轉(zhuǎn)電流單元；一第二晶體管，其第二漏極連接于該第一晶體管的第一漏極并形成一第一輸出端，其 第二柵極連接于該第一晶體管的第一柵極并形成一第一輸入端，其第二源極連接一參考電 壓；一第三晶體管，其第三源極連接于該電壓轉(zhuǎn)電流單元；一第四晶體管，其第四漏極連接于該第三晶體管的第三漏極并形成一第二輸出端，其 第四柵極連接于該第三晶體管的第三柵極并形成一第二輸入端，其第四源極連接該參考電 壓；一第五晶體管，其第五漏極連接于該第一輸出端，其第五源極連接于該參考電壓，其第 五柵極連接于該第二輸出端；及一第六晶體管，其第六漏極連接于該第二輸出端，其第六源極連接該參考電壓，其第六 柵極連接于該第一輸出端。
11.如權(quán)利要求10的電流控制環(huán)形振蕩器，其中該第一晶體管與該第三晶體管為P型 金屬氧化物半導(dǎo)體晶體管，該第二晶體管、該第四晶體管、該第五晶體管與該第六晶體管為 N型金屬氧化物半導(dǎo)體晶體管。
12.如權(quán)利要求9的電流控制環(huán)形振蕩器，其中該鎖存式電路包含一第一晶體管，其第一源極連接于該電壓轉(zhuǎn)電流單元，其第一柵極形成一第一輸入端；一第二晶體管，其第二漏極連接于該第一晶體管的第一漏極并形成一第一輸出端，其 第二柵極形成一第二輸入端，其第二源極連接一參考電壓；一第三晶體管，其第三源極連接于該電壓轉(zhuǎn)電流單元，其第三柵極形成一第三輸入端；一第四晶體管，其第四漏極連接于該第三晶體管的第三漏極并形成一第二輸出端，其 第四柵極形成一第四輸入端，其第四源極連接該參考電壓；一第五晶體管，其第五漏極連接于該第一輸出端，其第五源極連接于該參考電壓，其第 五柵極連接于該第二輸出端；及一第六晶體管，其第六漏極連接于該第二輸出端，其第六源極連接該參考電壓，其第六 柵極連接于該第一輸出端。
13.如權(quán)利要求12的電流控制環(huán)形振蕩器，其中該第一晶體管與該第三晶體管為P型 金屬氧化物半導(dǎo)體晶體管，該第二晶體管、該第四晶體管、該第五晶體管與該第六晶體管為 N型金屬氧化物半導(dǎo)體晶體管。
全文摘要
本發(fā)明為一種電流控制環(huán)形振蕩器及其控制方法，該電流控制環(huán)形振蕩器包含有電荷泵浦、環(huán)路濾波器、電壓電流轉(zhuǎn)換單元、與振蕩單元。其中，電荷泵浦用來(lái)提供一充/放電電流；環(huán)路濾波器耦接于電荷泵浦，用以提供一控制電壓；電壓電流轉(zhuǎn)換單元耦接于電荷泵浦，用以轉(zhuǎn)換該控制電壓為一控制電流；振蕩單元，則包含多個(gè)電流式延遲單元，其彼此相互串接而成環(huán)形，耦接于電壓轉(zhuǎn)電流單元，由控制電流控制以產(chǎn)生一振蕩信號(hào)。
文檔編號(hào)H03K3/03GK101938265SQ20091015234
公開日2011年1月5日 申請(qǐng)日期2009年6月30日 優(yōu)先權(quán)日2009年6月30日
發(fā)明者薛海妹 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司