專利名稱：一種模擬開關電路及其設計方法
技術領域：
本發(fā)明涉及一種模擬開關電路，尤其涉及一種低導通阻抗的模擬開關電路及其設 計方法。
背景技術：
在集成電路設計中，CMOS (Complementary Metal Oxide Semiconductor，互補金屬 氧化物半導體)模擬開關通常用于信號傳輸過程中的路徑切換。通常采用時鐘信號控制模 擬開關的通斷，從而使輸入端的輸入信號周期性的從輸出端導出。一般希望在信號傳輸過 程中，其信號衰減盡可能的小。反映到CMOS模擬開關上，就是輸入信號的電壓在經(jīng)過開關 后，壓降較低。為了降低輸入電壓信號的衰減，一般通過最大的降低模擬開關的導通阻抗來 實現(xiàn)。如

圖1所示的一種現(xiàn)有標準CMOS工藝模擬開關電路，其基本結構是NM0S( N-Mental-Oxide-Semiconductor, N 型金屬氧化物半導體)與 PMOS (P-Mental-Oxid e-Semiconductor，P型金屬氧化物半導體)并聯(lián)設置，源漏兩極分別作為信號輸入 端和輸出端，而柵極共同連接控制信號端。很明顯，整個電路的導通阻抗R。n由單個 MOS (Metal-Oxide-Semiconductor,金屬氧化物半導體)的Iids決定，而Iids的計算公式如下
權利要求
1.一種模擬開關電路，所述模擬開關電路包含PMOS管及NMOS管，其特征在于，所述模 擬開關電路包含偏壓電路，所述偏壓電路用于控制所述PMOS管或NMOS管的源極與襯底之 間的偏壓。
2.如權利要求1所述模擬開關電路，其特征在于，所述偏壓電路包含第一電壓輸出端 及第二電壓輸出端，所述第一電壓輸出端的電壓低于第二電壓輸出端的電壓。
3.如權利要求2所述模擬開關電路，其特征在于，所述第一電壓輸出端用于連接所述 PMOS管的襯底，所述第二電壓輸出端用于連接所述PMOS管的源極。
4.如權利要求2所述模擬開關電路，其特征在于，所述第一電壓輸出端用于連接所述 NMOS管的源極，所述第二電壓輸出端用于連接所述NMOS管的襯底。
5.如權利要求2所述模擬開關電路，其特征在于，所述模擬開關電路還包含開關選擇 電路，所述開關選擇電路用于控制所述PMOS管或NMOS管的襯底電壓。
6.如權利要求5所述模擬開關電路，其特征在于，當所述模擬開關電路導通時，所述開 關選擇電路用于選通所述第一電壓輸出端連接所述PMOS管的襯底或選通第二電壓輸出端 連接所述NMOS管的襯底。
7.如權利要求5所述模擬開關電路，其特征在于，所述開關選擇電路連接有電源電壓 或接地電壓，當所述模擬開關電路關閉時，所述開關選擇電路用于選通電源電壓連接所述 PMOS管的襯底或選通接地電壓連接所述NMOS管的襯底。
8.如權利要求5所述模擬開關電路，其特征在于，所述開關選擇電路為二選一電路。
9.一種模擬開關電路的設計方法，所述模擬開關電路包含PMOS管及NMOS管，其特征在 于，利用偏壓電路控制所述PMOS管或NMOS管的源極與襯底之間的偏壓。
10.如權利要求9所述的設計方法，其特征在于，所述偏壓電路含有第一電壓輸出端及 第二電壓輸出端，所述第一電壓輸出端的電壓低于第二電壓輸出端的電壓，利用所述第一 電壓輸出端連接所述PMOS管的襯底，利用第二電壓輸出端連接所述PMOS管的源極。
11.如權利要求10所述的設計方法，其特征在于，所述模擬開關電路還含有開關選擇 電路，利用所述開關選擇電路控制所述PMOS管的襯底電壓。
12.如權利要求11所述的設計方法，其特征在于，當所述模擬開關電路導通時，利用所 述開關選擇電路選通所述第一電壓輸出端連接所述PMOS管的襯底。
13.如權利要求11所述的設計方法，其特征在于，所述開關選擇電路連接有電源電壓，當所 述模擬開關電路關閉時，利用所述開關選擇電路選通所述電源電壓連接所述PMOS管的襯底。
14.如權利要求9所述的設計方法，其特征在于，所述偏壓電路含有第一電壓輸出端及 第二電壓輸出端，所述第一電壓輸出端的電壓低于第二電壓輸出端的電壓，利用所述第二 電壓輸出端連接所述NMOS管的襯底，利用第一電壓輸出端連接所述NMOS管的源極。
15.如權利要求14所述的設計方法，其特征在于，所述模擬開關電路還含有開關選擇 電路，利用所述開關選擇電路控制所述NMOS管的襯底電壓。
16.如權利要求15所述的設計方法，其特征在于，當所述模擬開關電路導通時，利用所 述開關選擇電路選通所述第二電壓輸出端連接所述NMOS管的襯底。
17.如權利要求15所述的設計方法，其特征在于，所述開關選擇電路連接有接地電壓， 當所述模擬開關電路關閉時，利用所述開關選擇電路選通所述接地電壓連接所述NMOS管 的襯底。
全文摘要
本發(fā)明公開了一種模擬開關電路及其設計方法。模擬開關電路包含PMOS管、NMOS管、偏壓電路及開關選擇電路。其中，偏壓電路包含第一電壓輸出端及第二電壓輸出端，且第一電壓輸出端的電壓低于第二電壓輸出端的電壓。偏壓電路通過控制PMOS管或NMOS管的襯底偏壓的方式來降低該模擬開關電路的導通阻抗。
文檔編號H03K17/687GK102064809SQ20091019884
公開日2011年5月18日 申請日期2009年11月17日 優(yōu)先權日2009年11月17日
發(fā)明者徐興明, 徐棟, 徐玉婷, 羅先才 申請人:無錫華潤矽科微電子有限公司