專利名稱：邏輯電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括使用氧化物半導(dǎo)體的薄膜晶體管的電路。具體地，本發(fā)明涉及邏
輯電路。
背景技術(shù)：
形成于平板(例如典型用于液晶顯示器件的玻璃基板)上的薄膜晶體管(TFT) —般使用半導(dǎo)體材料(例如非晶硅或多晶硅)來形成。使用非晶硅的TFT具有低電場遷移率但卻能夠隨玻璃基板尺寸的增大而變化。另一方面，使用多晶硅的TFT具有高電場遷移率，但是需要結(jié)晶步驟(例如激光退火)而且并非總能適應(yīng)于玻璃基板尺寸的增大。
因而，其中TFT使用作為半導(dǎo)體材料的氧化物半導(dǎo)體來形成以及應(yīng)用于電子器件或光學(xué)器件的技術(shù)已經(jīng)引起了注意。例如，專利文獻(xiàn)1和2各自公開了其中使用氧化鋅或In-Ga-Zn-O基氧化物半導(dǎo)體作為半導(dǎo)體材料形成TFT以及將TFT使用于圖像顯示器件中的開關(guān)元件等的技術(shù)。 其中溝道形成區(qū)(也稱作溝道區(qū))被設(shè)置于氧化物半導(dǎo)體內(nèi)的TFT能夠具有比使用非晶硅的TFT更高的電場遷移率。氧化物半導(dǎo)體膜能夠在30(TC或以下的溫度下用濺射法等形成，并且使用氧化物半導(dǎo)體的TFT的制造過程比使用多晶硅的TFT的更簡單。
使用這種氧化物半導(dǎo)體形成于玻璃基板、塑料基板等之上的TFT有望被應(yīng)用于顯示器件，例如液晶顯示器、電致發(fā)光顯示器(也稱作EL顯示器)、及電子紙。[OOOS][參考文獻(xiàn)] 專利文獻(xiàn)1 :日本公開專利申請No. 2007-123861
專利文獻(xiàn)2 :日本公開專利申請No. 2007-09605
發(fā)明內(nèi)容
但是，使用氧化物半導(dǎo)體的常規(guī)TFT往往是耗盡型TFT，該耗盡型TFT是常導(dǎo)通的，并且TFT的閾值電壓隨時(shí)間而變動(dòng)。因此，將使用氧化物半導(dǎo)體的常規(guī)TFT應(yīng)用于由具有所期望的閾值電壓的晶體管(例如增強(qiáng)型晶體管，它是常關(guān)斷的)構(gòu)建的邏輯電路是困難的。 鑒于上述問題，目標(biāo)是要獲得使用氧化物半導(dǎo)體的薄膜晶體管的期望閾值電壓，以及具體地，目標(biāo)是要將薄膜晶體管應(yīng)用于由具有期望閾值電壓的晶體管構(gòu)建的邏輯電路。 本說明書所公開的發(fā)明的一種實(shí)施方案是包含增強(qiáng)型晶體管的邏輯電路，其中該
增強(qiáng)型晶體管在背溝道上包含用于防止降低的層以使閾值電壓受到控制。 —種實(shí)施方案是如下所描述的一種具體結(jié)構(gòu)的邏輯電路。該邏輯電路包括耗盡型
晶體管，在該耗盡型晶體管中高電源電壓被施加到源極和漏極中的一個(gè)，并且柵極與源極
和漏極中的另一個(gè)電連接；以及增強(qiáng)型晶體管，在該增強(qiáng)型晶體管中第一信號被輸入到柵
極，源極和漏極中的一介與所述耗盡型晶體管的源極和漏極中的另一個(gè)電連接，并且低電源電壓被施加到源極和漏極中的另一個(gè)。增強(qiáng)型晶體管將其中增強(qiáng)型晶體管與耗盡型晶體管連接的那部分上的電壓輸出作為第二信號。耗盡型晶體管和增強(qiáng)型晶體管每個(gè)都包括柵電極；設(shè)置于柵電極之上的柵極絕緣層；設(shè)置于柵極絕緣層之上的第一氧化物半導(dǎo)體層；一對與第一氧化物半導(dǎo)體層的部分接觸并用作源區(qū)和漏區(qū)的第二氧化物半導(dǎo)體層；與所述第二氧化物半導(dǎo)體層中的一個(gè)半導(dǎo)體層接觸的源電極，其中該第二氧化物半導(dǎo)體層是源區(qū)；以及與所述第二氧化物半導(dǎo)體層中的另一半導(dǎo)體層接觸的漏電極，其中該第二半導(dǎo)體層是漏區(qū)。增強(qiáng)型晶體管包括在第一氧化物半導(dǎo)體層于源電極和漏電極之間的區(qū)域之上的降低防止層。 —種實(shí)施方案是如下所描述的另一種具體結(jié)構(gòu)的邏輯電路。邏輯電路包括第一晶體管，在該第一晶體管中第一時(shí)鐘信號被輸入到柵極，并且輸入信號被輸入到源極和漏極中的一個(gè)；其輸入端與第一晶體管的源極和漏極中的另一個(gè)電連接的第一反相器；其輸入端與第一反相器的輸出端電連接的第二反相器；具有與第一反相器的輸出端電連接的輸入端以及輸出輸出信號的輸出端的第三反相器；以及第二晶體管，在該第二晶體管中第二時(shí)鐘信號被輸入到柵極，源極和漏極中的一個(gè)與第一晶體管的源極和漏極中的另一個(gè)電連接，并且源極和漏極中的另一個(gè)與第二反相器的輸出端電連接。第一反相器和第二反相器每個(gè)都包括耗盡型晶體管，在該耗盡型晶體管中高電源電壓被施加到源極和漏極中的一個(gè)，并且柵極與源極和漏極中的另一個(gè)電連接；以及增強(qiáng)型晶體管，在該增強(qiáng)型晶體管中第一信號被輸入到柵極，源極和漏極中的一個(gè)與所述耗盡型晶體管的源極和漏極中的另一個(gè)電連接，并且低電源電壓被施加到源極和漏極中的另一個(gè)。增強(qiáng)型晶體管將其中增強(qiáng)型晶體管與耗盡型晶體管連接的那部分的電壓輸出作為第二信號。耗盡型晶體管和增強(qiáng)型晶體管每個(gè)都包括柵電極；設(shè)置于柵電極之上的柵極絕緣層；設(shè)置于柵極絕緣層之上的第一氧化物半導(dǎo)體層；一對與第一氧化物半導(dǎo)體層的部分接觸并用作源區(qū)和漏區(qū)的第二氧化物半導(dǎo)體層；與所述第二氧化物半導(dǎo)體層中的一個(gè)半導(dǎo)體層接觸的源電極，其中該第二氧化物半導(dǎo)體層是源區(qū)；以及與所述第二氧化物半導(dǎo)體層中的另一半導(dǎo)體層接觸的漏電極，其中該第二氧化物半導(dǎo)體層是漏區(qū)。增強(qiáng)型晶體管包括在第一氧化物半導(dǎo)體層于源電極和漏電極之間的區(qū)域之上的降低防止層。 增強(qiáng)型晶體管能夠包括在第一氧化物半導(dǎo)體層的表面上于源電極和漏電極之間
的氧空位控制區(qū)，其中該第一氧化物半導(dǎo)體層的表面與同柵極絕緣層接觸的表面相對。 第一氧化物半導(dǎo)體層和第二氧化物半導(dǎo)體層每個(gè)都能夠包含銦、鎵、及鋅。 —種實(shí)施方案是如下所描述的另一種具體結(jié)構(gòu)的邏輯電路。邏輯電路包括耗盡型
晶體管，在該耗盡型晶體管中高電源電壓被施加到源極和漏極中的一個(gè)，并且柵極與源極
和漏極中的另一個(gè)電連接；以及增強(qiáng)型晶體管，在該增強(qiáng)型晶體管中第一信號被輸入到柵
極，源極和漏極中的一個(gè)與所述耗盡型晶體管的源極和漏極中的另一個(gè)電連接，并且低電
源電壓被施加到源極和漏極中的另一個(gè)。增強(qiáng)型晶體管將其中增強(qiáng)型晶體管與耗盡型晶體
管連接的那部分的電壓輸出作為第二信號。耗盡型晶體管和增強(qiáng)型晶體管每個(gè)都包括柵電
極；設(shè)置于柵電極之上的柵極絕緣層；設(shè)置于柵極絕緣層之上的氧化物半導(dǎo)體層；以及與
氧化物半導(dǎo)體層的部分接觸的源電極和漏電極。增強(qiáng)型晶體管包括在氧化物半導(dǎo)體層于源
電極和漏電極之間的區(qū)域之上的降低防止層。 —種實(shí)施方案是如下所描述的另一種具體結(jié)構(gòu)的邏輯電路。該邏輯電路包括第一晶體管，在該第一晶體管中第一時(shí)鐘信號被輸入到柵極，并且輸入信號被輸入到源極和漏極中的一個(gè)；其輸入端與第一晶體管的源極和漏極中的另一個(gè)電連接的第一反相器；其輸入端與第一反相器的輸出端電連接的第二反相器；具有與第一反相器的輸出端電連接的輸入端以及輸出輸出信號的輸出端的第三反相器；以及第二晶體管，在該第二晶體管中第二時(shí)鐘信號被輸入到柵極，源極和漏極中的一個(gè)與第一晶體管的源極和漏極中的另一個(gè)電連接，并且源極和漏極中的另一個(gè)與第二反相器的輸出端電連接。第一反相器和第二反相器每個(gè)都包括耗盡型晶體管，在該耗盡型晶體管中高電源電壓被施加到源極和漏極中的一個(gè)，并且柵極與源極和漏極中的另一個(gè)電連接；以及增強(qiáng)型晶體管，在該增強(qiáng)型晶體管中第一信號被輸入到柵極，源極和漏極中的一個(gè)與所述耗盡型晶體管的源極和漏極中的另一個(gè)電連接，并且低電源電壓被施加到源極和漏極中的另一個(gè)。增強(qiáng)型晶體管將其中增強(qiáng)型晶體管與耗盡型晶體管連接的那部分的電壓輸出作為第二信號。耗盡型晶體管和增強(qiáng)型晶體管每個(gè)都包括柵電極；設(shè)置于柵電極之上的柵極絕緣層；設(shè)置于柵極絕緣層之上的氧化物半導(dǎo)體層；以及與氧化物半導(dǎo)體層的部分接觸的源電極和漏電極。增強(qiáng)型晶體管包括在氧化物半導(dǎo)體層于源電極和漏電極之間的區(qū)域之上的降低防止層。 增強(qiáng)型晶體管能夠包括在第一氧化物半導(dǎo)體層的表面上于源電極和漏電極之間
的氧空位控制區(qū)，其中該表面在與柵極絕緣層接觸的表面的相對面。 氧化物半導(dǎo)體層可以包含銦、鎵、及鋅。 耗盡型晶體管和增強(qiáng)型晶體管可以具有相同的導(dǎo)電類型。 耗盡型晶體管的源電極或漏電極可以通過在柵極絕緣層中所設(shè)置的開口部分與增強(qiáng)型晶體管的柵電極接觸。 本說明書中所使用的氧化物半導(dǎo)體由InM03(ZnO)m(m > 0)表示。注意，M表示一種或多種選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)、或鈷(Co)的金屬元素。例如，M可以是Ga或者除了 Ga之外還可以包括以上金屬元素，例如，M可以是Ga和Ni或者Ga和Fe。此外，除了被包含作為M的金屬元素之外，氧化物半導(dǎo)體也可以包含作為雜質(zhì)元素的過渡金屬元素(例如Fe或Ni)或過渡金屬元素的氧化物。注意，在本說明書中，包含銦、鎵、及鋅的氧化物半導(dǎo)體膜也稱作In-Ga-Zn-0基非單晶膜。 因?yàn)镮n-Ga-Zn-0基非單晶膜通過濺射法形成并且經(jīng)過在200°C 500°C (特別是300°C 400°C )的溫度下10 100分鐘的熱處理，所以非晶體結(jié)構(gòu)被作為晶體結(jié)構(gòu)通過X射線衍射(XRD)分析進(jìn)行觀察。此外，就電特性而論，能夠制造通/斷比(on/off ratio)為109或以上并且在柵極電壓為±20V的情況下遷移率為10或以上的TFT。
注意，在本文獻(xiàn)中(本說明書、權(quán)利要求的范圍、附圖等)，邏輯電路基于輸入到其中的信號進(jìn)行邏輯運(yùn)算并根據(jù)運(yùn)算結(jié)果輸出信號。例如，邏輯電路在類型上包括組合邏輯電路(例如，NOT電路和NAND電路)及時(shí)序邏輯電路(例如，觸發(fā)電路和移位寄存器)。
使用氧化物半導(dǎo)體且其中閾值電壓隨時(shí)間的變動(dòng)受到抑制的增強(qiáng)型薄膜晶體管能夠得以提供，由此使用氧化物半導(dǎo)體的晶體管能夠被應(yīng)用于包括增強(qiáng)型晶體管的邏輯電路。


在附圖中
圖1是示出實(shí)施方案1中的邏輯電路的電路布局的電路圖； 圖2A和2B是示出實(shí)施方案1中的邏輯電路的操作的電路圖； 圖3是示出實(shí)施方案1中的邏輯電路的電路布局的電路圖； 圖4A和4B是示出實(shí)施方案1中的邏輯電路的操作的電路圖； 圖5C和5D是示出實(shí)施方案1中的邏輯電路的操作的電路圖； 圖6是示出實(shí)施方案1中的邏輯電路的操作的時(shí)序圖； 圖7是示出實(shí)施方案1中的邏輯電路的電路布局的電路圖； 圖8A和8B是示出實(shí)施方案1中的邏輯電路的操作的電路圖； 圖9A 9C各自示出實(shí)施方案1中的邏輯電路的結(jié)構(gòu)； 圖10A和10B示出實(shí)施方案1中的邏輯電路的結(jié)構(gòu)； 圖11是示出實(shí)施方案2中的邏輯電路的電路布局的電路圖； 圖12是示出實(shí)施方案2中的NAND電路的電路布局的電路圖； 圖13A和13B是各自示出實(shí)施方案2中的NAND電路的操作的電路圖； 圖14是示出實(shí)施方案2中的邏輯電路的操作的時(shí)序圖； 圖15A和15B示出實(shí)施方案3中的邏輯電路的結(jié)構(gòu)； 圖16A和16B示出實(shí)施方案4中的邏輯電路的結(jié)構(gòu)； 圖17A和17B是示出制造實(shí)施方案5中的邏輯電路的方法的截面圖； 圖18C和18D是示出制造實(shí)施方案5中的邏輯電路的方法的截面圖； 圖19是示出實(shí)施方案6中的顯示器件的結(jié)構(gòu)的框圖； 圖20A和20B是各自示出在實(shí)施方案6中所顯示的顯示器件中的驅(qū)動(dòng)電路的結(jié)構(gòu)的框圖； 圖21是示出在實(shí)施方案7的顯示器件中的像素的電路布局的電路圖； 圖22A和22B示出在實(shí)施方案7的顯示器件中的像素的結(jié)構(gòu)； 圖23A 23D各自示出在實(shí)施方案7的顯示器件中的像素的結(jié)構(gòu)； 圖24是示出在實(shí)施方案8的顯示器件中的像素的電路布局的電路圖； 圖25A 25C是各自示出在實(shí)施方案8的顯示器件中的像素的結(jié)構(gòu)的截面圖； 圖26A和26B示出實(shí)施方案8中的顯示器件的結(jié)構(gòu)； 圖27是示出實(shí)施方案9中的電子紙的結(jié)構(gòu)的截面圖； 圖28示出其中應(yīng)用了實(shí)施方案9中的電子紙的電子器件； 圖29A 29C各自示出實(shí)施方案10中的顯示器件的結(jié)構(gòu)； 圖30A和30B各自示出實(shí)施方案11中的電子器件； 圖31A和31B各自示出實(shí)施方案11中的電子器件； 圖32A和32B各自示出實(shí)施方案11中的電子器件；以及 圖33A和33B各自示出實(shí)例1中的薄膜晶體管。
具體實(shí)施例方式
實(shí)施方案將參考附圖在下面描述。注意，本說明書所公開的發(fā)明并不限定于以下描述，并且本領(lǐng)域技術(shù)人員容易理解在沒有脫離本發(fā)明的精神和范圍的情況下能夠?qū)δＪ胶图?xì)節(jié)進(jìn)行各種改變。因此，本說明書所公開的發(fā)明不應(yīng)被看作僅限定于以下實(shí)施方案的描述。(實(shí)施方案l) 在本實(shí)施方案中，將描述邏輯電路的一種實(shí)施方案。 首先，本實(shí)施方案中的邏輯電路的電路布局將參考圖1進(jìn)行描述。圖1是示出本 實(shí)施方案中的邏輯電路的電路布局的電路圖。
圖1所示出的邏輯電路是包括晶體管101和晶體管102的組合邏輯電路。 注意，在本文獻(xiàn)(本說明書、權(quán)利要求的范圍、附圖等)中，晶體管具有至少三個(gè)線
端柵極、源極、及漏極。 柵極是整個(gè)柵電極和柵極布線或其一部分。柵極布線是用于將至少一個(gè)晶體管的 柵電極電連接到另外電極或另外布線的布線，并且例如，在類型上包括顯示器件中的掃描 線。 源極是整個(gè)源區(qū)、源電極、以及源極布線或其一部分。源區(qū)表示在半導(dǎo)體層中電阻 率等于或小于給定值的區(qū)域。源電極表示與源區(qū)連接的那部分導(dǎo)電層。源極布線是用于將 至少一個(gè)晶體管的源電極電連接到另外電極或另外布線的布線。例如，在顯示器件的信號 線與源電極電連接的情況下，源極布線在類型上包括信號線。 漏極是整個(gè)漏區(qū)、漏電極、以及漏極布線或其一部分。漏區(qū)表示在半導(dǎo)體層中電阻 率等于或小于給定值的區(qū)域。漏電極表示與漏區(qū)連接的那部分導(dǎo)電層。漏極布線是用于將 至少一個(gè)晶體管的漏電極電連接到另外電極或另外布線的布線。例如，在顯示器件的信號 線與漏電極電連接的情況下，漏極布線在類型上包括信號線。 另外，在本文獻(xiàn)(本說明書、權(quán)利要求范圍、附圖等)中，晶體管的源極和漏極根據(jù) 晶體管的結(jié)構(gòu)、操作條件等而改變；因此，要確定哪個(gè)是源極以及哪個(gè)是漏極是困難的。因 此，在本文獻(xiàn)(本說明書、權(quán)利要求范圍、附圖等)中，任意選自源極和漏極中的一個(gè)線端稱 作源極和漏極中的一個(gè)，而另一線端則稱作源極和漏極中的另一個(gè)。 晶體管101是耗盡型晶體管(也稱作耗盡晶體管)。晶體管101的源極和漏極中 的一個(gè)與電源線103電連接，并且高電源電壓(Vdd)通過電源線103施加到源極和漏極中 的一個(gè)。此外，柵極與晶體管101的源極和漏極中的另一個(gè)互相電連接(S卩，晶體管101是 二極管式連接的)。注意，耗盡型晶體管的一個(gè)實(shí)例是其閾值電壓在n溝道晶體管的情況下 為負(fù)的晶體管。 注意，一般地，電壓指的是在兩個(gè)點(diǎn)的電位之間的差(也稱作電位差)，以及電位 指的是單位電荷在靜電場中于一點(diǎn)上所具有的靜電能(電勢能)。但是，在電路中，例如在 一點(diǎn)上的電位與用作參考的電位(也稱作參考電位)之間的電位差有時(shí)作為值使用。此 外，電壓值和電位值兩者都用伏特(V)表示；因此，在本申請的文獻(xiàn)(本說明書和權(quán)利要求 范圍)中， 一點(diǎn)上的電壓有時(shí)作為值使用，除非另有說明。 晶體管102是增強(qiáng)型晶體管(也稱作增強(qiáng)晶體管)。晶體管102的源極和漏極中 的一個(gè)與晶體管101的源極和漏極中的另一個(gè)電連接。晶體管102的源極和漏極中的另一 個(gè)與電源線104電連接，并且低電源電壓(Vss)通過電源線104施加到晶體管102的源極 和漏極中的另一個(gè)。例如，低電源電壓是地電位(VGND)或給定電壓。注意，增強(qiáng)型晶體管 的一個(gè)實(shí)例是其閾值電壓在n溝道晶體管的情況下為正的晶體管。 高電源電壓相對高于低電源電壓，并且低電源電壓相對低于高電源電壓。每個(gè)值都基于電路的規(guī)范等進(jìn)行適當(dāng)?shù)脑O(shè)置，因而對該值沒有特別的限定。例如，在Vdd〉Vss時(shí)， 也并不總能滿足|Vdd| > |Vss|。此外，在Vdd > Vss時(shí)，也并不總能滿足VGND > Vss。
此外，相同導(dǎo)電類型的晶體管能夠使用于晶體管101和102。在本實(shí)施方案中，其 中晶體管101和102是n溝道晶體管的情況將作為一個(gè)實(shí)例進(jìn)行描述。
其次，圖1所示出的邏輯電路的操作將被描述。在本實(shí)施方案的邏輯電路中，第一 信號被輸入到晶體管102的柵極，并且其中晶體管101和102相互連接的部分(也稱作節(jié) 點(diǎn))105上的電壓被輸出作為第二信號。邏輯電路的具體操作將在下面描述。
本實(shí)施方案中的邏輯電路的操作能夠根據(jù)第一信號是處于低態(tài)還是高態(tài)劃分為 兩類。低態(tài)與高態(tài)相比是電壓相對低的狀態(tài)，并且高態(tài)與低態(tài)相比是電壓相對高的狀態(tài)。 兩種情況都將參考圖2A和2B進(jìn)行描述。圖2A和2B示出了本實(shí)施方案中的邏輯電路的操 作。注意，在本實(shí)施方案中，其中數(shù)據(jù)在低態(tài)下是O以及數(shù)據(jù)在高態(tài)下是1的情況將作為一 個(gè)實(shí)例進(jìn)行描述；但是，本發(fā)明的一種實(shí)施方案并不限定于此，并且數(shù)據(jù)在低態(tài)下能夠是1 而在高態(tài)下能夠是O。注意，低態(tài)下的電壓被稱為低電壓(VL)，并且高態(tài)下的電壓被稱為高 電壓(VH)。低電壓和高電壓的值并不限定于具體值，并且低電壓應(yīng)當(dāng)?shù)扔诨蛐∮诮o定值而 高電壓應(yīng)當(dāng)?shù)扔诨蚋哂诮o定值。 圖2A示出了在第一信號的電壓(VI)為高(即，V1 = VH)的情況下的操作。如圖 2A所示出的，在VI = VH的情況下，晶體管102被導(dǎo)通。當(dāng)晶體管102導(dǎo)通時(shí)，則晶體102 的電阻(R102)小于晶體管101的電阻(R101)(艮卩，R102 < R101);因此，節(jié)點(diǎn)105的電壓 (V105)是VL以及第二信號的電壓(V2)是VL。 圖2B示出了在VI = VL的情況下的操作。如圖2B所示出的，在VI = VL的情況 下，晶體管102被截止。當(dāng)晶體管102截止時(shí)，R102高于RlOl，使得V105是VH以及V2是 VH。此時(shí)，其中是第二信號的電壓的VH的值是(Vdd-VthlOl) (VthlOl表示晶體管101的閾 值電壓)。以上是圖l所示出的邏輯電路的操作。 此外，時(shí)序邏輯電路能夠由圖1所示出的組合邏輯電路構(gòu)成。使用組合電路的邏 輯電路的電路布局將參考圖3進(jìn)行描述。圖3是示出本實(shí)施方案中的邏輯電路的電路布局 的電路圖。 圖3所示出的邏輯電路包括晶體管111、反相器1121、反相器1122、反相器1123、 及晶體管113。 第一時(shí)鐘信號(CL1)被輸入到晶體管lll的柵極，并且一信號被輸入到晶體管lll 的源極和漏極中的一個(gè)。被輸入到源極和漏極中的一個(gè)的信號將稱為輸入信號。
反相器1121的輸入端與晶體管111的源極和漏極中的另一個(gè)電連接。
反相器1122的輸入端與反相器1121的輸出端電連接。 反相器1123的輸入端與反相器1121的輸出端電連接。第二信號從反相器1123 的輸出端輸出。 圖1所示出的邏輯電路能夠被施加到每個(gè)反相器1121 1123。
第二時(shí)鐘信號(CL2)被輸入到晶體管113的柵極。晶體管113的源極和漏極中的 一個(gè)與晶體管111的源極和漏極中的另一個(gè)電連接。晶體管113的源極和漏極中的另一個(gè) 與反相器1122的輸出端電連接。 第一時(shí)鐘信號和第二時(shí)鐘信號每個(gè)都具有高態(tài)和低態(tài)這兩種狀態(tài)。高態(tài)下的電壓是高電壓，并且低態(tài)下的電壓是低電壓。 此外，第一時(shí)鐘信號和第二時(shí)鐘信號具有相反的相位。例如，在預(yù)定時(shí)期內(nèi)，當(dāng)?shù)?一時(shí)鐘信號為高時(shí)第二時(shí)鐘信號為低，而當(dāng)?shù)谝粫r(shí)鐘信號為低時(shí)第二時(shí)鐘信號為高。
注意，在本實(shí)施方案中，描述了第一時(shí)鐘信號被輸入到晶體管111的柵極并且第 二時(shí)鐘信號被輸入到晶體管113的柵極的情況；但是，本發(fā)明的一種實(shí)施方案并不限定于 此，并且能夠使用其中第二時(shí)鐘信號被輸入到晶體管111的柵極以及第一時(shí)鐘信號被輸入 到晶體管113的柵極的結(jié)構(gòu)。 然后，圖3所示出的邏輯電路的操作將參考圖4A和4B、圖5C和5D、以及圖6進(jìn)行 描述。圖4A和4B與圖5C和5D示出了圖3中的邏輯電路的操作。圖6是示出圖3中的邏 輯電路的操作的時(shí)序圖。 圖3所示出的邏輯電路的操作主要?jiǎng)澐譃樗膫€(gè)時(shí)期。每個(gè)時(shí)期都將在下面描述。
首先，在第一個(gè)時(shí)期中，如圖6所示出的，第一時(shí)鐘信號是高的，即CL1為VH并且 第二時(shí)鐘信號是低的，即CL2為VL。因此，晶體管111被導(dǎo)通并且晶體管113被截止，如圖 4A所示出的。此外，輸入信號的電壓(Vin)是高電壓，即Vin為VH。 此時(shí)，由于晶體管111是導(dǎo)通的，所以節(jié)點(diǎn)114的電壓(V114)是VH。由于節(jié)點(diǎn)114 的電壓被施加到反相器1121的輸入端，所以信號VL由反相器1121輸出，并且節(jié)點(diǎn)115的 電壓(V115)是VL。此外，由于節(jié)點(diǎn)115的電壓被施加到反相器1122的輸出端，所以信號 VH由反相器1122輸出。但是，反相器1122的輸出信號的電壓沒有被施加到節(jié)點(diǎn)114，因?yàn)?晶體管113是截止的。此外，節(jié)點(diǎn)115的電壓也施加到反相器1123的輸入端，使得信號VH 由反相器1123輸出，如圖4A所示出的。以上是第一個(gè)時(shí)期內(nèi)的操作。
其次，在第二個(gè)時(shí)期內(nèi)，如圖6所示出的，CL1是VL并且CL2是VH;因此，晶體管 111被截止并且晶體管113被導(dǎo)通，如圖4B所示出的。此外，Vin是VL。
此時(shí)，由于晶體管111是截止的，所以即使在Vin為VL時(shí)V114仍保持為VH。由 于節(jié)點(diǎn)114的電壓被施加到反相器1121的輸入端，所以信號VL由反相器1121輸出，并且 V115保持為VL。此外，節(jié)點(diǎn)115的電壓被施加到反相器1122的輸入端，并且信號VH由反 相器1122輸出。此夕卜，由于晶體管113是截止的，來自反相器1122的信號的電壓被施加到 節(jié)點(diǎn)114。節(jié)點(diǎn)115的電壓還被施加到反相器1123的輸入端，使得信號VH由反相器1123 輸出，如圖4B所示出的。以上是第二個(gè)時(shí)期內(nèi)的操作。 然后，在第三個(gè)時(shí)期內(nèi)，如圖6所示出的，CL1是VH并且CL2是VL ;因此，晶體管 111被導(dǎo)通并且晶體管113被截止，如圖5C所示出的。此外，Vin保持為VL。
此時(shí)，由于晶體管111是導(dǎo)通的，所以V114是VH。由于節(jié)點(diǎn)114的電壓被施加到 反相器1121的輸入端，所以信號VH由反相器1121輸出，并且V115是VH。此外，由于節(jié)點(diǎn) 115的電壓被施加到反相器1122的輸入端，所以信號VL由反相器1122輸出。但是，反相器 1122的輸出信號的電壓沒有被施加到節(jié)點(diǎn)114，因?yàn)榫w管113是截止的。此外，節(jié)點(diǎn)115 的電壓還被施加到反相器1123的輸入端，使得信號VL由反相器1123輸出，如圖5C所示出 的。以上是第三個(gè)時(shí)期內(nèi)的操作。 然后，在第四個(gè)時(shí)期內(nèi)，如圖6所示出的，CL1是VL以及CL2是VH ;因此，晶體管
111被截止并且晶體管113被導(dǎo)通，如圖5D所示出的。此外，Vin保持為VL。 此時(shí)，由于晶體管111是截止的，所以V114保持為VL。由于V114是VL，所以信號VH由反相器1121輸出，并且VI15保持為VH。此外，由于VI15是VH，所以信號VL由反相 器1122輸出，并且由于晶體管113是導(dǎo)通的，所以反相器1122的信號的電壓被施加到節(jié)點(diǎn) 114。此外，節(jié)點(diǎn)115的電壓還被施加到反相器1123的輸入端，使得信號VL由反相器1123 輸出，如圖5D所示出的。以上是第四個(gè)時(shí)期內(nèi)的操作。 通過以上操作，圖3所示出的邏輯電路能夠根據(jù)輸入其中的信號的狀態(tài)產(chǎn)生輸出 信號。 注意，在圖3所描述的邏輯電路中，使用自舉法(bootstrap method)的組合邏輯 電路能夠被施加到反相器1123。使用自舉法的邏輯電路將參考圖7進(jìn)行描述。圖7是示出 在本實(shí)施方案中使用自舉法的邏輯電路的電路布局的電路圖。 除了圖l所示出的邏輯電路的電路布局之外，圖7所示出的邏輯電路還包括晶體 管106、電容器108、及電容器109，以及還包括代替晶體管101的晶體管107。在圖7的邏 輯電路中，圖1中的邏輯電路的描述被適當(dāng)?shù)厥褂糜谂c圖1中的邏輯電路相同的部分。
晶體管106的柵極以及源極和漏極中的一個(gè)與電源線103電連接，并且高電源電 壓被施加到柵極以及源極和漏極中的一個(gè)。晶體管106的源極和漏極中的另一個(gè)與晶體管 107的柵極電連接。 晶體管107的柵極與晶體管106的源極和漏極中的另一個(gè)電連接。晶體管107
的源極和漏極中的一個(gè)與電源線103電連接，并且高電源電壓被施加到源極和漏極中的一 個(gè)。 電容器108具有第一線端和第二線端。第一線端與晶體管106的源極和漏極中的 另一個(gè)電連接，并且第二線端與晶體管107的源極和漏極中的另一個(gè)電連接。
電容器109具有第一線端和第二線端。第一線端與晶體管107的源極和漏極中的 另一個(gè)電連接。第二線端與電源線104電連接，并且低電源電壓被施加到第二線端。
然后，將描述圖7所示出的邏輯電路的操作。 在圖7的邏輯電路中，如同在圖1的邏輯電路中，第一信號被輸入到晶體管102的
柵極，并且晶體管107和102之間的節(jié)點(diǎn)1111的電壓被輸出作為第二信號。 圖7所示出的邏輯電路的操作能夠根據(jù)第一信號的電壓是低還是高劃分為兩類。
兩種情況都將參考圖8A和8B進(jìn)行描述。圖8A和8B示出本實(shí)施方案中的邏輯電路的操作。
注意，在本實(shí)施方案中，其中數(shù)據(jù)在低態(tài)下是0并且數(shù)據(jù)在高態(tài)下是1的情況作為一個(gè)實(shí)例
進(jìn)行描述；但是，本發(fā)明的一種實(shí)施方案并不限定于此，并且數(shù)據(jù)在低態(tài)下能夠是1以及在
高態(tài)下能夠是0。 圖8A示出了在V1 = VH的情況下的操作。如圖8A所示出的，在V1 = VH的情況 下，晶體管102被導(dǎo)通。在晶體管102導(dǎo)通時(shí)，晶體管102的電阻小于晶體管107的電阻 (R107)(即，R102 < R107)，并且節(jié)點(diǎn)1111的電壓(Villi)是VL ;因而，V2是VL。此外，當(dāng) 晶體管106的源極和漏極中的另一個(gè)與晶體管107的柵極之間的節(jié)點(diǎn)110的電壓變成由高 電源電壓減去晶體管106的閾值電壓(Vthl06)所獲得的值，S卩(Vdd-Vth106)的時(shí)候，晶體 管106被截止，并且節(jié)點(diǎn)110進(jìn)入到浮態(tài)。 圖8B示出在V1 = VL的情況下的操作。如圖8B所示出的，在V1 = VL的情況下， 晶體管102被截止。當(dāng)晶體管102截止時(shí)，R102高于R107，并且節(jié)點(diǎn)1111的電壓由電容器 109所增加而且節(jié)點(diǎn)110的電壓同樣通過與電容器108的電容耦合而增加。因而，由此得出V2 = V110 = Villi = VH。此時(shí)，VH值大于VH，其中該VH是在圖l所示出的邏輯電路中的 第二信號的電壓，并且表示為VH = Vdd+Vth106。以上是圖7所示出的邏輯電路的操作。
如上所述，通過將圖7中的邏輯電路用作反相器1123，第二信號的電壓能夠被放 大。 然后，圖1中的邏輯電路的結(jié)構(gòu)將參考圖9A 9C進(jìn)行描述。圖9A 9C各自示 出了圖1中的邏輯電路的結(jié)構(gòu)。圖9A是頂視圖。圖9A和9C每個(gè)都是圖9A中的邏輯電路 沿著Z1-Z2的截面圖。 如圖9A和9B所示出的，本實(shí)施方案中的邏輯電路包括晶體管201和晶體管202。 具體地，邏輯電路包括基板210 ;在基板210之上的柵電極2111和2112 ;被設(shè)置以便覆蓋柵 電極2111和2112的柵極絕緣層212 ;在柵電極2111之上的柵極絕緣層212之上所設(shè)置的 氧化物半導(dǎo)體層2131 ;在柵電極2112之上的柵極絕緣層212之上所設(shè)置的氧化物半導(dǎo)體 層2132 ;氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b ;以及降低防止層218。
晶體管201對應(yīng)于圖1中的晶體管101。柵電極2111被設(shè)置于基板210之上。柵 極絕緣層212被設(shè)置于柵電極2111之上。氧化物半導(dǎo)體層2131被設(shè)置于柵極絕緣層212 之上。氧化物半導(dǎo)體層2141a和2141b被設(shè)置于氧化物半導(dǎo)體層2131之上，其中該氧化物 半導(dǎo)體層2141a和2141b是一對氧化物半導(dǎo)體層。電極215和216被設(shè)置以便分別與氧化 物半導(dǎo)體層2141a和2141b接觸，其中該電極215和216是一對電極。
當(dāng)明確描述B形成于A上或之上時(shí)，并不一定意味著B被形成與A直接接觸。該 描述包括其中A和B不是相互直接接觸的情況，即其中另外的對象被布置于A和B之間的 情況。在此，A和B每個(gè)都對應(yīng)于一個(gè)對象(即，器件、元件、電路、布線、電極、線端、膜、或 層)。 因此，例如，當(dāng)明確描述層B形成于層A上或之上時(shí)，它包括兩種情況層B被形成 與層A直接接觸的情形，以及另外的層(g卩，層C或?qū)覦)被形成與層A直接接觸而層B被 形成與層C或?qū)覦直接接觸的情形。注意，另外的層(即，層C或?qū)覦)可以是單個(gè)層或多 個(gè)層。 晶體管202與圖1中的晶體管102對應(yīng)。柵電極2112被設(shè)置于基板210之上。柵 極絕緣層212被設(shè)置于柵電極2112之上。氧化物半導(dǎo)體層2132被設(shè)置于柵極絕緣層212 之上。氧化物半導(dǎo)體層2142a和2142b被設(shè)置于氧化物半導(dǎo)體層2132之上，其中該氧化物 半導(dǎo)體層2142a和2142b是一對氧化物半導(dǎo)體層。電極216和電極217被設(shè)置以便分別與 氧化物半導(dǎo)體層2142a和2142b接觸，其中該電極216和電極217是一對電極。降低防止 層218被設(shè)置于氧化物半導(dǎo)體層2132之上。 基板210能夠使用由熔化法或浮法所制造的無堿玻璃基板，例如鋇硼硅酸鹽玻 璃、鋁硼硅酸鹽玻璃、或鋁硅酸鹽玻璃的基板；陶瓷基板；具有足以經(jīng)受這種制造方法的工 藝溫度的高耐熱性的塑料基板等。例如，能夠使用玻璃纖維增強(qiáng)塑料(FRP)板、聚氟乙烯 (PVF)膜、聚酯膜、或丙烯酸樹脂膜作為塑料基板。此外，其中鋁箔被布置于PVF膜或聚酯膜 之間的薄片能夠被用作基板。 例如，柵電極2111和2112能夠通過使用像鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧那樣 的金屬材料或者使用以這些金屬材料中的任意材料作為主要成分的合金材料的單層結(jié)構(gòu) 或?qū)訝罱Y(jié)構(gòu)來形成。柵電極2111和2112的邊緣優(yōu)選逐漸變薄(tapered)。
例如，對于柵電極2111和2112的雙層結(jié)構(gòu)，優(yōu)選采用任意以下雙層結(jié)構(gòu)鉬層堆 疊在鋁層之上的結(jié)構(gòu)；鉬層堆疊在銅層之上的結(jié)構(gòu)；氮化鈦層或氮化鉭層堆疊于銅層之上 的結(jié)構(gòu)；氮化鈦層和鉬層所堆疊的結(jié)構(gòu)。對于層狀結(jié)構(gòu)，鎢層或氮化鎢層，鋁硅合金層或鋁 鈦合金層，以及氮化鈦層或鈦層優(yōu)選被堆疊。對于柵極絕緣層212，能夠使用硅、鋁、釔、鉭、 或鉿的 氧化物、氮化物、氧氮化物、以及氮化氧化物中的一種；或者包含至少兩種此類材 料的化合物。此外，鹵族元素(例如氯或氟)可以被包含于柵極絕緣層212中。
氧化物半導(dǎo)體層2131和2132是第一氧化物半導(dǎo)體層。例如，能夠使用In-Ga-Zn-0 基非單晶膜作為氧化物半導(dǎo)體層2131和2132。 氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b是第二氧化物半導(dǎo)體層并且起到 源區(qū)和漏區(qū)的作用。例如，氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b使用In-Ga-Zn-0 基非單晶膜來形成，其中該In-Ga-Zn-O基非單晶膜在與氧化物半導(dǎo)體層2131和2132不同 的沉積條件下形成。例如，當(dāng)氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b使用在其中濺 射用的氬氣的流量為40sccm的條件下獲得的氧化物半導(dǎo)體膜來形成時(shí)，它們具有n型電導(dǎo) 率并具有0. OleV 0. leV的活化能(A E)。注意，在本實(shí)施方案中，氧化物半導(dǎo)體層2141a、 2141b、2142a、及2142b是In-Ga-Zn-0基非單晶膜并且至少包括非晶成分。此外，氧化物半 導(dǎo)體層2141a、2141b、2142a、及2142b可以包括晶粒(納米晶)。氧化物半導(dǎo)體層2141a、 2141b、2142a、及2142b中的晶粒(納米晶)的直徑是lnm 10nm，典型約為2nm 4nm。
注意，不一定要設(shè)置氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b。如圖9C所示 出的，可以采用其中不設(shè)置氧化硅層2141a、2141b、2142a、及2142b的結(jié)構(gòu)。但是，通過設(shè)置 氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b，上電極與第一氧化物半導(dǎo)體層之間的連結(jié) 能夠得到滿足，并且與肖特基結(jié)(Schottkyjimction)相比能夠進(jìn)行熱穩(wěn)定的操作。此外， 能夠在高漏極電壓下保持良好的遷移率。 電極215 217起著源電極或漏電極的作用。電極215 217優(yōu)選具有單層結(jié)構(gòu) 或?qū)訝罱Y(jié)構(gòu)，使用例如元素鋁、銅、氯、硅、鈦、釹、鈧、或鉬或者使用將元素添加其中以防止 出現(xiàn)小丘(hillock)的鋁合金。此外，當(dāng)進(jìn)行20(TC 60(TC的熱處理時(shí)，導(dǎo)電膜優(yōu)選具有 足以經(jīng)受熱處理的耐熱性。例如，當(dāng)將鈦膜、鋁膜、及鈦膜的層狀結(jié)構(gòu)使用于電極215 217 時(shí)，電極215 217具有低電阻并且小丘(hillock)不大可能會(huì)出現(xiàn)在鋁膜中。電極215 217能夠通過濺射法或真空蒸發(fā)法來形成。作為選擇，電極215 217可以通過用絲網(wǎng)印刷 法、噴墨法等來排出銀、金、銅等的導(dǎo)電納米漿并烘焙該納米漿而形成。
降低防止層218至少被設(shè)置于氧化物半導(dǎo)體層2132在電極216和217之間的區(qū) 域(也稱作背溝道區(qū))之上，并且具有防止雜質(zhì)(例如水汽)進(jìn)入氧化物半導(dǎo)體層2132以 及防止背溝道區(qū)降低的功能。例如，能夠使用不可還原膜(non-reducible film)(例如由 氧化硅、氧化鋁等構(gòu)成的氧化膜)作為降低防止層218。注意，降低防止層218應(yīng)該具有防 止降低的功能作為其功能之一，以及能夠?qū)⒘硗獾墓δ芴砑拥浇档头乐箤?18。
注意，作為在本實(shí)施方案所顯示的邏輯電路中的晶體管202，能夠使用薄膜晶體 管，在該薄膜晶體管中閾值電壓通過對背溝道區(qū)進(jìn)行預(yù)定處理來改變以使薄膜晶體管成為 增強(qiáng)型晶體管。用于控制氧空位(也稱作氧空位缺陷)密度的處理是預(yù)定處理的一個(gè)實(shí)例 (這種處理也稱作氧空位控制處理)。氧空位控制處理的實(shí)例包括氧等離子體處理、在氧氣流下的退火處理、以及氧離子輻射處理。例如，氧等離子體處理指的是這樣的處理，即氧化 物半導(dǎo)體層的表面用由氧氣的輝光放電等離子體產(chǎn)生的自由基來處理，以及作為單獨(dú)使用 氧氣的替代，可以使用氧氣和稀有氣體的混合氣體作為用于產(chǎn)生等離子體的氣體。通過使 用薄膜晶體管，能夠更容易地形成使用閾值電壓互不相同的多個(gè)晶體管的邏輯電路，即使 在使用氧化物半導(dǎo)體的晶體管被使用時(shí)。通過氧空位控制處理使得晶體管201和202的氧 空位密度互相不同，以便能夠形成包括耗盡型晶體管和增強(qiáng)型晶體管的邏輯電路。
另外，在本實(shí)施方案的邏輯電路中，一個(gè)晶體管的源電極和漏電極中的一個(gè)可以 直接連接到另一個(gè)晶體管的柵電極。具有這種結(jié)構(gòu)的邏輯電路將參考圖IOA和IOB進(jìn)行描 述。圖IOA和IOB示出了本實(shí)施方案中的邏輯電路的結(jié)構(gòu)。圖IOA是邏輯電路的頂視圖。 圖IOB是邏輯電路沿著圖10A中的Zl-Z2的截面圖。注意，在圖IOA和IOB所示出的邏輯 電路中，圖9A 9C所示出的邏輯電路的描述被適當(dāng)?shù)厥褂糜谂c圖9A 9C中的邏輯電路 相同的部分。 如同圖9A 9C中的邏輯電路，圖IOA和10B中的邏輯電路包括晶體管201和202。 此外，在圖IOA和10B的邏輯電路的晶體管201中，柵電極2111通過在柵極絕緣層212中 所設(shè)置的開口部分直接連接到電極216。 在使用其中柵電極2112和電極216通過在上述柵極絕緣層212內(nèi)所設(shè)置的開口 部分連接的晶體管的邏輯電路中，能夠?qū)崿F(xiàn)充分接觸，并且接觸電阻能夠被減小。因此，能 夠減少開口的數(shù)量，這會(huì)導(dǎo)致邏輯電路所占用的面積減小。 如上所述，包括閾值電壓互不相同的晶體管的邏輯電路能夠通過使用包含氧化物 半導(dǎo)體的薄膜晶體管來提供。此外，通過使用包含氧化物半導(dǎo)體的薄膜晶體管，邏輯電路能 夠在高速下操作。此外，由于邏輯電路能夠使用相同導(dǎo)電類型的晶體管來形成，其工藝與使 用不同導(dǎo)電類型的晶體管的邏輯電路的工藝相比能夠得到簡化。
(實(shí)施方案2) 在本實(shí)施方案中，使用在實(shí)施方案1的圖3中所示出的邏輯電路作為單位時(shí)序邏 輯電路的移位寄存器將被描述。注意，在本實(shí)施方案中，其中將圖3中的邏輯電路用作單位 時(shí)序邏輯電路的情況將作為一個(gè)實(shí)例進(jìn)行描述。 本實(shí)施方案中的移位寄存器包括作為單位時(shí)序邏輯電路的在實(shí)施方案1的圖3中 的多個(gè)邏輯電路，并且多個(gè)單位時(shí)序邏輯電路相互串行電連接。具體結(jié)構(gòu)將參考圖11討 論。圖11是示出本實(shí)施方案中的移位寄存器的結(jié)構(gòu)的電路圖。 圖11所示出的移位寄存器包括邏輯電路3011、邏輯電路3012、邏輯電路3013、 NAND電路3140、NAND電路3141、NAND電路3142、及NAND電路3143。注意，盡管圖11示出 了三個(gè)(也稱作三級)單位時(shí)序邏輯電路，但是本發(fā)明的一種實(shí)施方案并不限定于此并且 可以包括至少兩級的單位時(shí)序邏輯電路。 邏輯電路3011包括晶體管3111、反相器3121A、反相器3122A、反相器3123A、及晶 體管3131 。邏輯電路3011具有與圖3中的邏輯電路相同的電路布局。具體地，晶體管3111 對應(yīng)于晶體管lll ;反相器3121A對應(yīng)于反相器1121 ;反相器3122A對應(yīng)于反相器1122 ;反 相器3123A對應(yīng)于反相器1123 ;以及晶體管3131對應(yīng)于晶體管113。因此，圖3中的邏輯 電路的描述被適當(dāng)?shù)厥褂糜诿總€(gè)元件。此外，在邏輯電路3011中，第一時(shí)鐘信號被輸入到 晶體管3111的柵極，并且第二時(shí)鐘信號被輸入到晶體管3131的柵極。反相器3122B、反相器3123B、及晶體管3132。邏輯電路3012具有與圖3中的邏輯電路相同的布局。具體地，晶體管3112對應(yīng)于晶體管lll ;反相器3121B對應(yīng)于反相器1121 ;反相器3122B對應(yīng)于反相器1122 ;反相器3123B對應(yīng)于反相器1123 ;以及晶體管3132對應(yīng)于晶體管113。因此，圖3中的邏輯電路的描述被適當(dāng)?shù)厥褂糜诿總€(gè)元件。此外，在邏輯電路3012中，第二時(shí)鐘信號被輸入到晶體管3112的柵極，并且第一時(shí)鐘信號被輸入到晶體管3132的柵極。 邏輯電路3013包括晶體管3113、反相器3121C、反相器3122C、反相器3123C、及晶體管3133。邏輯電路3013具有與圖3中的邏輯電路相同的布局。具體地，晶體管3113對應(yīng)于晶體管lll ;反相器3121C對應(yīng)于反相器1121 ;反相器3122C對應(yīng)于反相器1122 ;反相器3123C對應(yīng)于反相器1123 ;以及晶體管3133對應(yīng)于晶體管113。因此，圖3中的邏輯電路的描述被適當(dāng)?shù)厥褂糜诿總€(gè)元件。此外，在邏輯電路3013中，第一時(shí)鐘信號被輸入到晶體管3113的柵極，并且第二時(shí)鐘信號被輸入到晶體管3133的柵極。 邏輯電路3011中的反相器3123A的輸出端與邏輯電路3012中的晶體管3112的源極和漏極中的一個(gè)電連接。邏輯電路3012中的反相器3123B的輸出端與邏輯電路3013中的晶體管3113的源極和漏極中的一個(gè)電連接。 此外，在邏輯電路3011中，晶體管3111的源極和漏極中的一個(gè)與NAND電路3140的第一輸入端電連接，并且反相器3123A的輸出端與NAND電路3140的第二輸入端和NAND電路3141的第一輸入端電連接。在邏輯電路3012中，晶體管3112的源極和漏極中的一個(gè)與NAND電路3140的第二輸入端和NAND電路3141的第一輸入端電連接，并且反相器3123B的輸出端與NAND電路3141的第二輸入端和NAND電路3142的第一輸入端電連接。在邏輯電路3013中，晶體管3113的源極和漏極中的一個(gè)與NAND電路3141的第二輸入端和NAND電路3142的第一輸入端電連接，并且反相器3123C的輸出端與NAND電路3142的第二輸入端和NAND電路3143的第一輸入端電連接。 NAND電路3140 3143中的每個(gè)都能夠由具有與邏輯電路所包含的晶體管相同的導(dǎo)電類型的晶體管構(gòu)建。通過使用相同導(dǎo)電類型的晶體管，NAND電路能夠在與邏輯電路相同的工藝中形成，從而能夠容易地形成。包括相同導(dǎo)電類型的晶體管的NAND電路的電路布局，將參考圖12進(jìn)行描述。圖12是示出本實(shí)施方案中的NAND電路的電路布局的電路圖。
圖12所示出的NAND電路包括晶體管321、晶體管322、及晶體管323。
晶體管321是耗盡型晶體管。晶體管321的源極和漏極中的一個(gè)與電源線325電連接，并且高電源電壓被施加到源極和漏極中的一個(gè)。晶體管321的柵極與其源極和漏極中的另一個(gè)相互電連接。 晶體管322是增強(qiáng)型晶體管。晶體管322的源極和漏極中的一個(gè)與晶體管321的源極和漏極中的另一個(gè)電連接。 晶體管323是增強(qiáng)型晶體管。晶體管323的源極和漏極中的一個(gè)與晶體管322的源極和漏極中的另一個(gè)電連接。晶體管323的源極和漏極中的另一個(gè)與電源線324電連接，并且低電源電壓被施加到晶體管323的源極和漏極中的另一個(gè)。 在本實(shí)施方案的邏輯電路中，第一輸入信號被輸入到晶體管323的柵極，第二輸入信號被輸入到晶體管322的柵極，并且晶體管322和晶體管321之間的節(jié)點(diǎn)326的電壓(V326)被輸出作為輸出信號。
然后，圖12所示出的NAND電路的操作將被描述。 圖12中的NAND電路的操作能夠根據(jù)第一輸入信號的電壓(Vinl)和第二輸入信號的電壓(Vin2)中的至少一個(gè)是低的還是都是高的而劃分為兩類。兩種情況都將參考圖13A和13B討論。圖13A和13B示出了本實(shí)施方案中的NAND電路的操作。注意，在本實(shí)施方案中，其中數(shù)據(jù)在低態(tài)下為0并且數(shù)據(jù)在高態(tài)下為1的情況作為一個(gè)實(shí)例進(jìn)行描述；但是，本發(fā)明的一種實(shí)施方案并不限定于此，并且數(shù)據(jù)在低態(tài)下能夠是1而在高態(tài)下能夠是o。
圖13A示出了在以下情況下的操作Vinl = VH及Vin2 = VL， Vinl = VL及Vin2=VH，以及Vinl = VL及Vin2 = VL。此時(shí)，晶體管322和323中的一個(gè)或兩個(gè)被導(dǎo)通，并且晶體管322和323的電阻(R322+R323)比晶體管321的電阻(R321)更高，艮卩(R322+R323)> R321 ;因此，V326為VH，并且輸出信號的電壓(Vout)為VH。 圖13B示出了在Vinl = VH及Vin2 = VH的情況下的操作。此時(shí)，晶體管321和322被導(dǎo)通，并且由此得出R322+R323 < R321 ;因此，V326為VL，并且Vout為VL。以上是圖12所示出的NAND電路的操作。 當(dāng)NAND電路使用上述相同導(dǎo)電類型的晶體管來形成時(shí)，它能夠在與另外的邏輯電路相同的工藝中形成。此外，本發(fā)明的一種實(shí)施方案并不限定于圖12中的結(jié)構(gòu)，并且NAND電路能夠具有另外的結(jié)構(gòu)，只要它能夠具有相同的功能。 然后，圖ll所示出的移位寄存器的操作將參考圖14進(jìn)行描述。圖14是示出圖11中的移位寄存器的操作的時(shí)序圖。 在圖11的移位寄存器中，在圖4A和4B、圖5C和5D、以及圖6中所示出的邏輯電
路操作在每個(gè)邏輯電路3011 3013中依次執(zhí)行。在圖4A和4B、圖5C和5D、以及圖6中
所示出的邏輯電路操作的描述被適當(dāng)?shù)厥褂糜诿總€(gè)邏輯電路的操作，。 本實(shí)施方案中的移位寄存器的操作被劃分為如圖14所示出的IO個(gè)時(shí)期。在第一
個(gè)時(shí)期內(nèi)，邏輯電路3011的輸入信號的電壓Vin是VH。在第二個(gè)時(shí)期和第三個(gè)時(shí)期內(nèi)，在
邏輯電路3011和邏輯電路3012之間的節(jié)點(diǎn)3171的電壓(V3171)由VH改變?yōu)閂L。此夕卜，
在第三個(gè)時(shí)期和第四個(gè)時(shí)期內(nèi)，NAND電路3140的輸出信號的電壓是VH。在第四個(gè)時(shí)期和第五個(gè)時(shí)期內(nèi)，邏輯電路3012的輸入信號(邏輯電路3011的輸
出信號)的電壓由VL改變?yōu)閂H。在第五個(gè)時(shí)期和第六個(gè)時(shí)期內(nèi)，邏輯電路3012和邏輯電
路3013之間的節(jié)點(diǎn)3172的電壓(V3172)由VH改變?yōu)閂L。在第六個(gè)時(shí)期和第七個(gè)時(shí)期內(nèi)，NAND電路3141的輸出信號的電壓是VH。 在第七個(gè)時(shí)期和第八個(gè)時(shí)期內(nèi)，邏輯電路3013的輸入信號(邏輯電路3012的輸出信號)的電壓由VL改變?yōu)閂H。在第八個(gè)時(shí)期和第九個(gè)時(shí)期內(nèi)，邏輯電路3013和下一級的邏輯電路之間的節(jié)點(diǎn)3173的電壓(V3173)由VH改變?yōu)閂L。在第九個(gè)時(shí)期和第十個(gè)時(shí)期內(nèi)，NAND電路3142的輸出信號的電壓是VH。 當(dāng)另外的邏輯電路連接到邏輯電路3013的輸出端時(shí)，輸入信號的電壓在給定時(shí)期內(nèi)由VL改變?yōu)閂H并且輸出信號的電壓在如上所述的另一個(gè)給定時(shí)期內(nèi)被改變?yōu)閂H。此外，在另一個(gè)邏輯電路的輸出信號的電壓是VL的時(shí)期內(nèi)，NAND電路3143的輸出信號的電壓是VH。 如上所述，移位寄存器能夠由包含使用氧化物半導(dǎo)體的TFT的邏輯電路構(gòu)成。使用氧化物半導(dǎo)體的TFT具有比使用非晶硅的常規(guī)TFT更高的遷移率；因此，通過將使用氧化物半導(dǎo)體的TFT應(yīng)用于移位寄存器，移位寄存器能夠在高速下操作。
注意，本實(shí)施方案能夠適當(dāng)結(jié)合其他實(shí)施方案來實(shí)現(xiàn)。
(實(shí)施方案3) 在本實(shí)施方案中，包含具有與以上實(shí)施方案不同的結(jié)構(gòu)的晶體管的邏輯電路將被描述。 本說明書所公開的發(fā)明的一種實(shí)施方案的邏輯電路不僅能夠使用具有圖9A 9C所示出的結(jié)構(gòu)的晶體管來形成也能使用具有另外的結(jié)構(gòu)的晶體管來形成。使用具有另外的結(jié)構(gòu)的晶體管的邏輯電路將參考圖15A和15B進(jìn)行描述。圖15A和15B示出了本實(shí)施方案中的邏輯電路的結(jié)構(gòu)。圖15A是頂視圖，而圖15B是邏輯電路沿著圖15A中的Z1-Z2的截面圖。注意，在圖15A和15B所示出的邏輯電路中，圖9A 9C所示出的邏輯電路的描述被適當(dāng)?shù)厥褂糜谂c圖9A 9C中的邏輯電路相同的部分。 如同圖9A 9C中的邏輯電路，圖15A和15B中的邏輯電路包括晶體管201和晶體管202。 此外，在圖15A和15B的邏輯電路的晶體管201中，柵電極2111被設(shè)置于基板210之上。柵極絕緣層212被設(shè)置于柵電極2111之上。電極215和216被設(shè)置于柵極絕緣層212之上，其中該電極215和216是一對電極。氧化物半導(dǎo)體層2141a和2141b被設(shè)置于電極215和216之上。氧化物半導(dǎo)體層2131被設(shè)置于柵極絕緣層212以及電極215和216之上。 在晶體管202中，柵電極2112被設(shè)置于基板210之上。柵極絕緣層212被設(shè)置于柵電極2112之上。電極216和217被設(shè)置于柵極絕緣層212之上，其中該電極216和217是一對電極。氧化物半導(dǎo)體層2142a和2142b被設(shè)置于電極216和217之上。氧化物半導(dǎo)體層2132被設(shè)置于柵極絕緣層212、氧化物半導(dǎo)體層2142a和2142b、以及電極216和217之上。降低防止層218被設(shè)置于氧化物半導(dǎo)體層2132在電極216和217之間的區(qū)域之上。注意，氧化物半導(dǎo)體層2141a和2141b對應(yīng)于圖9A和9B所示出的邏輯電路中的氧化物半導(dǎo)體層2141a和2141b，并且氧化物半導(dǎo)體層2142a和2142b對應(yīng)于圖9A和9B所示出的邏輯電路中的氧化物半導(dǎo)體層2142a和2142b。 圖15A和15B所示出的邏輯電路包括這樣的晶體管，在該晶體管中氧化物半導(dǎo)體層2131和2132形成于電極215 217以及氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b之上(這種結(jié)構(gòu)也稱作底接觸型)。當(dāng)本說明書所公開的發(fā)明的一種實(shí)施方案的邏輯電路使用底接觸型晶體管來形成時(shí)，氧化物半導(dǎo)體層與電極相互接觸的面積能夠被增大，從而能夠避免剝離等。 另外，作為在圖15A和15B的邏輯電路中的晶體管202，薄膜晶體管能夠被使用，在該薄膜晶體管中閾值電壓通過對背溝道區(qū)進(jìn)行預(yù)定處理來改變使得薄膜晶體管成為增強(qiáng)型晶體管，如同在圖9A 9C的邏輯電路中。實(shí)施方案l中所示出的處理能夠被應(yīng)用于預(yù)定的處理。 注意，氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b如同在圖9A和9B的邏輯電路中那樣被設(shè)置于圖15A和15B的邏輯電路中；但是，本發(fā)明的一種實(shí)施方案并不限定于此，并且可以使用沒有設(shè)置氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b的結(jié)構(gòu)。
此外，在圖15A和15B的邏輯電路中，晶體管202的柵電極2112與電極216能夠通過在柵極絕緣層212中所設(shè)置的開口部分相互接觸，如同在圖IOA和IOB所示出的邏輯 電路中。 注意，本實(shí)施方案能夠適當(dāng)結(jié)合其他實(shí)施方案來實(shí)施。
(實(shí)施方案4) 在本實(shí)施方案中，包括具有與以上實(shí)施方案中的那些結(jié)構(gòu)不相同的結(jié)構(gòu)的晶體管 的邏輯電路將被描述。 邏輯電路不僅能夠使用具有在圖9A 9C及圖15A和15B中所示出的結(jié)構(gòu)的晶體 管來形成也能夠使用具有另外結(jié)構(gòu)的晶體管來形成。使用具有與在圖9A 9C及圖15A和 15B中的那些結(jié)構(gòu)不相同的結(jié)構(gòu)的晶體管的邏輯電路將參考圖16A和16B進(jìn)行描述。圖16A 和16B示出了本實(shí)施方案中的邏輯電路的結(jié)構(gòu)。圖16A是頂視圖，而圖16B是沿著圖16A 中的Z1-Z2的截面圖。注意，在圖16A和16B所示出的邏輯電路中，圖9A 9C所示出的邏 輯電路的描述被適當(dāng)?shù)厥褂糜谂c圖9A 9C中的邏輯電路相同的部分.
如同圖9A 9C中的邏輯電路，圖16A和16B中的邏輯電路包括晶體管201和晶 體管202。 在圖16A和16B的邏輯電路的晶體管201中，柵電極2111被設(shè)置于基板210之上。 柵極絕緣層212被設(shè)置于柵電極2111之上。氧化物半導(dǎo)體層2131被設(shè)置于柵極絕緣層 212之上。緩沖層2191被設(shè)置于部分氧化物半導(dǎo)體層2131之上。氧化物半導(dǎo)體層2141a 和2141b被設(shè)置于氧化物半導(dǎo)體層2131和緩沖層2191之上。電極215和216被分別設(shè)置 于氧化物半導(dǎo)體層2141a和2141b之上，其中該電極215和216是一對電極。
在晶體管202中，柵電極2112被設(shè)置于基板210之上。柵極絕緣層212被設(shè)置于 柵電極2112之上。氧化物半導(dǎo)體層2132被設(shè)置于柵極絕緣層212之上。緩沖層2192被 設(shè)置于氧化物半導(dǎo)體層2132在電極216和217之間的區(qū)域之上。氧化物半導(dǎo)體層2142a 和2142b被設(shè)置于氧化物半導(dǎo)體層2132及緩沖層2192之上。電極216和217被分別設(shè)置 于氧化物半導(dǎo)體層2142a和2142b之上，其中該電極216和217是一對電極。
對于緩沖層2191和2192，能夠使用無機(jī)材料(例如，氧化硅、氮化硅、氧氮化硅、或 氮化氧化硅)。作為選擇，能夠使用光敏或非光敏有機(jī)材料(有機(jī)樹脂材料，例如，聚酰亞 胺、丙烯酸、聚酰胺、聚酰亞胺酰胺、抗蝕劑、或苯并環(huán)丁烯)，由多種這些材料構(gòu)成的膜，或 者這種膜的層狀膜，或者可以使用硅氧烷。作為用于制造緩沖層2191和2192的方法，能夠 使用汽相沉積法(例如等離子體CVD法或熱CVD法)或?yàn)R射法。作為選擇，可以使用涂布 法(例如旋涂法)、液滴排放法、或作為濕法的印刷法(例如用以形成圖形的絲網(wǎng)印刷或膠 版印刷)。緩沖層2191和2192可以通過以下方式形成，即膜先被沉積然后再蝕刻使得形狀 得以加工，或者可以由液滴排放法等選擇性地形成。 在圖16A和16B中所示出的邏輯電路包括設(shè)置有緩沖層的晶體管(這種結(jié)構(gòu)也稱
作溝道阻止型)。例如，當(dāng)緩沖層使用不可還原膜(例如，由氧化硅或氧化鋁所形成的)形
成時(shí)，緩沖層能夠起著降低防止層的作用；因此，本說明書所公開的發(fā)明的一種實(shí)施方案的
邏輯電路能夠使用具有與常規(guī)的溝道阻止型晶體管相同的結(jié)構(gòu)的晶體管來形成。 另外，作為在圖16A和16B的邏輯電路中的晶體管202，能夠使用薄膜晶體管，在該
薄膜晶體管中閾值電壓通過對背溝道區(qū)進(jìn)行預(yù)定處理來改變使得薄膜晶體管成為增強(qiáng)型
晶體管。在實(shí)施方案1中所顯示的處理能夠被應(yīng)用于預(yù)定處理。
注意，氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b如同在圖9A和9B的邏輯電 路中那樣被設(shè)置于圖16A和16B的邏輯電路中；但是，本發(fā)明的一種實(shí)施方案并不限定于 此，而且可以使用其中沒有設(shè)置氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b的結(jié)構(gòu)。
此外，在圖16A和16B的邏輯電路中，晶體管202的柵電極2112與電極216能夠 通過在柵極絕緣層212中所設(shè)置的開口部分相互接觸，如同在圖IOA和IOB所示出的邏輯 電路中。 注意，本實(shí)施方案能夠適合結(jié)合其他實(shí)施方案來實(shí)施。
(實(shí)施方案5) 在實(shí)施方案中，用于制造邏輯電路的方法將被描述。注意，在本實(shí)施方案中，在圖
9A和9B中所示出的用于制造邏輯電路的方法將作為一個(gè)實(shí)例來描述。 —種用于制造本實(shí)施方案中的邏輯電路的方法將參考圖17A和17B以及圖18C和
18D進(jìn)行描述。圖17A和17B以及圖18C和18D是示出用于制造本實(shí)施方案中的邏輯電路
的方法的截面圖。 首先，如圖17A所示出的，第一導(dǎo)電膜被形成于基板210之上。第一導(dǎo)電膜使用第 一光掩模進(jìn)行選擇性的蝕刻以便形成柵電極2111和2112。然后，柵極絕緣層212被形成于 柵電極2111和2112之上。例如，第一導(dǎo)電膜能夠通過濺射法來形成。柵極絕緣層212能 夠通過等離子體CVD法或?yàn)R射法來形成。此時(shí)，柵電極2111和2112優(yōu)選以逐漸變薄的方 式形成。 其次，第一氧化物半導(dǎo)體膜被形成于柵極絕緣層212之上，并且第二氧化物半導(dǎo) 體膜被形成于第一氧化物半導(dǎo)體膜之上。例如，第一氧化物半導(dǎo)體膜能夠通過濺射法來形 成。注意，在第一氧化物半導(dǎo)體膜形成之前，通過引入氬氣在其中產(chǎn)生等離子體的反濺射被 優(yōu)選執(zhí)行以清除附著于柵極絕緣層212的表面以及開口部分的底表面上的灰塵。反濺射 (reverse sputtering)是這樣一種方法，在該方法中電壓被施加到基板側(cè)，而不是耙子側(cè)， 在氬氣氣氛中使用RF電源以在基板上產(chǎn)生等離子體使得基板表面得以修改。注意，氮?dú)狻?氦氣等可以用來代替氬氣氣氛。此外，反濺射可以在氧氣、氫氣、^0等被添加到氬氣氣氛的 氣氛中或者在Cl2、 CF4等被添加到氬氣氣氛的氣氛中進(jìn)行。 然后，第一及第二氧化物半導(dǎo)體膜使用第二光掩模進(jìn)行蝕刻，以及接著形成第二 導(dǎo)電膜。例如，第二導(dǎo)電膜能夠通過濺射法來形成。此外，第二導(dǎo)電膜使用第三光掩模進(jìn)行 選擇性的蝕刻，使得電極215、216、及217如圖17B所示出的那樣形成。注意，在第二導(dǎo)電膜 形成之前，通過引入氬氣在其中產(chǎn)生等離子體的反濺射被優(yōu)選地執(zhí)行以清除附著于柵極絕 緣層212以及被蝕刻的氧化物半導(dǎo)體層的表面上的灰塵。 注意，當(dāng)?shù)诙?dǎo)電膜被蝕刻時(shí)，第一及第二氧化物半導(dǎo)體層被部分地蝕刻。因此， 如圖15B所示出的，氧化物半導(dǎo)體層2131和2132形成于柵極絕緣層212之上，氧化物半導(dǎo) 體層2141a和2141b形成于氧化物半導(dǎo)體層2131之上，以及氧化物半導(dǎo)體層2142a和2142b 形成于氧化物半導(dǎo)體層2132之上。通過該蝕刻，氧化物半導(dǎo)體層2131和2132的與柵電極 2111和2112重疊的部分變得更薄。 濕法蝕刻或干法蝕刻此時(shí)被用作蝕刻法。例如，當(dāng)鋁膜或鋁合金膜被用作第二導(dǎo) 電膜時(shí)，濕法蝕刻能夠使用其中混合有磷酸、乙酸、及硝酸的溶液來進(jìn)行。在該蝕刻步驟中， 氧化物半導(dǎo)體層2131和2132同樣被部分蝕刻。此外，由于氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b以及電極215 217被同時(shí)蝕刻，氧化物半導(dǎo)體層2141a、2141b、2142a、及 2142b與電極215 217的邊緣對齊，從而形成了平滑的側(cè)表面。此外，在使用濕法蝕刻的 情況下，蝕刻以各向同性的方式進(jìn)行，并且使電極215 217的邊緣相對于抗蝕劑掩模的邊 緣凹進(jìn)。 另外，在用于制造本實(shí)施方案的邏輯電路的方法中，例如，對在起到增強(qiáng)型晶體管 作用的晶體管中的氧化物半導(dǎo)體層(本實(shí)施方案中的氧化物半導(dǎo)體層2132)進(jìn)行氧空位控 制處理。如圖18C所示出的，氧空位控制處理被執(zhí)行，使得具有低氧空位密度的氧化物空位 控制區(qū)域250被形成于電極216和217之間的氧化物半導(dǎo)體層2132的與柵極絕緣層212 接觸的表面相反的表面上。在本實(shí)施方案中，氧等離子體處理作為氧空位控制處理的一個(gè) 實(shí)例來執(zhí)行。處理?xiàng)l件被適當(dāng)?shù)卦O(shè)定使得要形成的晶體管的閾值電壓是正的。
注意，在圖18C中，氧等離子體處理應(yīng)當(dāng)至少對氧化物半導(dǎo)體層2132執(zhí)行以及不 一定對氧化物半導(dǎo)體層2131執(zhí)行。例如，當(dāng)只有氧化物半導(dǎo)體層2132將要受到氧等離子 體處理的時(shí)候，氧等離子體處理可以在將掩模形成于氧化物半導(dǎo)體層2131上之后執(zhí)行。此 外，當(dāng)對氧化物半導(dǎo)體層2131進(jìn)行氧等離子體處理時(shí)，閾值電壓改變?yōu)檎?；但是，如果?氧化物半導(dǎo)體層2131之上沒有設(shè)置降低防止層，則閾值電壓的變動(dòng)是由于閾值電壓隨時(shí) 間而變動(dòng)。因而，耗盡型晶體管和增強(qiáng)型晶體管都能夠被制造。而且在對氧化物半導(dǎo)體層 2131也進(jìn)行氧等離子體處理時(shí)，并不一定需要附加的掩模，使得工藝能夠得以簡化。
然后，熱處理在空氣或氮?dú)鈿夥罩羞M(jìn)行。熱處理優(yōu)選在20(TC 60(rC進(jìn)行，典型 為30(TC 50(TC。通過熱處理，氧化物半導(dǎo)體膜中的原子被重新排列。由于阻止載流子遷 移的畸變由熱處理所消除，在此執(zhí)行的熱處理(包括光退火)是重要的。注意，只要在氧化 物半導(dǎo)體膜形成之后進(jìn)行熱處理，對執(zhí)行熱處理的時(shí)間沒有特別的限定，并且熱處理能夠 在半導(dǎo)體膜形成之后的任何時(shí)候執(zhí)行。 然后，如圖18D所示出的，降低防止層218形成于電極216和217之間的區(qū)域之上， 其中該區(qū)域包括在隨后將起到增強(qiáng)型晶體管的作用的晶體管的氧化物半導(dǎo)體層(圖18D中 的氧化物半導(dǎo)體層2132)內(nèi)的氧空位控制區(qū)250。降低防止層218只形成于起到增強(qiáng)型晶 體管作用的晶體管的氧化物半導(dǎo)體層之上，由此包含其中沒有設(shè)置降低防止層218的半導(dǎo) 體層的晶體管用作耗盡型晶體管；因此，具有不同閾值電壓的晶體管能夠形成與同一基板 上。例如，降低防止層218能夠通過濺射法來形成。 注意，上述步驟順序是一個(gè)實(shí)例，并且對步驟順序并沒有特別的限定。例如，盡管
需要使用另外一個(gè)光掩模，但是蝕刻能夠以這樣的方式執(zhí)行，即第二導(dǎo)電膜使用一個(gè)光掩
模進(jìn)行蝕刻而部分氧化物半導(dǎo)體層及部分氧化物半導(dǎo)體膜則使用另外的光掩模進(jìn)行蝕刻。 作為選擇，作為執(zhí)行氧等離子體處理的替代，降低防止層218可以在沒有圖18C中
的氧等離子體處理的情況下通過濺射法于圖18D中形成。這是因?yàn)樵诮档头乐箤?18通過
濺射法形成時(shí)氧氣作為氣體來使用，所以能夠獲得與氧等離子體處理的那些效果相似的有
利效果。 通過以上方法，圖9A和9B所示出的邏輯電路能夠被形成。此外，通過使用本實(shí)施 方案中的制造方法，能夠形成使用具有不同閾值電壓且形成于同一基板之上的晶體管的邏 輯電路。 注意，本實(shí)施方案能夠適當(dāng)結(jié)合其他實(shí)施方案來實(shí)施。
(實(shí)施方案6) 在本實(shí)施方案中，顯示器件將作為能夠使用以上實(shí)施方案所示出的邏輯電路的器 件的一個(gè)實(shí)例進(jìn)行描述。 以上實(shí)施方案所示出的邏輯電路能夠被應(yīng)用于多種顯示器件，例如液晶顯示器件 和電致發(fā)光顯示器件。本實(shí)施方案中的顯示器件的結(jié)構(gòu)將參考圖19進(jìn)行描述。圖19是示 出本實(shí)施方案中的顯示器件的結(jié)構(gòu)的框圖。 如圖19所示出的，本實(shí)施方案中的顯示器件包括像素部分701、掃描線驅(qū)動(dòng)電路 702、以及信號線驅(qū)動(dòng)電路703。 像素部分701包括多個(gè)像素704并且具有點(diǎn)陣結(jié)構(gòu)。具體地，多個(gè)像素704按行 和列方向布置。每個(gè)像素704通過掃描線與掃描線驅(qū)動(dòng)電路702電連接以及通過信號線與 信號線驅(qū)動(dòng)器703電連接。注意，在圖19中，掃描線和信號線為了簡化起見沒有示出。
掃描線驅(qū)動(dòng)電路702是用于選擇要輸入數(shù)據(jù)信號的像素704的電路，并且通過掃 描線將選擇信號輸出到像素704。 信號線驅(qū)動(dòng)電路703是用于將寫到像素704的數(shù)據(jù)作為信號輸出的電路，以及通 過信號線將像素?cái)?shù)據(jù)作為信號輸出到由掃描線驅(qū)動(dòng)電路702所選擇的像素704。
像素704至少包括顯示元件和開關(guān)元件。例如，液晶元件或發(fā)光元件(例如EL元 件)能夠被應(yīng)用于顯示元件。例如，晶體管能夠被應(yīng)用于開關(guān)元件。 然后，掃描線驅(qū)動(dòng)電路702和信號線驅(qū)動(dòng)電路703的結(jié)構(gòu)的實(shí)例將參考圖20A和 20B進(jìn)行描述。圖20A和20B是各自示出驅(qū)動(dòng)電路的結(jié)構(gòu)的框圖。圖20A是示出掃描線驅(qū) 動(dòng)電路的結(jié)構(gòu)的框圖。圖20B是示出信號線驅(qū)動(dòng)電路的結(jié)構(gòu)的框圖。 如圖20A所示出的，掃描線驅(qū)動(dòng)電路702包括移位寄存器900、電平變換器(level shifter) 901、及緩沖器902。 信號(例如柵極起始脈沖(GSP)和柵極時(shí)鐘信號(GCK))被輸入到移位寄存器 900，并且選擇信號由時(shí)序邏輯電路依次輸出。此外，在實(shí)施方案2中所示出的移位寄存器 能夠被應(yīng)用于移位寄存器900。 此外，如圖20B所示出的，信號線驅(qū)動(dòng)電路703包括移位寄存器903、第一鎖存電路 904、第二鎖存電路905、電平變換器906、及緩沖器907。 信號(例如起始脈沖(SSP))被輸入到移位寄存器903，并且選擇信號由時(shí)序邏輯 電路依次輸出。 數(shù)據(jù)信號被輸入到第一鎖存電路904。例如，第一鎖存電路能夠由以上實(shí)施方案所 示出的一種或多種邏輯電路構(gòu)成。 緩沖器907具有放大信號的功能并且包括運(yùn)算放大器等。例如，緩沖器907能夠 由以上實(shí)施方案所示出的一種或多種邏輯電路構(gòu)成。 第二鎖存電路905能夠臨時(shí)保持鎖存(LAT)信號并且將所保持的鎖存信號一次性 全部輸出到圖19中的像素部分701。這被稱作線順序驅(qū)動(dòng)。因此，在使用不執(zhí)行線順序驅(qū) 動(dòng)而執(zhí)行點(diǎn)順序驅(qū)動(dòng)的像素的情況下，第二鎖存電路905是非必要的。例如，第二鎖存電路 905能夠由以上實(shí)施方案所示出的一種或多種邏輯電路構(gòu)成。
然后，圖19所示出的顯示器件的操作將被描述。 首先，掃描線由掃描線驅(qū)動(dòng)電路702選擇。數(shù)據(jù)信號由從信號線驅(qū)動(dòng)電路702輸入的信號從信號線驅(qū)動(dòng)電路703通過信號線輸出到與所選擇的掃描線連接的像素704。因
此，數(shù)據(jù)被寫到像素704，并且像素704進(jìn)入顯示狀態(tài)。掃描線由掃描線驅(qū)動(dòng)電路702選擇，
并且數(shù)據(jù)被寫到全部像素704。以上是本實(shí)施方案中的顯示器件的操作。 在圖19所示出的顯示器件中的電路能夠全部設(shè)置于同一基板上，或者能夠由相
同導(dǎo)電類型的晶體管構(gòu)建。通過將電路設(shè)置于同一基板上，能夠減小顯示器件的尺寸。通
過使用相同導(dǎo)電類型的晶體管，能夠簡化工藝。 注意，本實(shí)施方案能夠適當(dāng)結(jié)合其他實(shí)施方案來實(shí)施。(實(shí)施方案7) 在本實(shí)施方案中，液晶顯示器件將作為實(shí)施方案6所示出的顯示器件的一個(gè)實(shí)例 進(jìn)行描述。 在本實(shí)施方案的顯示器件中的像素的電路布局的一個(gè)實(shí)例將參考圖21進(jìn)行描 述。圖21是示出在本實(shí)施方案的顯示器件中的像素的電路布局的電路圖。
如圖21所示出的，像素包括晶體管821、液晶元件822、以及存儲(chǔ)電容器823。
晶體管821起到選擇開關(guān)的作用。晶體管821的柵極與掃描線804電連接，并且 晶體管821的源極和漏極中的一個(gè)與信號線805電連接。 液晶元件822具有第一線端和第二線端。第一線端電連接晶體管821的到源極和 漏極中的另一個(gè)。地電位或者具有給定值的電壓被施加到第二線端。液晶元件822包括用 作第一線端的一部分或全部的第一電極，用作第二線端的一部分或全部的第二電極，以及 包括其透光率通過在第一電極和第二電極之間施加電壓而改變的液晶分子層(這種層被 稱作液晶層)。 存儲(chǔ)電容器823具有第一線端和第二線端。第一線端與晶體管821的源極和漏極 中的另一個(gè)電連接。地電位或者具有給定值的電壓被施加到第二線端。存儲(chǔ)電容器823包 括用作第一線端的一部分或全部的第一電極，用作第二線端的一部分或全部的第二電極， 以及電介質(zhì)層。注意，盡管不一定要設(shè)置存儲(chǔ)電容器823，但是存儲(chǔ)電容器823的設(shè)置能夠 減小由晶體管821的泄漏電流引起的不利影響。 注意，對于在本實(shí)施方案中的顯示器件，能夠使用TN(扭曲向列)模式、IPS (共面 轉(zhuǎn)換)模式、FFS(邊緣場轉(zhuǎn)換)模式、MVA(多疇垂直取向)模式、PVA(圖像化垂直取向) 模式、ASM(軸對稱排列微單元)模式、OCB(光學(xué)補(bǔ)償雙折射)模式、FLC(鐵電液晶)模式、 AFLC(反鐵電液晶)模式等。 作為選擇，可以使用不一定需要取向膜的藍(lán)相液晶。藍(lán)相是一種液晶相并且當(dāng)膽 甾相液晶的溫度升高時(shí)只是在從膽甾相到各向同性的相變之前出現(xiàn)。由于藍(lán)相只在狹窄 的溫度范圍內(nèi)出現(xiàn)，其中混合了重量5%或以上的手性材料的液晶組合物被用于液晶層以 便增大溫度范圍。對于包含藍(lán)相液晶及手性材料的液晶組合物，響應(yīng)速度高為10i!S
100i!S，由于光學(xué)各向同性，取向處理并不是必要的，并且視角依存性是低的。 然后，將描述在圖21中所示出的像素的操作。 首先，選擇要寫入數(shù)據(jù)的像素，以及所選像素中的晶體管821由從掃描線804輸入 的信號導(dǎo)通。 此時(shí)，來自信號線805的數(shù)據(jù)信號通過晶體管821輸入，使得液晶元件822的第一 線端具有與數(shù)據(jù)信號相同的電壓，并且液晶元件822的透光率根據(jù)施加于第一線端和第二線端之間的電壓來設(shè)置。在數(shù)據(jù)寫入之后，晶體管821由從掃描線804輸入的信號截止，液
晶元件822的透光率在顯示時(shí)期內(nèi)被保持，并且像素進(jìn)入顯示狀態(tài)。以上操作對每個(gè)掃描
線804依次執(zhí)行，并且以上操作在所有像素中執(zhí)行。以上是像素的操作。 在液晶顯示器件中顯示運(yùn)動(dòng)圖像時(shí)，存在由于液晶分子自身的慢響應(yīng)而產(chǎn)生后像
或者運(yùn)動(dòng)模糊的問題。為了提高液晶顯示器件的運(yùn)動(dòng)圖像特性，存在一種稱為插黑(black
insertion)的驅(qū)動(dòng)技術(shù)，在該驅(qū)動(dòng)技術(shù)中整個(gè)屏幕每隔一幀就顯示為黑色。 此外，存在一種稱為雙幀率驅(qū)動(dòng)的驅(qū)動(dòng)技術(shù)，在該驅(qū)動(dòng)技術(shù)中垂直同步頻率是通
常的垂直同步頻率的1. 5倍高或1. 5倍以上高，優(yōu)選為2倍高或2倍以上高，由此運(yùn)動(dòng)圖像
特性被改善。 此外，為了提高液晶顯示器件的運(yùn)動(dòng)圖像特性，存在這樣一種驅(qū)動(dòng)技術(shù)，在該驅(qū)動(dòng) 技術(shù)中多個(gè)LED (發(fā)光二極管)光源或多個(gè)EL光源等被用作背光以形成面光源，并且形成 面光源的光源在一個(gè)幀周期內(nèi)被獨(dú)立間斷地點(diǎn)亮。對于面光源，可以使用三種或三種以上 的LED或者一種發(fā)出白光的LED。由于多個(gè)LED能夠被獨(dú)立控制，所以能夠使LED發(fā)光的時(shí) 間與其中液晶層的光調(diào)制被改變的時(shí)間同步。在該驅(qū)動(dòng)技術(shù)中，能夠關(guān)掉部分LED，使得功 率消耗能夠被降低，特別是在顯示其中黑色顯示區(qū)域占據(jù)了同一屏幕中的大面積的圖像的 情況下。 通過結(jié)合這些驅(qū)動(dòng)技術(shù)，液晶顯示器件的顯示特性(例如運(yùn)動(dòng)圖像特性)與常規(guī) 液晶顯示器件的顯示特性相比能夠得到提高。 然后，本實(shí)施方案中的顯示器件的結(jié)構(gòu)將參考圖22A和22B進(jìn)行描述，其中該結(jié)構(gòu) 包括以上像素。圖22A和22B示出了在本實(shí)施方案的顯示器件中的像素的結(jié)構(gòu)。圖22A是 頂視圖，以及圖22B是截面圖。注意，圖22A中的虛線Al-A2和Bl-B2分別對應(yīng)于圖22B中 的截面A1-A2禾PB1-B2。 如圖22A和22B所示出的，本實(shí)施方案中的顯示器件在截面A1-A2中包括在基板 2000之上的柵電極2001 ;設(shè)置于柵電極2001之上的柵極絕緣層2002 ;設(shè)置于柵極絕緣層 2002之上的氧化物半導(dǎo)體層2003 ;設(shè)置于氧化物半導(dǎo)體層2003之上的一對氧化物半導(dǎo) 體層2004a和2004b ;被設(shè)置以便與氧化物半導(dǎo)體層2004a和2004b接觸的電極2005a和 2005b ;設(shè)置于電極2005a和2005b以及氧化物半導(dǎo)體層2003之上的保護(hù)絕緣層2007 ;以 及通過在保護(hù)絕緣層2007中所設(shè)置的開口部分與電極2005b接觸的電極2020。
此外，顯示器件在截面B1-B2中包括在基板2000之上的電極2008 ;在電極2008之 上的柵極絕緣層2002 ;設(shè)置于柵極絕緣層2002之上的保護(hù)絕緣層2007 ;以及設(shè)置于保護(hù) 絕緣層2007之上的電極2020。 電極2022和2029及電極2023、2024、及2028用作與FPC連接的布線或電極。
作為基板2000，能夠使用可應(yīng)用于實(shí)施方案1中的基板210的基板。
柵電極2001和電極2008、2022、及2023能夠使用可應(yīng)用于實(shí)施方案1中的柵電極 2111和2112的材料及方法來形成。 柵極絕緣層2002能夠使用可應(yīng)用于實(shí)施方案1中的柵極絕緣層212的材料及方 法來形成。在本實(shí)施方案中，厚50nm的氧化硅膜被形成作為柵極絕緣層2002。
例如，氧化物半導(dǎo)體層2003能夠使用可應(yīng)用于以上實(shí)施方案中的氧化物半導(dǎo)體 層2131和2132的材料及方法來形成。在此，氧化半導(dǎo)體層2003通過在氬氣氣氛或氧氣氣氛中使用包含In、Ga、及Zn(Iri203 : Ga203 : ZnO = 1 : 1 : 1)且直徑為8英寸的氧化物半 導(dǎo)體靶在以下條件下沉積In-Ga-Zn-0基非單晶膜而形成基板和靶之間的距離是170mm， 壓力是0.4Pa，并且直流(DC)電源為0.5kW。注意，優(yōu)選使用脈沖直流(DC)電源，因?yàn)榛覊m 能夠被減少并且膜厚度分布是均勻的。In-Ga-Zn-0基非單晶膜的厚度優(yōu)選是5nm 200nm。 在本實(shí)施方案中，In-Ga-Zn-O基非單晶膜的厚度是100nm。此外，能夠在氧化物半導(dǎo)體膜形 成之前執(zhí)行反濺射。 例如，氧化物半導(dǎo)體層2004a和2004b能夠使用可應(yīng)用于以上實(shí)施方案中的 氧化物半導(dǎo)體層2141a、2141b、2142a、及2142b的材料及方法來形成。在此，氧化物半 導(dǎo)體層2004a和2004b通過使用組成比為ln203 : Ga203 : ZnO = 1 : 1 : 1的靶來沉 積In-Ga-Zn-O基非單晶膜而形成，其中沉積通過濺射在以下沉積條件下進(jìn)行壓力是 0. 4Pa，功率是500W，沉積溫度是室溫，并且氬氣的流量是40sccm。注意，有時(shí)僅在沉積 之后形成含有l(wèi)nm lOnm的晶粒的In-Ga-Zn-O基非單晶膜，盡管特意使用了組成比為 ln203 : Ga203 : ZnO = 1 : 1 : l的靶。此外，通過適當(dāng)?shù)卣{(diào)整靶的組成比、沉積壓力 (0. 1Pa 2. OPa)、功率(250W 3000W :直徑為8英寸)、溫度(室溫 IO(TC )、反應(yīng)濺 射的沉積條件等，晶粒的出現(xiàn)或存在以及晶粒的密度能夠得到調(diào)整并且晶粒的直徑能夠在 lnm 10nm的范圍內(nèi)調(diào)整。In-Ga-Zn-O基非單晶膜的厚度優(yōu)選為5nm 20nm。不用說，當(dāng) 在膜中含有晶粒時(shí)，晶粒的尺寸不大于膜的厚度。在本實(shí)施方案中，氧化物半導(dǎo)體層2004a 和2004b的厚度是5nm。 注意，用作氧化物半導(dǎo)體層2003的In-Ga-Zn-0基非單晶膜的沉積條件與用作氧 化物半導(dǎo)體層2004a和2004b的In-Ga-Zn-0基非單晶膜的沉積條件是不同的。例如，在用 作氧化物半導(dǎo)體層2003的In-Ga-Zn-O基非單晶膜的沉積條件中的氧氣流量與氬氣流量的 比值高于在用作氧化物半導(dǎo)體層2004a和2004b的In-Ga-Zn-0基非單晶膜的沉積條件中 的氧氣流量與氬氣流量的比值。具體地，用作氧化物半導(dǎo)體層2004a和2004b的In-Ga-Zn-0 基非單晶膜在稀有氣體(例如，氬氣或氦氣)氣氛(或者具有10%或以下的氧氣以及90% 或以上的氬氣的氣氛)中沉積，以及用作氧化物半導(dǎo)體層2003的In-Ga-Zn-0基非單晶膜 在氧氣氣氛(或者其中氧氣流量等于或大于氬氣流量的氣氛)中沉積。
用作氧化物半導(dǎo)體層2004a和2004b的In-Ga-Zn-0基非單晶膜可以在與于其中 進(jìn)行了反濺射的容器相同或不同的容器中沉積。 在濺射法中，存在使用高頻電源作為濺射電源的RF濺射法、DC濺射法、以及還有 在其中施加脈沖偏壓的脈沖DC濺射法。RF濺射法主要用于沉積絕緣膜，并且DC濺射法主 要用于沉積金屬膜。 此外，存在能夠?qū)⒍鄠€(gè)不同材料的靶布置于其中的多源濺射裝置。使用多源濺射 裝置，不同材料的膜能夠在同一容器中堆積，或者多種材料能夠在同一容器中通過放電同 時(shí)沉積。 此外，有一種在容器內(nèi)包括磁機(jī)構(gòu)并采用磁控濺射法的濺射裝置；以及一種采用 ECR濺射法的濺射裝置，其中該ECR濺射法使用了通過在沒有輝光放電的情況下使用微波 所產(chǎn)生的等離子體。 此外，作為使用濺射法的沉積方法，存在有反應(yīng)濺射法，在該反應(yīng)濺射法中靶基板 和濺射氣體分量在沉積過程中相互間產(chǎn)生化學(xué)反應(yīng)以形成這些材料的化合物薄膜；以及偏壓濺射法，在該偏壓濺射法中電壓在沉積過程中同樣被施加于基板上。
例如，電極2005a、2005b、及2024能夠使用可應(yīng)用于以上實(shí)施方案中的電極215、 216、及217的材料及方法來形成。在此，電極2005a、2005b、及2024具有單層結(jié)構(gòu)的鈦膜。
另外，可以對氧化物半導(dǎo)體層2003的溝道區(qū)域執(zhí)行氧等離子體處理。通過執(zhí)行氧 等離子體處理，TFT能夠是常關(guān)斷的。此外，通過執(zhí)行等離子體處理，能夠修復(fù)蝕刻對氧化 物半導(dǎo)體層2003的破壞。氧等離子體處理優(yōu)選在02或N20氣氛中執(zhí)行，優(yōu)選為其中含有氧 氣的K、He、或Ar氣氛。作為選擇，氧等離子體處理可以在上述氣氛添加了 Cl2或CF4的氣 氛中執(zhí)行。 作為保護(hù)絕緣層2007，能夠使用由濺射法等獲得的氮化硅膜、氧化硅膜、氧氮化硅 膜、氧化鋁膜、氧化鉭膜等。注意，當(dāng)不可還原膜(例如氧化硅膜)被用作保護(hù)絕緣層2007 時(shí)，經(jīng)過以上氧等離子體處理的TFT溝道區(qū)受到了保護(hù)，并且能夠抑制閾值電壓隨時(shí)間而 變動(dòng)。 電極2020、2029、及2028通過濺射法、真空蒸餾法等使用氧化銦(ln203)、氧化銦 和氧化錫的合金(I化0fSn(^，被稱作IT0)等來形成。此類材料用基于鹽酸的溶液等蝕 刻。注意，由于ITO的蝕刻往往會(huì)特別留下殘余物，所以能夠使用氧化銦和氧化鋅的合金 (In203-ZnO)以便提高蝕刻性能。 圖23A和23B分別是這個(gè)階段的柵極布線端部分的截面圖和頂視圖。圖23A是沿 著圖23B中的Cl-C2的截面圖。在圖23A中，形成于保護(hù)絕緣層2054之上的透明導(dǎo)電膜 2055是用于連接的端電極，其中該端電極起著輸入端的作用。此外，在圖23A中，在線端部 分內(nèi)，由與柵極布線相同的材料形成的第一線端2051和由與源極布線相同的材料形成的 連接電極2053相互重疊(在它們之間具有柵極絕緣層2052)并且直接相互接觸以允許電 連續(xù)性。此外，連接電極2053和透明導(dǎo)電膜2055是通過在保護(hù)絕緣膜2054中所設(shè)置的接 觸孔直接相互接觸的以允許電連續(xù)性。 圖23C和23D分別是源極布線端部分的截面圖和頂視圖。圖23C是沿著圖23D中 的Dl-D2的截面圖。在圖23C中，形成于保護(hù)絕緣膜2054之上的透明導(dǎo)電膜2055是用于 連接的端電極，其中該端電極起著輸入端的作用。此外，在圖23C中，在線端部分內(nèi)，由與柵 極布線相同的材料形成的電極2056被布置于與源極布線電連接的第二線端2050之下，使 得與第二線端2050重疊并在它們之間具有柵極絕緣層2052。電極2056與第二線端2050 電連接。當(dāng)電極2056被設(shè)置以具有與第二線端2050不同的電位(例如，浮動(dòng)電位、GND、 或OV)時(shí)，用于防止噪音或靜電的電容能夠被形成。此外，第二線端2050穿過保護(hù)絕緣膜 2054與透明導(dǎo)電膜2055電連接。 多個(gè)柵極布線、源極布線、及電容器布線基于像素密度進(jìn)行設(shè)置。此外，多個(gè)電位 與柵極布線相同的第一線端、電位與源極布線相同的第二線端、電位與電容器布線相同的 第三線端等被布置于線端部分中。每種線端的數(shù)量能夠是給定的數(shù)量并且被適當(dāng)?shù)卮_定。
因此，包括其中是底柵n溝道TFT的TFT的像素TFT部分以及存儲(chǔ)電容器能夠被 完成。然后，它們按與像素對應(yīng)的矩陣布置使得像素部分得以形成；從而，能夠形成用于制 造有源矩陣顯示器件的基板。在本說明書中，為了方便起見將這種基板稱作有源矩陣基板。
當(dāng)有源矩陣液晶顯示器件被形成時(shí)，液晶層被設(shè)置于有源矩陣基板與設(shè)置有對電 極(counter electrode)的對基板(countersubstrate)之間，并且有源矩陣基板和對基板被固定。與設(shè)置于對基板上的對電極電連接的公共電極被設(shè)置于有源矩陣基板之上，并且 與公共電極電連接的第四電極被設(shè)置于線端部分中。第四線端是使公共電極具有固定電位 (例如，GND或0V)的線端。 在本實(shí)施方案中所獲得的n溝道晶體管將In-Ga-Zn-0基非單晶膜用于溝道形成 區(qū)從而具有良好的動(dòng)態(tài)特性，由此以上驅(qū)動(dòng)技術(shù)能夠結(jié)合使用。 此外，在形成發(fā)光顯示器件時(shí)，為了設(shè)置有機(jī)發(fā)光元件的一極(也稱作陰極)以具 有低電源電壓，例如GND或OV，用于使陰極具有低電源電壓(例如GND或0V)的第四線端被 設(shè)置于線端部分中。此外，在形成發(fā)光顯示器件時(shí)，除了源極布線和柵極布線之外，還設(shè)置 了電源線。因此，與電源線電連接的第五線端被設(shè)置于線端部分中。 柵極線驅(qū)動(dòng)電路或源極線驅(qū)動(dòng)電路由使用氧化物半導(dǎo)體的TFT構(gòu)成，由此減少了 制造成本。因而，在驅(qū)動(dòng)電路中所包含的TFT的柵電極直接連接到源極布線或漏極布線使 得接觸孔的數(shù)量得以減少，由此能夠提供其中減少了驅(qū)動(dòng)電路所占用的面積的顯示器件。
因此，根據(jù)本實(shí)施方案，具有高電特性的高可靠性顯示器件能夠以低成本提供。
注意，本實(shí)施方案能夠適當(dāng)結(jié)合其他實(shí)施方案來實(shí)施。
(實(shí)施方案8) 在本實(shí)施方案中，發(fā)光顯示器件將作為在實(shí)施方案6中所示出的顯示器件的一個(gè) 實(shí)例來描述。例如，將電致發(fā)光用于發(fā)光元件的發(fā)光顯示器件將在本實(shí)施方案中描述。
利用電致發(fā)光的發(fā)光元件根據(jù)發(fā)光材料是有機(jī)化合物還是無機(jī)化合物來劃分。一 般地，前者稱作有機(jī)EL元件，而后者則稱作無機(jī)EL元件。 在有機(jī)EL元件中，通過將電壓施加到發(fā)光元件，電子和空穴由一對電極分別注入 包含發(fā)光有機(jī)化合物的層中，并且電流在其中流過。然后，這些載流子(電子和空穴)重新 組合，使得發(fā)光有機(jī)化合物被設(shè)置為激發(fā)態(tài)。該發(fā)光有機(jī)化合物在由激發(fā)態(tài)回復(fù)到基態(tài)時(shí) 發(fā)出光?；谶@樣的機(jī)制，這種發(fā)光元件被稱作電流激勵(lì)發(fā)光元件。 無機(jī)EL元件根據(jù)元件結(jié)構(gòu)劃分為分散無機(jī)EL元件和薄膜無機(jī)EL元件。分散無機(jī)
EL元件包括發(fā)光材料的粒子被散布于粘合劑中的發(fā)光層，以及它的發(fā)光機(jī)制是利用施主能
級及受主能級的施主_受主重結(jié)合發(fā)光。薄膜無機(jī)EL元件具有其中發(fā)光層被夾在電介質(zhì)
層之間的結(jié)構(gòu)，其中該發(fā)光層還被夾在電極之間，以及它的發(fā)光機(jī)制被定位于利用金屬離
子的內(nèi)殼層電子躍遷的發(fā)光。注意，在此，有機(jī)EL元件作為發(fā)光元件描述。 在本實(shí)施方案的顯示器件中的像素的電路布局將參考圖24進(jìn)行描述。圖24是示
出本實(shí)施方案中的顯示器件的像素電路布局的電路圖。 如圖24所示出的，本實(shí)施方案中的顯示器件的像素包括晶體管851、存儲(chǔ)電容器 852、晶體管853、及發(fā)光元件854。 晶體管851的柵極與掃描線855電連接，并且它的源極和漏極中的一個(gè)與信號線
856電連接。高電源電壓通過存儲(chǔ)電容器852被施加到晶體管851的源極和漏極中的另一 個(gè)。 晶體管853的柵極與晶體管851的源極和漏極中的另一個(gè)電連接。高電源電壓被 施加到晶體管853的源極和漏極中的一個(gè)。 發(fā)光元件854具有第一線端和第二線端。第一線端與晶體管853的源極和漏極中 的另一個(gè)電連接。低電源電壓被施加到第二線端。
然后，圖24所示出的像素的操作將被描述。 在本實(shí)施方案的顯示器件中的像素的顯示操作的一個(gè)實(shí)例將被描述。
首先，選擇要寫入數(shù)據(jù)的像素。在所選像素中，晶體管851由從掃描線855輸入的 掃描信號導(dǎo)通，并且為固定電壓的視頻信號(也稱作數(shù)據(jù)信號)由信號線856輸入到晶體 管853的柵極。 晶體管852由響應(yīng)于輸入到柵極的數(shù)據(jù)信號的電壓導(dǎo)通或截止。當(dāng)晶體管853導(dǎo) 通時(shí)，施加于發(fā)光元件854的第一線端及第二線端之間的電壓取決于晶體管853的柵極電 壓及高電源電壓。此時(shí)，電流流過發(fā)光元件854取決于施加在第一線端及第二線端之間的 電壓，并且發(fā)光元件854發(fā)出具有與流過其中的電流大小相應(yīng)的照度的光。此外，由于晶體 管853的柵極電壓由存儲(chǔ)電容器852維持一定時(shí)期，發(fā)光元件854在一定時(shí)期內(nèi)保持發(fā)光 狀態(tài)。 如果從信號線856輸入到像素的數(shù)據(jù)信號是數(shù)字的，則像素通過導(dǎo)通或截止晶體 管851進(jìn)入發(fā)光狀態(tài)或非發(fā)光狀態(tài)。因此，灰度級能夠由面積比灰度法或者時(shí)間比灰度法 表示。面積比灰度法指的是一種驅(qū)動(dòng)方法，通過該驅(qū)動(dòng)方法一個(gè)像素被劃分為多個(gè)子像素 并且每個(gè)具有圖24所示出的結(jié)構(gòu)的子像素根據(jù)數(shù)據(jù)信號獨(dú)立地驅(qū)動(dòng)使得灰度級得以表 示。此外，時(shí)間比灰度法指的是一種驅(qū)動(dòng)方法，通過該驅(qū)動(dòng)技術(shù)像素處于發(fā)光狀態(tài)的時(shí)期受 到控制使得灰度級得以表示。 由于發(fā)光元件的響應(yīng)速度高于液晶元件等的響應(yīng)速度，因此與液晶元件相比，發(fā) 光元件適合于時(shí)間比灰度法。具體地，當(dāng)顯示由時(shí)間灰度法進(jìn)行時(shí)，一個(gè)幀周期被分成多個(gè) 子幀周期。然后，根據(jù)視頻信號，像素中的發(fā)光元件在每個(gè)子幀周期內(nèi)被設(shè)置成發(fā)光狀態(tài)或 非發(fā)光狀態(tài)。通過將一個(gè)幀周期分成多個(gè)子幀周期，像素在一個(gè)幀周期內(nèi)實(shí)際發(fā)光的總時(shí) 長能夠以視頻信號來控制，并且灰度級能夠得以表示。 在發(fā)光顯示器件的驅(qū)動(dòng)電路當(dāng)中，能夠由n溝道TFT構(gòu)建的驅(qū)動(dòng)電路的一部分能 夠被形成于其中像素部分的TFT所形成的基板上。此外，信號線驅(qū)動(dòng)器和掃描線驅(qū)動(dòng)電路 能夠僅由n溝道TFT構(gòu)成。 然后，發(fā)光元件的結(jié)構(gòu)將參考圖25A 25C進(jìn)行描述。在此，像素在n溝道驅(qū)動(dòng)
TFT的情況下的截面結(jié)構(gòu)作為一個(gè)實(shí)例進(jìn)行描述。分別是使用于圖25A、25B、及25C的顯示
器件中的驅(qū)動(dòng)TFT的TFT 7001、7011、及7021能夠以與上述實(shí)施方案所示出的TFT相似的
方式來形成，包括作為半導(dǎo)體層的氧化物半導(dǎo)體層，并且具有高可靠性。 為了引出由發(fā)光元件發(fā)出的光，陽極和陰極需要至少有一個(gè)是透明的。TFT和發(fā)光
元件被形成于基板之上。存在具有以下結(jié)構(gòu)的發(fā)光元件光穿過與基板相反的表面引出的
頂發(fā)光結(jié)構(gòu)，光穿過基板側(cè)的表面引出的底發(fā)光結(jié)構(gòu)，以及光穿過基板側(cè)的表面和與基板
相反的表面引出的雙發(fā)光結(jié)構(gòu)光。本發(fā)明的像素結(jié)構(gòu)能夠被應(yīng)用于具有這些發(fā)光結(jié)構(gòu)中的
任何一種的發(fā)光元件。 具有頂發(fā)光結(jié)構(gòu)的發(fā)光元件將參考圖25A進(jìn)行描述。 圖25A是以下像素的截面圖，其中在該像素內(nèi)作為驅(qū)動(dòng)TFT的TFT7001是n溝道 TFT并且由發(fā)光元件7002發(fā)出的光穿過陽極7005。在圖25A中，發(fā)光元件7002的陰極7003 與作為驅(qū)動(dòng)TFT的TFT7001相互電連接，并且發(fā)光層7004和陽極7005被依次堆疊于陰極 7003之上。作為陰極7003，只要具有低逸出功并反射光線，任何導(dǎo)電膜都能夠被使用。例如，Ca、 Al、 CaF、 MgAg、 AlLi等優(yōu)選被使用。發(fā)光層7004可以使用單個(gè)層或者通過堆疊多 個(gè)層來形成。當(dāng)發(fā)光層7004使用多個(gè)層來形成時(shí)，發(fā)光層7004通過將電子注入層、電子 傳輸層、發(fā)光層、空穴傳輸層、及空穴注入層按順序堆疊于陰極7003之上而形成。注意，不 一定要形成所有這些層。陽極7005使用透光導(dǎo)電膜來形成，例如含有氧化鎢的氧化銦、含 有氧化鴇的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(以下稱作 I TO)、氧化銦鋅、或者其中添加了氧化硅的氧化銦錫。 發(fā)光元件7002對應(yīng)于其中陰極7003和陽極7005夾著發(fā)光層7004的區(qū)域。在圖 25A所示出的像素中，光由發(fā)光元件7002發(fā)射到陽極7005側(cè)，如箭頭所示。
然后，具有底發(fā)光結(jié)構(gòu)的發(fā)光元件將參考圖25B進(jìn)行描述。圖25B是以下像素的 截面圖，其中在該像素內(nèi)驅(qū)動(dòng)TFT 7011是n溝道TFT并且由發(fā)光元件7012發(fā)出的光穿過 陰極7017。在圖25B中，發(fā)光元件7012的陰極7017被形成于與驅(qū)動(dòng)TFT 7011電連接的 透光導(dǎo)電膜7013之上，并且發(fā)光層7014和陽極7015被依次堆疊于陰極7017之上。注意， 當(dāng)陽極7015具有透光性質(zhì)時(shí)，可以形成用于反射或阻擋光線的遮光膜7016以便覆蓋陽極 7015。如同在圖25A的情況中，多種材料都能夠用于陰極7017，只要材料是具有低逸出功 的導(dǎo)電材料。注意，陰極7017具有能夠透射光線的厚度(優(yōu)選具有大約5nm 30nm)。例 如，厚20nm的鋁膜能夠被用作陰極7017。發(fā)光層7014可以像在圖25A中的那樣由單個(gè)層 或者通過堆疊多個(gè)層來形成。陽極7015不一定要透射光線，但是能夠使用如圖25A中的透 光膜來形成。例如，遮光膜7016能夠使用反射光線的金屬形成；但是，本發(fā)明的一種實(shí)施方 案并不限定于金屬膜。例如，能夠使用添加了黑色顏料的樹脂。 發(fā)光元件7012對應(yīng)于其中陰極7017和陽極7015夾著發(fā)光層7014的區(qū)域。在圖 25B所示出的像素中，光由發(fā)光元件7012發(fā)射到陰極7017側(cè)，如箭頭所示。
然后，具有雙發(fā)光結(jié)構(gòu)的發(fā)光元件將參考圖25C進(jìn)行描述。在圖25C中，發(fā)光元 件的陰極7027被形成于與驅(qū)動(dòng)TFT7021電連接的透光導(dǎo)電膜7023之上，并且發(fā)光層7024 和陽極7025被依次堆疊于陰極7027之上。如同圖25A的情形那樣，多種材料都能夠用于 陰極7027，只要材料是具有低逸出功的導(dǎo)電材料。注意，陰極7027具有能夠透射光線的厚 度。例如，具有厚度20nm的Al能夠用作陰極7027。如同在圖25A中，發(fā)光層7024可以使 用單個(gè)層或多個(gè)層的堆疊來形成。如同在圖25A中那樣，陽極7025能夠使用透光導(dǎo)電膜來 形成。 發(fā)光元件7022對應(yīng)于陰極7027、發(fā)光層7024、及陽極7025相互重疊的區(qū)域。在 圖25C所示出的像素中，光由發(fā)光元件7022發(fā)射到陽極7025側(cè)和陰極7027側(cè)，如箭頭所 示。 注意，盡管有機(jī)EL元件在此作為發(fā)光元件來描述，但是也能夠?qū)o機(jī)EL元件設(shè)置 為發(fā)光元件。 注意，在本實(shí)施方案中描述了一個(gè)實(shí)例，在該實(shí)例中控制發(fā)光元件的驅(qū)動(dòng)的 TFT(也稱作驅(qū)動(dòng)TFT)與發(fā)光元件電連接；作為選擇，可以使用以下結(jié)構(gòu)，在該結(jié)構(gòu)中用于 電流控制的TFT被連接在驅(qū)動(dòng)TFT與發(fā)光元件之間。 然后，本實(shí)施方案中的顯示器件(也稱作發(fā)光板)的外觀及截面將參考圖26A和 26B進(jìn)行描述。圖26A是本實(shí)施方案中的顯示器件的頂視圖，在該顯示器件中TFT與形成 于第一基板之上的發(fā)光元件由密封材料密封在第一基板和第二基板之間。圖26B是沿著圖26A中的H-I的截面圖。 密封材料4505被提供以便包圍像素部分4502、信號線驅(qū)動(dòng)電路4503a和4503b、 以及設(shè)置于第一基板4501之上的掃描線驅(qū)動(dòng)電路4504a和4504b。此外，第二基板4506 被設(shè)置于像素部分4502、信號線驅(qū)動(dòng)電路4503a和4503b、以及掃描線驅(qū)動(dòng)電路4504a和 4504b之上。因此，像素部分4502、信號線驅(qū)動(dòng)電路4503a和4503b、以及掃描線驅(qū)動(dòng)電路 4504a和4504b用第一基板4501、密封材料4505、及第二基板4506與填充料4507 —起來密 封。以這種方式，優(yōu)選用具有高氣密性及脫氣少的保護(hù)膜(例如附著膜或紫外線固化樹脂 膜)或覆蓋材料來包裝(密封)像素部分4502、信號線驅(qū)動(dòng)電路4503a和4503b、以及掃描 線驅(qū)動(dòng)電路4504a和4504b，使得像素部分4502、信號線驅(qū)動(dòng)電路4503a和4503b、以及掃描 線驅(qū)動(dòng)電路4504a和4504b不暴露于空氣中。 形成于第一基板4501之上的像素部分4502、信號線驅(qū)動(dòng)電路4503a和4503b、以 及掃描線驅(qū)動(dòng)電路4504a和4504b每個(gè)都包括多個(gè)TFT。在圖26B中，包含于像素部分4502 中的TFT 4510與包含于信號線驅(qū)動(dòng)電路4503a中的TFT 4509作為一個(gè)實(shí)例來說明。
作為TFT 4509和4510，能夠使用在實(shí)施方案4中所示出的高可靠性的TFT，其中 該TFT包括作為半導(dǎo)體層的氧化物半導(dǎo)體層。作為選擇，可以使用在實(shí)施方案5中所示出 的TFT。在本實(shí)施方案中，TFT 4509和4510是n溝道TFT 。 此外，參考數(shù)字4511指示發(fā)光元件。作為包含于發(fā)光元件4511中的像素電極的 第一電極4517與TFT 4510的源電極或漏電極電連接。注意，發(fā)光元件4511具有由第一電 極4517、電致發(fā)光層4512、及第二電極4513組成的層狀結(jié)構(gòu)；但是，發(fā)光元件的結(jié)構(gòu)并不限 定于本實(shí)施方案所示出的結(jié)構(gòu)。發(fā)光元件4511的結(jié)構(gòu)能夠根據(jù)將光由發(fā)光元件4511引出 的方向等適當(dāng)?shù)馗淖儭?堆層4520使用有機(jī)樹脂膜、無機(jī)絕緣膜、或有機(jī)聚硅氧烷來形成。特別地，優(yōu)選的 是堆層4520使用光敏材料來形成以在第一電極4517之上具有開口部分，并且開口部分的 側(cè)壁被形成具有連續(xù)曲率的斜面。 電致發(fā)光層4512可以使用單個(gè)層或多個(gè)層的堆疊來形成。 為了防止氧氣、氫氣、水汽、二氧化碳等進(jìn)入發(fā)光元件4511，可以在第二電極4513 和堆層4520之上形成保護(hù)層。作為保護(hù)層，能夠形成氮化硅膜、氮化氧化硅膜、DLC(類金 剛石碳)膜等。 此外，來自FPC 4518a和4518b的多種信號及電位被提供給信號線驅(qū)動(dòng)電路4503a 和4503b、掃描線驅(qū)動(dòng)電路4504a和4504b、或像素部分4502。 在本實(shí)施方案中，連接端電極4515使用與包含于發(fā)光元件4511中的第一電極 4517相同的導(dǎo)電膜來形成。端電極4516使用與TFT 4509和4510的源電極和漏電極相同 的導(dǎo)電膜來形成。 連接端電極4515通過各向異性導(dǎo)電膜4519與FPC4518a的一個(gè)線端電連接。
位于光從發(fā)光元件4511發(fā)出的方向上的第二基板需要具有透光性質(zhì)。在那種情 況下，則使用透光材料，例如玻璃板、塑料板、聚酯膜、或丙烯酸膜。 作為填充料4507，除了惰性氣體(例如氮?dú)饣驓鍤?以外還能夠使用紫外線固化 樹脂或熱固樹膠。例如，能夠使用聚氯乙烯(PVC)、丙烯酸、聚酰亞胺、環(huán)氧樹脂、硅樹脂、 聚乙烯醇縮丁醛(PVB)、或乙烯-醋酸乙烯酯(EVA)。在本實(shí)施方案中，氮?dú)獗挥米魈畛淞?507。 如果有必要，可以將光學(xué)膜(例如偏振片、圓偏振片(包括橢圓偏振片)、延遲片 (1/4波片或半波片)、或?yàn)V色片)適當(dāng)?shù)卦O(shè)置于發(fā)光元件的發(fā)光表面上。此外，偏振片或圓 偏振片可以裝備防反射膜。例如，能夠進(jìn)行防眩處理，通過該防眩處理所反射的光線能夠在 不均勻的表面上被散射開以降低眩光。 作為信號線驅(qū)動(dòng)電路4503a和4503b以及掃描線驅(qū)動(dòng)電路4504a和4504b，使用單 晶半導(dǎo)體膜或多晶半導(dǎo)體膜形成的驅(qū)動(dòng)電路可以安裝在分別準(zhǔn)備的基板上。作為選擇，只 有信號線驅(qū)動(dòng)電路或其中一部分，或者掃描線驅(qū)動(dòng)電路或其中一部分可以分別形成以備安 裝。本實(shí)施方案并不限定于圖26A和26B中的結(jié)構(gòu)。 通過以上步驟，高可靠性的發(fā)光顯示器件(顯示板)能夠得以制造。
注意，本實(shí)施方案能夠適當(dāng)?shù)亟Y(jié)合其他實(shí)施方案所公開的結(jié)構(gòu)。
(實(shí)施方案9) 在本實(shí)施方案中，電子紙將作為實(shí)施方案6所示出的顯示器件的一個(gè)實(shí)例來描 述。 以上實(shí)施方案所示出的邏輯電路能夠被使用在電子紙中。電子紙也被稱作電泳顯 示器件(電泳顯示器)而其優(yōu)點(diǎn)是具有與普通紙相當(dāng)?shù)母呖勺x性并且比其他顯示器件更低 的功率消耗，并且既薄又輕。 可以考慮電泳顯示器的多種模式。電泳顯示器包括含有具有正電荷的第一粒子和 具有負(fù)電荷的第二粒子的多個(gè)微膠囊，并且被散布于溶劑或溶質(zhì)中。通過將電場施加于微 膠囊，微膠囊中的粒子在彼此相反的方向上移動(dòng)，并且只有聚集在一側(cè)的粒子的顏色被顯 示。注意，第一粒子或第二粒子含有染料以及在沒有電場時(shí)不移動(dòng)。此外，第一粒子和第二 粒子的顏色(包括無色)互不相同。 因此，電泳顯示器使用了所謂的介電泳效應(yīng)，其中在該介電泳效應(yīng)中具有高介電 常數(shù)的基板移動(dòng)到具有高電場的區(qū)域。電泳顯示其不需要液晶顯示器件所必需的偏振片及 對基板，使得電泳顯示器的厚度和重量減小一半。 其中微膠囊散布于溶劑里的基板被稱作電子墨水，并且該電子墨水能夠被打印在 玻璃、塑料、織物、紙張等的表面上。此外，通過使用濾色片或含有顏料的粒子，顏色顯示是 可能的。 此外，當(dāng)多個(gè)以上微膠囊被布置于有源矩陣基板之上使得被布置于兩個(gè)電極之間
的時(shí)候，有源矩陣顯示器件能夠得以完成，以及顯示能夠通過將電場施加于微膠囊上來進(jìn)
行。例如，能夠使用以實(shí)施方案4或?qū)嵤┓桨?中的TFT獲得的有源矩陣基板 注意，對于微膠囊中的第一粒子和第二粒子，可以使用導(dǎo)電材料、絕緣材料、半導(dǎo)
體材料、磁性材料、液晶材料、鐵電材料、電致發(fā)光材料、電泳材料、或磁泳材料中的一種或
它們的復(fù)合材料。 然后，在本實(shí)施方案中的電子紙的結(jié)構(gòu)的一個(gè)實(shí)例將參考圖27進(jìn)行描述。圖27 是示出本實(shí)施方案中的電子紙的結(jié)構(gòu)的截面圖。 圖27所示出的電子紙包括在基板580之上的TFT 581 ;堆疊于TFT 581之上的絕 緣層583、584、及584 ;通過設(shè)置于絕緣層583 585中的開口部分與TFT 581的源電極或 漏電極接觸的電極587 ;以及在設(shè)置于基板596上的電極587和電極588之間包含球形粒子589，其中每個(gè)球形粒子589包括黑色區(qū)590a、白色區(qū)590b、以及包圍黑色區(qū)590a和白色 區(qū)590b并以液體填充的空腔594 ;以及設(shè)置于球形粒子589周圍的填充料595。
TFT 581能夠以與實(shí)施方案4所示出的TFT相似的方式形成并且是包含作為半導(dǎo) 體層的氧化物半導(dǎo)體層的高可靠性的TFT。作為選擇，在實(shí)施方案5中所示出的TFT能夠被 應(yīng)用于本實(shí)施方案中的TFT 581。 —種使用球形粒子589的方法被稱作扭轉(zhuǎn)球顯示法。在扭轉(zhuǎn)球顯示系統(tǒng)中，每個(gè) 都著上黑色及白色的球形粒子被布置于第一電極和第二電極之間，其中這兩個(gè)電極被用于 顯示元件，并且電位差產(chǎn)生于第一電極和第二電極之間以控制球形粒子的取向；因此，顯示 得以進(jìn)行。 此外，作為球形元件的替代，電泳元件也能夠被使用。直徑約為10 ii m 200 ii m的 微膠囊被使用，其中在該微膠囊內(nèi)封裝有透明液體、帶正電的白色微粒以及帶負(fù)電的黑色 微粒。在設(shè)置于第一電極和第二電極之間的微膠囊中，當(dāng)電場被施加于第一 電極和第二電 極之間的時(shí)候，白色微粒和黑色粒子朝著彼此相反的方向移動(dòng)，使得能夠顯示白色或黑色。 電泳顯示元件是應(yīng)用這種規(guī)律的顯示元件。電泳顯示元件具有比液晶顯示元件更高的反射 率，因而，輔助光是非必要的。此外，功率消耗是低的，并且顯示部分在微暗的場所也能夠識(shí) 別。此外，即使在沒有給顯示部分提供功率時(shí)，能夠保持之前已經(jīng)顯示的圖像。因此，所顯 示的圖像能夠被保存即使具有顯示功能的半導(dǎo)體器件(可以簡稱作顯示器件或設(shè)置有顯 示器件的半導(dǎo)體器件)與電波源相隔開。 例如，本說明書所公開的發(fā)明的一個(gè)實(shí)施方案的邏輯電路能夠用作本實(shí)施方案中
的電子紙的驅(qū)動(dòng)電路。此外，例如，由于使用氧化物半導(dǎo)體層的薄膜晶體管能夠被應(yīng)用于顯
示部分中的晶體管，所以驅(qū)動(dòng)電路和顯示部分能夠被設(shè)置于同一基板上。 電子紙能夠使用于顯示信息的各種領(lǐng)域的電子器件中。例如，電子紙能夠應(yīng)用于
電子書(e-book)閱讀器(電子書)、海報(bào)、車輛(例如火車)上的廣告、或者各種卡(例如
信用卡)上的顯示。這種電子器件的一個(gè)實(shí)例將在圖28中進(jìn)行說明。圖28示出了實(shí)例電
子書閱讀器2700。 如圖28所示出的，電子書閱讀器2700具有兩個(gè)外殼2701和2703。外殼2071和 2703與軸部分2711結(jié)合，并且電子書閱讀器2700能夠以軸部分2711作為軸來打開及關(guān) 閉。使用這種結(jié)構(gòu)，電子書閱讀器2700能夠像紙質(zhì)書那樣操作。 顯示部分2705被結(jié)合到外殼2701內(nèi)。顯示部分2707被結(jié)合到外殼2703內(nèi)。顯 示部分2705和2707可以顯示同一圖像或不同圖像。例如，當(dāng)顯示部分顯示不同圖像時(shí)，文 本能夠顯示于右側(cè)顯示部分(圖28中的顯示部分2705)上和圖像能夠顯示于左側(cè)顯示部 分(圖28中的顯示部分2707)上。 此外，圖28示出了其中外殼2701設(shè)置有操作部分等的一個(gè)實(shí)例。例如，外殼2701 設(shè)置有電源開關(guān)2721、操作按鍵2723、揚(yáng)聲器2725等。頁面能夠用操作按鍵2723來翻轉(zhuǎn)。 注意，鍵盤、指點(diǎn)裝置等可以設(shè)置于外殼中的顯示部分的相同側(cè)。此外，用于外部連接的線 端(例如，耳機(jī)端、USB端、及能夠連接多種電纜(例如AC適配器或USB線)的線端)，用于 插入記錄媒體的部分等可以被設(shè)置在外殼的后表面或側(cè)表面上。此外，電子書閱讀器2700 可以起到電子詞典的作用。 另夕卜，電子書閱讀器2700可以無線傳輸和接收信息。電子書閱讀器2700能夠具有這樣的結(jié)構(gòu)，在該結(jié)構(gòu)中所需的書數(shù)據(jù)等以無線方式從電子書服務(wù)器上購買并下載。
(實(shí)施方案10) 在本實(shí)施方案中，板載系統(tǒng)型(system-on-panel)顯示器件將作為實(shí)施方案6中 的顯示器件的一個(gè)實(shí)施方案進(jìn)行描述。 作為本說明書所公開的發(fā)明的一種實(shí)施方案的邏輯電路能夠應(yīng)用于板載系統(tǒng)型 顯示器件，在該顯示器件中顯示部分和驅(qū)動(dòng)電路被設(shè)置于同一基板上。顯示器件的具體結(jié) 構(gòu)將在下面描述。 本實(shí)施方案中的顯示器件包括顯示元件。作為顯示元件，能夠使用液晶元件(也 稱作液晶顯示元件)或發(fā)光元件(也稱作發(fā)光顯示元件)。發(fā)光元件在類型上包括其照度 由電流或電壓所控制的元件，具體包括無機(jī)電致發(fā)光(EL)元件、有機(jī)EL元件等。此外，還 能夠使用其對比度可通過電效應(yīng)改變的顯示媒體，例如電子墨水。 另外，本實(shí)施方案中的顯示器件在類型上包括顯示元件被密封于其中的面板，以 及其中包含控制器的IC等被安裝于面板上的模塊。此外，在顯示元件于制造顯示器件的過 程中被完成之前，本實(shí)施方案涉及元件基板。元件基板設(shè)置有用于給多個(gè)像素中的每個(gè)像 素的顯示元件供應(yīng)電流的裝置。具體地，元件基板可以是其中只設(shè)置了顯示元件的像素電 極的情形，在用作像素電極的導(dǎo)電膜形成之后并在導(dǎo)電膜被蝕刻以形成像素電極之前的情 形，或者其他情形。 注意，本說明書中的顯示器件指的是圖像顯示器件，顯示器件、或光源(包括照明 器件)。此外，顯示器件在類型上包括以下模塊中的任意一種含有連接器的模塊，例如柔 性印制電路(FPC)、帶式自動(dòng)鍵合(TAB)帶、或帶載封裝(TCP);含有在其末端設(shè)置有印制布 線板的TAB帶或TCP的模塊；以及含有通過玻璃上芯片(COG)法直接安裝于顯示元件上的 集成電路(IC)的模塊。 然后，其中是本實(shí)施方案中的顯示器件的一種實(shí)施方案的液晶顯示板的外觀及截 面將參考圖29A 29C進(jìn)行描述。 圖29A和29B各自是本實(shí)施方案中的顯示器件的頂視圖，在該顯示器件中液晶元 件4013以及TFT 4010和4011用密封材料4005密封于第一基板4001和第二基板4006之 間，其中該TFT4010和4011包含實(shí)施方案4所示出的作為半導(dǎo)體層的In-Ga-Zn-0基非單 晶膜，該In-Ga-Zn-0基非單晶膜被形成于第一基板4001上。圖29C是沿著圖29A和29B 中的M-N的截面圖。 在本實(shí)施方案的顯示板中，設(shè)置了密封材料4005以便包圍設(shè)置于第一基板4001 上的像素部分4002及掃描驅(qū)動(dòng)電路4004。第二基板4006被設(shè)置于像素部分4002和掃描 線驅(qū)動(dòng)電路4004之上。因此，像素部分4002和掃描線驅(qū)動(dòng)電路4004以及液晶層4008由 第一基板4001、密封材料4005、及第二基板4006所密封。此外，其中使用分別準(zhǔn)備于基板 上的單晶半導(dǎo)體膜或多晶半導(dǎo)體膜來形成的信號線驅(qū)動(dòng)電路4003被設(shè)置于與由第一基板 4001之上的密封材料4005所包圍的區(qū)域不同的區(qū)域中。 注意，對分開形成的驅(qū)動(dòng)電路的連接方法沒有特殊的限定，并且能夠使用COG方 法、引線鍵合法、TAB法等。圖29A示出了其中信號線驅(qū)動(dòng)電路4003通過COG法安裝的一 個(gè)實(shí)例。圖29B示出其中信號驅(qū)動(dòng)電路4003通過TAB法安裝的一個(gè)實(shí)例。
設(shè)置于第一基板4001之上的像素部分4002和掃描線驅(qū)動(dòng)電路4004每個(gè)都包括多個(gè)TFT。圖29C示出了包含于像素部分4002中的TFT 4010和包含于掃描線驅(qū)動(dòng)電路 4004中的TFT4011。絕緣層4020和4021被設(shè)置于TFT 4010和4011之上。
作為TFT 4010和4011，能夠使用在實(shí)施方案4中所示出的高可靠性的TFT，其中 該TFT包括作為半導(dǎo)體層的氧化物半導(dǎo)體層。作為選擇，可以使用在實(shí)施方案5中所示出 的TFT。在本實(shí)施方案中，TFT 4010和4011是n溝道TFT。 包含于液晶元件4013中的像素電極4030與TFT 4010電連接。液晶元件4013的 對電極4031被形成于第二基板4006上。液晶元件4013對應(yīng)于其中像素電極4030、對電極 4031、以及液晶層4008相互重疊的區(qū)域。像素電極4030和對電極4031分別設(shè)置有用作取 向膜的絕緣層4032和4033，并且夾著液晶層4008，絕緣層4032和4033在它們之間。
可應(yīng)用于以上實(shí)施方案中的基板210上的材料及制造方法能夠被應(yīng)用于第一基 板4001和第二基板4006。 間隔4035是通過對絕緣膜進(jìn)行選擇性蝕刻所獲得的柱形分隔物，并且被設(shè)置以 便控制像素電極4030與對電極4031之間的距離(單元間隙)。注意，可以使用球形間隔。 此外，對電極4031與設(shè)置于與TFT 4010相同的基板之上的公共電位線電連接。對電極4031 和公共電位線能夠通過布置于這對基板之間的導(dǎo)電粒子相互電連接。注意，導(dǎo)電粒子包含 于密封材料4005中。 注意，盡管本實(shí)施方案顯示透射液晶顯示器件的一個(gè)實(shí)例，但是本發(fā)明同樣能夠 被應(yīng)用于反射液晶顯示器件或透反液晶顯示器件。 作為本實(shí)施方案中的液晶顯示器件，顯示了一個(gè)實(shí)例，在該實(shí)例中偏振片被設(shè)置 于基板的外側(cè)(在觀察者側(cè))以及用于顯示元件的色彩層及電極依次設(shè)置于內(nèi)側(cè)；作為選 擇，偏振片可以設(shè)置于基板的內(nèi)側(cè)。此外，偏振片和色彩層的層狀結(jié)構(gòu)并不限定于本實(shí)施方 案中的那種，并且可以根據(jù)偏振片及色彩層的材料或者制造過程的條件適當(dāng)?shù)卮_定。此外， 可以設(shè)置用作黑底(black matrix)的遮光膜。 在本實(shí)施方案中，為了減小TFT的表面不均勻性以及提供TFT的可靠性，TFT由用 作保護(hù)層或平面化絕緣膜的絕緣層(絕緣層4020和4021)覆蓋。注意，保護(hù)層防止污染雜 質(zhì)(例如有機(jī)物、金屬、或空氣中所含有的水汽)穿過，因而優(yōu)選是致密的。保護(hù)層可以通 過濺射法由以下膜的單層或疊層形成氧化硅膜、氮化硅膜、氧氮化硅膜、氮化氧化硅膜、氧 化鋁膜、氮化鋁膜、氧氮化鋁膜、或氮化氧化鋁膜。其中保護(hù)層由濺射法形成的實(shí)例在本實(shí) 施方案中示出；但是，本發(fā)明的一種實(shí)施方案并不特別限定于此，并且保護(hù)層可以通過多種 方法形成。此外，通過使用不可還原膜，保護(hù)層同樣能夠用作降低防止層。
在此，具有層狀結(jié)構(gòu)的絕緣層4020被形成為保護(hù)層。在這種情況下，作為絕緣 層4020的第一層，氧化硅膜通過濺射法來形成。將氧化硅膜用作保護(hù)層可有效防止小丘 (hillock)出現(xiàn)于用作源電極和漏電極的鋁膜中。 此外，絕緣層被形成為保護(hù)層的第二層。在此，作為絕緣層4020的第二層，氮化硅 膜通過濺射法來形成。將氮化硅膜用作保護(hù)層能夠防止可移動(dòng)離子(例如鈉)進(jìn)入半導(dǎo)體 區(qū)以及防止改變TFT的電特性。 此外，在保護(hù)層形成以后，可以對半導(dǎo)體層進(jìn)行退火(250°C 400°C )。 然后，絕緣層4021被形成為平面化絕緣膜。具有耐熱性的有機(jī)材料(例如聚酰亞
胺、丙烯酸、聚酰亞胺酰胺、苯并環(huán)丁烯、聚酰胺、或環(huán)氧樹脂)能夠用于絕緣層4021。除了此類有機(jī)材料以外，還可能使用低介電常數(shù)的材料(低k值材料)、硅氧烷基樹脂、磷硅酸鹽 玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)等。注意，絕緣層4021可以通過堆疊多個(gè)由此類材料 形成的絕緣膜而形成。 注意，硅氧烷基樹脂是一種以硅氧烷材料作為起始材料形成并具有Si-O-Si鍵的 樹脂。硅氧烷基樹脂可以包括作為取代基的有機(jī)基團(tuán)(例如，烷基或芳基)或氟代基團(tuán)。有 機(jī)基團(tuán)可以包括氟代基團(tuán)。 對形成絕緣層4021的方法沒有特別的限定，并且絕緣層4021能夠根據(jù)其材料由 以下方法及裝置中的任意一種來形成濺射法、SOG法、旋涂、浸涂、噴涂、液滴排放法(例 如，噴墨法、絲網(wǎng)印刷、或膠版印刷)、刮刀(doctor knife)、輥涂機(jī)、幕涂機(jī)、刮刀式涂機(jī)等。 當(dāng)絕緣層4021使用流體材料形成時(shí)，半導(dǎo)體層可以在烘焙絕緣層4021的步驟中進(jìn)行退火 (300°C 400°C )。烘焙絕緣層4021的步驟用于對半導(dǎo)體層進(jìn)行退火，由此顯示設(shè)備能夠 被有效地制造。 像素電極4030和對電極4031能夠使用透光導(dǎo)電材料來形成，例如含有氧化鎢的 氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫 (以下稱作ITO)、氧化銦鋅，或者其中添加了氧化硅的氧化銦錫。 作為選擇，像素電極4030和對電極4031能夠使用含有導(dǎo)電高分子的導(dǎo)電組合物
(也稱作導(dǎo)電聚合物)來形成。使用導(dǎo)電組合物形成的電極優(yōu)選具有10000歐姆/平方
(ohms/square)或以下的薄層電阻以及在波長為550nm時(shí)具有70 %或以上的透光率。此外，
包含于導(dǎo)電組合物中的導(dǎo)電聚合物的電阻率優(yōu)選等于或小于O. 1Q cm。 作為導(dǎo)電聚合物，能夠使用所謂的n-電子共軛的導(dǎo)電聚合物。例如，聚苯胺或其
衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、這些材料中的兩種以上的共聚物等能夠被給出。 此外，多種信號及電位由FPC 4018供應(yīng)給獨(dú)立形成的信號線驅(qū)動(dòng)電路4003、掃描 線驅(qū)動(dòng)電路4004、以及像素部分4002。 在本實(shí)施方案中，連接端電極4015使用與包含于液晶元件4013中的像素電極 4030相同的導(dǎo)電膜形成。端電極4016使用與TFT 4010和4011的源電極及漏電極相同的 導(dǎo)電膜來形成。 連接端電極4015通過各向異性導(dǎo)電膜4019與FPC 4018的一個(gè)線端電連接。
注意，圖29A 29C示出了其中信號線驅(qū)動(dòng)電路4003被獨(dú)立形成并被安裝于第一 基板4001上的實(shí)例；但是，本實(shí)施方案并不限定于該結(jié)構(gòu)。掃描線驅(qū)動(dòng)電路可以先獨(dú)立形 成然后再安裝，或者只是信號線驅(qū)動(dòng)電路的一部分或掃描線驅(qū)動(dòng)電路的一部分可以被獨(dú)立 形成然后再安裝。 如上所述，板載系統(tǒng)型顯示器件能夠形成。例如，對于本實(shí)施方案中的顯示器件， 以上實(shí)施方案中的邏輯電路能夠被使用于驅(qū)動(dòng)電路中，并且邏輯電路能夠按照與顯示部分 中的TFT相同的工藝來形成。 注意，本實(shí)施方案能夠與其他實(shí)施方案所公開的結(jié)構(gòu)適當(dāng)?shù)亟Y(jié)合。
(實(shí)施方案ll) 在實(shí)施方案6 10中所示出的顯示器件能夠應(yīng)用于多種電子器件(包括游藝 機(jī))。電子器件的實(shí)例包括電視設(shè)備(也稱作電視或電視接收器)、用于計(jì)算機(jī)等的監(jiān)視器、照相機(jī)(例如數(shù)碼照相機(jī)和數(shù)碼攝像機(jī))、數(shù)碼相框、移動(dòng)電話設(shè)備(也稱作移動(dòng)電話或蜂 窩式電話)、便攜式游戲機(jī)、便攜式信息終端、音響設(shè)備、以及大游戲機(jī)(例如彈球盤機(jī))。
圖30A示出電視設(shè)備9600的一種實(shí)例。在電視設(shè)備9600中，顯示部分9603被結(jié) 合到了外殼9601內(nèi)。顯示部分9603能夠顯示圖像。此外，外殼9601在此由支座9605所 支撐。 電視設(shè)備9600能夠以外殼9601的操作開關(guān)或分離的遙控器9610來操作。頻道和 音量能夠用遙控器9610的操作鍵9609來控制使得顯示部分9603上所顯示的圖像能夠得 以控制。此外，遙控器9610可以設(shè)置用于顯示由遙控器9610輸出的數(shù)據(jù)的顯示部分9607。
注意，電視設(shè)備9600被設(shè)置了接收器、調(diào)制解調(diào)器等。通過接收器，一般的電視廣 播能夠被接收。此外，當(dāng)電視設(shè)備9600通過調(diào)制解調(diào)器用有線或無線連接與通信網(wǎng)絡(luò)連接 時(shí)，單向(從發(fā)射器到接收器)或雙向(在發(fā)射器和接收器之間或者在接收器之間)數(shù)據(jù) 通信能夠得以進(jìn)行。 圖30B示出了實(shí)例數(shù)碼相框9700。例如，在數(shù)碼相框9700中，顯示部分9703被結(jié) 合到了外殼9701內(nèi)。顯示部分9703能夠顯示多種圖像。例如顯示部分9703能夠顯示用 數(shù)碼相機(jī)等拍攝的圖像的數(shù)據(jù)并且起到普通相框的作用。 注意，數(shù)碼相框9700設(shè)置有操作部分、外部連接部分(例如，USB端，或者能夠與 各種電纜(如USB線)連接的線端)、記錄媒體插入部分等。盡管這些部件可以設(shè)置于其中 設(shè)置有顯示部分的表面上，但對于數(shù)碼相框9700的設(shè)計(jì)優(yōu)選是將它們設(shè)置在側(cè)表面或后 表面上。例如，保存數(shù)碼相機(jī)所拍攝的圖像的數(shù)據(jù)的存儲(chǔ)器被插入數(shù)碼相框的記錄媒體插 入部分中，并且圖像數(shù)據(jù)能夠被傳輸然后顯示于顯示部分9703上。 此外，數(shù)碼相框9700可以被配置以無線發(fā)送及接收數(shù)據(jù)。其中所需的圖像數(shù)據(jù)以 無線方式傳輸以被顯示的結(jié)構(gòu)可以被使用。 圖31A是便攜式游戲機(jī)并且包括外殼9881和外殼9891這兩個(gè)外殼，其中這兩個(gè) 外殼以接合部分9893連接使得便攜式游戲機(jī)能夠打開及折疊。顯示部分9882被結(jié)合到外 殼9881內(nèi)，并且顯示部分9883被結(jié)合到外殼9891內(nèi)。此外，圖31A所示出的便攜式游戲 機(jī)設(shè)置有揚(yáng)聲器部分9884、記錄媒體插入部分9886、LED燈9890、輸入裝置(操作鍵9885、 連接端9887、傳感器9888(具有測量力、位移、位置、速度、加速度、角速度、旋轉(zhuǎn)數(shù)、距離、 光、流體、磁性、溫度、化學(xué)物質(zhì)、聲音、時(shí)間、硬度、電場、電流、電壓、電功率、輻射線、流量、 濕度、梯度、振動(dòng)、氣味、或紅外線的功能)，以及麥克風(fēng)9889)等。不必說，便攜式游戲機(jī)的 結(jié)構(gòu)并不限定于以上所描述的結(jié)構(gòu)。便攜式游戲機(jī)可以具有這樣的結(jié)構(gòu)，在該結(jié)構(gòu)中只要 至少設(shè)置有顯示設(shè)備，則可適當(dāng)設(shè)置附加的輔助設(shè)備。圖31A中的便攜式游戲機(jī)具有讀取 在記錄媒體中保存的程序或數(shù)據(jù)以將其顯示于顯示部分上的功能，以及具有通過無線通信 與另外的便攜式游戲機(jī)共享信息的功能。注意，圖31A中的便攜式游戲機(jī)的功能并不限定 于以上所描述的那些功能，并且便攜式游戲機(jī)能夠具有多種功能。 圖31B示出了實(shí)例投幣機(jī)9900，其中該投幣機(jī)9900是大游藝機(jī)。在投幣機(jī)9900 中，顯示部分9903被結(jié)合到外殼9901內(nèi)。此外，投幣機(jī)9900設(shè)置有操作裝置(例如啟動(dòng) 桿和停止開關(guān))、投幣口、揚(yáng)聲器等。不必說，投幣機(jī)9900的結(jié)構(gòu)并不限定于以上結(jié)構(gòu)。投 幣機(jī)可以具有這樣的結(jié)構(gòu)，在該結(jié)構(gòu)中只要至少設(shè)置有根據(jù)本發(fā)明的顯示器件，則可適當(dāng) 設(shè)置附加的輔助設(shè)備。
圖32A示出了實(shí)例移動(dòng)電話9000。移動(dòng)電話9000設(shè)置有結(jié)合于外殼9001內(nèi)的顯 示部分9002、操作按鈕9003、外部連接端9004、揚(yáng)聲器9005、麥克風(fēng)9006等。
當(dāng)在圖32A中所示出的移動(dòng)電話9000的顯示部分9002以手指等觸摸時(shí)，數(shù)據(jù)能 夠被輸入到移動(dòng)電話9000內(nèi)。此外，像撥打電話及發(fā)送短信那樣的操作能夠通過用手指等 觸摸顯示部分9002來執(zhí)行。 顯示部分9002主要有三種屏幕模式。第一種模式是主要用于顯示圖像的顯示模
式。第二種模式是主要用于輸入數(shù)據(jù)(例如文本)的輸入模式。第三種模式是顯示-輸入
模式，該顯示_輸入模式是所述兩種模式的結(jié)合，即顯示模式和輸入模式的結(jié)合。 例如，在打電話或發(fā)短信時(shí)，選擇主要用于輸入文本的文本輸入模式用于顯示部
分9002使得顯示于屏幕上的字符能夠被輸入。在那種情況下，優(yōu)選在顯示部分9002的屏
幕的幾乎全部區(qū)域上顯示鍵盤或數(shù)字按鈕。 當(dāng)包括用于檢測傾角的傳感器的檢測裝置(例如陀螺儀或加速度傳感器)被設(shè)置 于移動(dòng)電話9000內(nèi)時(shí)，在顯示部分9002的屏幕上的顯示能夠通過測定移動(dòng)電話9000的取 向(移動(dòng)電話9000是直立的還是側(cè)躺下的)自動(dòng)改變。 屏幕模式通過觸摸顯示部分9002或者使用外殼9001的操作按鈕9003來改變。作 為選擇，屏幕模式可以根據(jù)顯示部分9002上所顯示的圖像的種類來改變。例如，當(dāng)在顯示 部分上顯示的圖像的信號是移動(dòng)圖像的數(shù)據(jù)時(shí)，屏幕模式則改變?yōu)轱@示模式。當(dāng)信號是文 本數(shù)據(jù)時(shí)，屏幕模式則改變?yōu)檩斎肽Ｊ健?此外，在輸入模式中，當(dāng)在一定時(shí)間內(nèi)沒有通過觸摸顯示部分9002進(jìn)行輸入然而 檢測到了由顯示部分9002中的光學(xué)傳感器檢測的信號時(shí)，屏幕模式可以被控制以便由輸 入模式改變?yōu)轱@示模式。 顯示模式9002同樣能夠起到圖像傳感器的作用。例如，掌紋、指紋等的圖像在以 手掌或手指觸摸顯示部分9002時(shí)被獲得，由此能夠執(zhí)行身份識(shí)別。此外，當(dāng)發(fā)射近紅外線 的背光或感測光源被設(shè)置于顯示部分內(nèi)時(shí)，手指靜脈、手掌靜脈等的圖像能夠被獲得。
圖32B示出漏了移動(dòng)電話的另一個(gè)實(shí)例。圖32B中的移動(dòng)電話包括在外殼9411中 的顯示器件9410，其中該外殼9411包括顯示部分9412和操作按鈕9413 ;以及在外殼9401 中的通信裝置9400，其中該外殼9401包括掃描按鈕9402、外部輸入端9403、麥克風(fēng)9404、 揚(yáng)聲器9405、以及在收到請求時(shí)發(fā)出光的發(fā)光部分9406。具有顯示功能的顯示器件9410 能夠按照箭頭所示的兩個(gè)方向與具有電話功能的通信裝置9400分離及連接。因此，顯示器 件9410和通行裝置9400的短軸能夠相互連接，或者顯示器件9410和通行裝置9400的長 軸能夠相互連接。此外，當(dāng)只需要顯示功能時(shí)，顯示器件9410可以由通信裝置9400上分離 使得半導(dǎo)體器件9410能夠被單獨(dú)使用。通信裝置9400和顯示器件9410能夠通過無線通 信或有線通信傳輸和接收圖像或者相互輸入信息，并且通信裝置9400和顯示器件9410每 個(gè)都具有充電電池。 注意，本實(shí)施方案能夠與其他實(shí)施方案所公開的結(jié)構(gòu)適當(dāng)?shù)亟Y(jié)合。
(實(shí)例1) 在本實(shí)例中，將描述使用氧化物半導(dǎo)體的增強(qiáng)型薄膜晶體管，在該增強(qiáng)型薄膜晶 體管中氧等離子體處理將被作為氧空位控制處理的一個(gè)實(shí)例執(zhí)行以便改變閾值電壓。
圖33A示出了本實(shí)例中的薄膜晶體管的結(jié)構(gòu)。
圖33A所示出的薄膜晶體管包括在基板5001之上的柵電極5002、在柵電極5002之上的柵極絕緣層5002、在柵極絕緣層5003之上的氧化物半導(dǎo)體層5004、以及用作源電極和漏電極的電極5005a和5005b 。 在本實(shí)例中，厚lOOnm的鴇膜被形成作為柵電極5002 ;厚lOOnm的SiON膜作為柵極絕緣層5003 ;厚50nm的In-Ga-Zn-O基非單晶膜作為氧化物半導(dǎo)體層5004 ;并且厚lOOnm的鈦膜作為電極5005a和5005b 。 此外，在本實(shí)例中，薄膜晶體管的閾值電壓通過對溝道部分的表面執(zhí)行氧等離子處理而變動(dòng)。氧等離子體處理此時(shí)在以下條件下執(zhí)行容器內(nèi)的壓力是0.4P，氬氣和氧氣的流量分別是10sccm和15sccm，并且RF功率是500W以使氧氣變成等離子體。在本實(shí)例中，等離子體處理執(zhí)行5分鐘。 圖33B顯示了本實(shí)例中的晶體管的ID-VG在氧等離子體處理之前及之后的測量結(jié)果。 如圖33B所示出的，在氧等離子體處理之前的晶體管具有負(fù)的閾值電壓并且是常
導(dǎo)通的，如曲線5006所示，但是在氧等離子體處理之后的晶體管具有正的閾值電壓并且是
常關(guān)斷的，如曲線5007所示。因此，在對包含氧化物半導(dǎo)體的薄膜晶體管執(zhí)行氧等離子體
處理時(shí)，晶體管的閾值電壓被改變?yōu)檎挡⑶以摼w管用作增強(qiáng)型晶體管。 本申請基于在2008年10月31日向日本專利局提交的日本專利申請
No. 2008-281647，其全部內(nèi)容在此以提及的方式并入本文中。
權(quán)利要求
一種邏輯電路，包括具有柵極、源極、及漏極的耗盡型晶體管，具有柵極、源極、及漏極的增強(qiáng)型晶體管，與增強(qiáng)型晶體管的柵極電連接的第一線端；以及與所述增強(qiáng)型晶體管連接到所述耗盡型晶體管的那部分電連接的第二線端，其中高電源電壓端與耗盡型晶體管的源極和漏極中的一個(gè)電連接，并且耗盡型晶體管的柵極與耗盡型晶體管的源極和漏極中的另一個(gè)電連接；其中增強(qiáng)型晶體管的源極和漏極中的一個(gè)與耗盡型晶體管的源極和漏極中的另一個(gè)電連接，并且低電源電壓端與增強(qiáng)型晶體管的源極和漏極中的另一個(gè)電連接，其中耗盡型晶體管和增強(qiáng)型晶體管的每個(gè)包括柵電極；設(shè)置于柵電極之上的柵極絕緣層；設(shè)置于柵極絕緣層之上的第一氧化物半導(dǎo)體層；與第一氧化物半導(dǎo)體層的部分接觸的源區(qū)和漏區(qū)，其中源區(qū)和漏區(qū)是第二氧化物半導(dǎo)體層；與源區(qū)接觸的源電極；以及與漏區(qū)接觸的漏電極，其中增強(qiáng)型晶體管包括在所述第一氧化物半導(dǎo)體層、源電極及漏電極之上的降低防止層，以及其中耗盡型晶體管不包括在所述第一氧化物半導(dǎo)體層、源電極、及漏電極之上的降低防止層。
2. 根據(jù)權(quán)利要求l的邏輯電路，其中所述增強(qiáng)型晶體管包括在第一氧化物半導(dǎo)體層的 表面上于所述源電極和所述漏電極之間的氧空位控制區(qū)，其中所述第一氧化物半導(dǎo)體層的 表面與同柵極絕緣層接觸的表面相反。
3. 根據(jù)權(quán)利要求l的邏輯電路，其中第一氧化物半導(dǎo)體層和第二氧化物半導(dǎo)體層的每 個(gè)包含銦、鎵、及鋅。
4. 根據(jù)權(quán)利要求l的邏輯電路，其中耗盡型晶體管和增強(qiáng)型晶體管具有相同的導(dǎo)電類型。
5. 根據(jù)權(quán)利要求l的邏輯電路，其中增強(qiáng)型晶體管的源電極和漏電極中的一個(gè)通過在 柵極絕緣層中所設(shè)置的開口部分與耗盡型晶體管的柵電極接觸。
6. —種邏輯電路，包括具有柵極、源極、及漏極的第一晶體管，其中第一時(shí)鐘信號被輸入到第一晶體管的柵 極，并且輸入信號被輸入到第一晶體管的源極和漏極中的一個(gè)；具有輸入端和輸出端的第一反相器，其中該第一反相器的輸入端與第一晶體管的源極 和漏極中的另一個(gè)電連接；具有輸入端和輸出端的第二反相器，其中該第二反相器的輸入端與第一反相器的輸出 端電連接；第三反相器，它具有與第一反相器的輸出端電連接的輸入端以及輸出輸出信號的輸出 端；以及具有柵極、源極、及漏極的第二晶體管，其中第二時(shí)鐘信號被輸入到第二晶體管的柵 極，第二晶體管的源極和漏極中的一個(gè)與第一晶體管的源極和漏極中的另一個(gè)電連接，并 且第二晶體管的源極和漏極中的另一個(gè)與第二反相器的輸出端電連接，其中第一反相器和第二反相器的每個(gè)包括具有柵極、源極、及漏極的耗盡型晶體管，具有柵極、源極、及漏極的增強(qiáng)型晶體管，與增強(qiáng)型晶體管的柵極電連接的第一線端；與所述增強(qiáng)型晶體管連接到所述耗盡型晶體管的那部分電連接的第二線端，其中高電源電壓端與耗盡型晶體管的源極和漏極中的一個(gè)電連接，并且耗盡型晶體管 的柵極與耗盡型晶體管的源極和漏極中的另一個(gè)電連接；其中增強(qiáng)型晶體管的源極和漏極中的一個(gè)與耗盡型晶體管的源極和漏極中的另一個(gè) 電連接，并且低電源電壓端與增強(qiáng)型晶體管的源極和漏極中的另一個(gè)電連接，其中耗盡型晶體管和增強(qiáng)型晶體管的每個(gè)包括柵電極；設(shè)置于柵電極之上的柵極絕緣層； 設(shè)置于柵極絕緣層之上的第一氧化物半導(dǎo)體層；與第一氧化物半導(dǎo)體層的部分接觸的源區(qū)和漏區(qū)，其中源區(qū)和漏區(qū)是第二氧化物半導(dǎo) 體層；與源區(qū)接觸的源電極；以及 與漏區(qū)接觸的漏電極，其中增強(qiáng)型晶體管包括在所述第一氧化物半導(dǎo)體層、源電極、及漏電極之上的降低防 止層，以及其中耗盡型晶體管不包括在所述第一氧化物半導(dǎo)體層、源電極、及漏電極之上的降低 防止層。
7. 根據(jù)權(quán)利要求6的邏輯電路，其中所述增強(qiáng)型晶體管包括在所述第一氧化物半導(dǎo)體 層的表面上于所述源電極和所述漏電極之間的氧空位控制區(qū)，其中該第一氧化物半導(dǎo)體層 的表面與同柵極絕緣層接觸的表面相反。
8. 根據(jù)權(quán)利要求6的邏輯電路，其中第一氧化物半導(dǎo)體層和第二氧化物半導(dǎo)體層的每 個(gè)包含銦、鎵、及鋅。
9. 根據(jù)權(quán)利要求6的邏輯電路，其中耗盡型晶體管和增強(qiáng)型晶體管具有相同的導(dǎo)電類型。
10. 根據(jù)權(quán)利要求6的邏輯電路，其中增強(qiáng)型晶體管的源電極和漏電極中的一個(gè)通過 在柵極絕緣層中所設(shè)置的開口部分與耗盡型晶體管的柵電極接觸。
11. 一種邏輯電路，包括 具有柵極、源極、及漏極的耗盡型晶體管， 具有柵極、源極、及漏極的增強(qiáng)型晶體管， 與增強(qiáng)型晶體管的柵極電連接的第一線端；與所述增強(qiáng)型晶體管連接到所述耗盡型晶體管的那部分電連接的第二線端， 其中高電源電壓端與耗盡型晶體管的源極和漏極中的一個(gè)電連接，并且耗盡型晶體管的柵極與耗盡型晶體管的源極和漏極中的另一個(gè)電連接；其中增強(qiáng)型晶體管的源極和漏極中的一個(gè)與耗盡型晶體管的源極和漏極中的另一個(gè) 電連接，并且低電源電壓端與增強(qiáng)型晶體管的源極和漏極中的另一個(gè)電連接，其中耗盡型晶體管和增強(qiáng)型晶體管的每個(gè)包括柵電極；設(shè)置于柵電極之上的柵極絕緣層； 設(shè)置于柵極絕緣層之上的氧化物半導(dǎo)體層；以及 與該氧化物半導(dǎo)體層的部分接觸的源電極和漏電極，其中增強(qiáng)型晶體管包括在該氧化物半導(dǎo)體層、源電極、及漏電極之上的降低防止層，以及其中耗盡型晶體管不包括在該氧化物半導(dǎo)體層、源電極、及漏電極之上的降低防止層。
12. 根據(jù)權(quán)利要求ll的邏輯電路，其中所述增強(qiáng)型晶體管包括在所述氧化物半導(dǎo)體層 的表面上于所述源電極和所述漏電極之間的氧空位控制區(qū)，其中該氧化物半導(dǎo)體層的表面 與同柵極絕緣層接觸的表面相反。
13. 根據(jù)權(quán)利要求11的邏輯電路，其中所述氧化物半導(dǎo)體層包含銦、鎵、及鋅。
14. 根據(jù)權(quán)利要求11的邏輯電路，其中耗盡型晶體管和增強(qiáng)型晶體管具有相同的導(dǎo)電 類型。
15. 根據(jù)權(quán)利要求11的邏輯電路，其中增強(qiáng)型晶體管的源電極和漏電極中的一個(gè)通過 在柵極絕緣層中所設(shè)置的開口部分與耗盡型晶體管的柵電極接觸。
16. —種邏輯電路，包括具有柵極、源極、及漏極的第一晶體管，其中第一時(shí)鐘信號被輸入到第一晶體管的柵 極，并且輸入信號被輸入到第一晶體管的源極和漏極中的一個(gè)；具有輸入端和輸出端的第一反相器，其中該第一反相器的輸入端與第一晶體管的源極 和漏極中的另一個(gè)電連接；具有輸入端和輸出端的第二反相器，其中該第二反相器的輸入端與第一反相器的輸出 端電連接；第三反相器，它具有與第一反相器的輸出端電連接的輸入端以及輸出輸出信號的輸出 端；以及具有柵極、源極、及漏極的第二晶體管，其中第二時(shí)鐘信號被輸入到第二晶體管的柵 極，第二晶體管的源極和漏極中的一個(gè)與第一晶體管的源極和漏極中的另一個(gè)電連接，并 且第二晶體管的源極和漏極中的另一個(gè)與第二反相器的輸出端電連接，其中第一反相器和第二反相器的每個(gè)包括具有柵極、源極、及漏極的耗盡型晶體管，具有柵極、源極、及漏極的增強(qiáng)型晶體管，與增強(qiáng)型晶體管的柵極電連接的第一線端；與所述增強(qiáng)型晶體管連接到所述耗盡型晶體管的那部分電連接的第二線端， 其中高電源電壓端與耗盡型晶體管的源極和漏極中的一個(gè)電連接，并且耗盡型晶體管 的柵極與耗盡型晶體管的源極和漏極中的另一個(gè)電連接；其中增強(qiáng)型晶體管的源極和漏極中的一個(gè)與耗盡型晶體管的源極和漏極中的另一個(gè)電連接，并且低電源電壓端與增強(qiáng)型晶體管的源極和漏極中的另一個(gè)電連接， 其中耗盡型晶體管和增強(qiáng)型晶體管的每個(gè)包括 柵電極；設(shè)置于柵電極之上的柵極絕緣層； 設(shè)置于柵極絕緣層之上的氧化物半導(dǎo)體層；以及 與該氧化物半導(dǎo)體層的部分接觸的源電極和漏電極，其中增強(qiáng)型晶體管包括在該氧化物半導(dǎo)體層、源電極、及漏電極之上的降低防止層，以及其中耗盡型晶體管不包括在該氧化物半導(dǎo)體層、源電極、及漏電極之上的降低防止層。
17. 根據(jù)權(quán)利要求16的邏輯電路，其中所述增強(qiáng)型晶體管包括在所述氧化物半導(dǎo)體層 的表面上于所述源電極和所述漏電極之間的氧空位控制區(qū)，其中該氧化物半導(dǎo)體層的表面 與同柵極絕緣層接觸的表面相反。
18. 根據(jù)權(quán)利要求16的邏輯電路，其中所述氧化物半導(dǎo)體層包含銦、鎵、及鋅。
19. 根據(jù)權(quán)利要求16的邏輯電路，其中耗盡型晶體管和增強(qiáng)型晶體管具有相同的導(dǎo)電 類型。
20. 根據(jù)權(quán)利要求16的邏輯電路，其中增強(qiáng)型晶體管的源電極和漏電極中的一個(gè)通過 在柵極絕緣層中所設(shè)置的開口部分與耗盡型晶體管的柵電極接觸。
全文摘要
一種邏輯電路。本發(fā)明的目標(biāo)是要將使用氧化物半導(dǎo)體的晶體管應(yīng)用于包括增強(qiáng)型晶體管的邏輯電路。該邏輯電路包括耗盡型晶體管101和增強(qiáng)型晶體管102。晶體管101和102的每個(gè)包括柵電極、柵極絕緣層、第一氧化物半導(dǎo)體層、第二氧化物半導(dǎo)體層、源電極、及漏電極。晶體管102包括設(shè)置于第一氧化物半導(dǎo)體層在源電極和漏電極之間的區(qū)域之上的降低防止層。
文檔編號H03K19/094GK101728383SQ20091020908
公開日2010年6月9日 申請日期2009年10月30日 優(yōu)先權(quán)日2008年10月31日
發(fā)明者小山潤, 津吹將志, 秋元健吾 申請人:株式會(huì)社半導(dǎo)體能源研究所