專利名稱：乘法數(shù)模轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于 一 種乘法數(shù)模轉(zhuǎn)換器(multiplying digital-to-analog converter,以下簡稱為MDAC)，特別是關(guān)于一種高速低供電電壓的MDAC。
背景技術(shù)：
在模數(shù)轉(zhuǎn)換器(analog-to-digital converter,以下簡稱為ADC)的領(lǐng)域中，高速 且高分辨率的模數(shù)轉(zhuǎn)換運(yùn)算通常使用流水線型ADC(pipeline ADC)。流水線型ADC中最重 要的部分之一是MDAC。傳統(tǒng)地，流水線型ADC中有多個MDAC，且每一個MDAC負(fù)責(zé)產(chǎn)生用于 下一級MDAC的殘余(residue)。此夕卜，MDAC—萄發(fā)由運(yùn)算方文大器(operational amplifier, 以下簡稱為OP-amp)，電容區(qū)，以及開關(guān)區(qū)組成，其中，電容區(qū)用于抽樣(sample)輸入信號， 以協(xié)助開關(guān)區(qū)，且0P-amp將輸入信號與流水線型ADC的子ADC (sub ADC)的輸出比特之間 的殘余輸出至下一個MDAC。 圖1是依據(jù)現(xiàn)有技術(shù)的開關(guān)10的示意圖。根據(jù)現(xiàn)有技術(shù)，OP-amp的輸入信號與輸 出信號的多個共模電壓(common mode voltage)被設(shè)為VDD/2，其中，VDD是OP-amp的供電 電壓。另外，如圖1所示，開關(guān)區(qū)內(nèi)的每一個開關(guān)由N型金屬氧化物半導(dǎo)體(Negative Metal Oxide Semiconductor,以下簡稱為NMOS)晶體管MN與P型金屬氧化物半導(dǎo)體(Positive Metal Oxide Semiconductor,以下簡稱為PMOS)晶體管MP的組合而組成。當(dāng)MDAC在 低供電電壓(例如VDD二 1.2V)下運(yùn)算，且開關(guān)10處于接通模式時，開關(guān)10將形成死區(qū) (dead-zone)。 請參考圖2。圖2是處于接通模式的開關(guān)10的NMOS晶體管MN與PMOS晶體管PN 的輸入電壓VIN與跨導(dǎo)(transconductance)之間的關(guān)系示意圖。在圖2中，曲線11表示 NMOS晶體管麗的跨導(dǎo)，曲線12則表示PMOS晶體管PN的跨導(dǎo)，且VDD = 1. 2V。從圖2中 可以看出，當(dāng)輸入電壓VIN位于電壓(VDD-VTN)與電壓|VTP|之間時，出現(xiàn)死區(qū)，其中，VTN 是NMOS晶體管的門限電壓，且|VTP|是PMOS晶體管的絕對門限電壓(absolute threshold voltage)。換句話說，若供電電壓VDD較低，則開關(guān)IO存在死區(qū)。在這種情形下，電容區(qū)可 能無法正確的抽樣輸入信號。 由于OP-amp的輸入信號的共模電壓設(shè)為VDD/2,因此，OP-amp的輸入級也被偏壓 為VDD/2。然而，當(dāng)VDD是低供電電壓但是系統(tǒng)仍需高速運(yùn)算時，設(shè)計(jì)一個偏壓為VDD/2的 輸入級十分困難。因此，設(shè)計(jì)一個運(yùn)算在較低供電電壓卻具有較高運(yùn)算速率的流水線型ADC 是ADC領(lǐng)域當(dāng)前的挑戰(zhàn)。

發(fā)明內(nèi)容
為解決以上技術(shù)問題，本發(fā)明提供了一種高速，且只需低供電電壓的MDAC。
本發(fā)明提供了一種MDAC，包含OP-amp， OP-amp輸入開關(guān)區(qū)，電容區(qū)，抽樣開關(guān)區(qū)， 參考電壓開關(guān)區(qū)，以及反饋開關(guān)區(qū)。OP-amp在第一供電電壓以及第二供電電壓下運(yùn)算，其 中，第一供電電壓高于第二供電電壓；OP-amp輸入開關(guān)區(qū)耦接于共模電壓，選擇性地將共模電壓耦接至0P-amp的多個輸入節(jié)點(diǎn)，其中，包含在OP-amp輸入開關(guān)區(qū)內(nèi)的所有開關(guān)僅利 用PMOS晶體管來實(shí)現(xiàn)，且第一供電電壓與共模電壓之間的第一電壓差小于共模電壓與第 二供電電壓之間的第二電壓差；電容區(qū)耦接于OP-amp輸入開關(guān)區(qū)，對相應(yīng)于輸入信號的電 荷進(jìn)行抽樣或?qū)ο鄳?yīng)于參考信號的電荷進(jìn)行抽樣；抽樣開關(guān)區(qū)耦接于輸入信號，選擇性地 將輸入信號耦接至電容區(qū)；參考電壓開關(guān)區(qū)耦接于電容區(qū)，選擇性地將參考信號耦接至電 容區(qū)；以及反饋開關(guān)區(qū)，耦接于電容區(qū)與OP-amp的輸出節(jié)點(diǎn)之間，選擇性地將OP-amp的輸 出節(jié)點(diǎn)耦接至電容區(qū)。 本發(fā)明提供的MDAC能夠在低供電電壓的情形下，進(jìn)行高速運(yùn)算，進(jìn)而避免了由于 供電電壓低而導(dǎo)致的運(yùn)算不正確的問題。


圖1是依據(jù)現(xiàn)有技術(shù)的開關(guān)的示意圖。 圖2是依據(jù)圖1所示的處于接通模式的開關(guān)的輸入電壓與跨導(dǎo)之間的關(guān)系的示意 圖。 圖3是依據(jù)本發(fā)明實(shí)施方式的MDAC的示意圖。 圖4是依據(jù)本發(fā)明實(shí)施方式的圖3所示的MDAC的時鐘CK1，時鐘CK2，時鐘CKld， 以及時鐘CK2d的時序圖。 圖5是依據(jù)本發(fā)明實(shí)施方式的處于接通狀態(tài)的本征NMOS開關(guān)、NMOS開關(guān)、以及 PMOS開關(guān)的輸入電壓與跨導(dǎo)間的關(guān)系的示意圖。
具體實(shí)施例方式
在本說明書以及權(quán)利要求書當(dāng)中使用了某些詞匯來指代特定的元件。本領(lǐng)域的技 術(shù)人員應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同樣的元件。本說明書及權(quán)利要 求并不以名稱的差異作為區(qū)分元件的方式，而是以元件在功能上的差異作為區(qū)分的準(zhǔn)則。 在通篇說明書及權(quán)利要求當(dāng)中所提及的"包含"是一個開放式的用語，因此應(yīng)解釋成"包含 但不限定于"。另外，"耦接"一詞在此包含任何直接及間接的電氣連接手段。因此，若文中 描述第一裝置耦接于第二裝置，則代表第一裝置可以直接電氣連接于第二裝置，或通過其 它裝置或連接手段間接地電氣連接至第二裝置。 請參考圖3。圖3是依據(jù)本發(fā)明實(shí)施方式的MDAC 300的示意圖。MDAC 300包含差 分OP-amp 302， OP-amp輸入開關(guān)區(qū)304，電容區(qū)306，抽樣開關(guān)區(qū)308，參考電壓開關(guān)區(qū)310， 以及反饋開關(guān)區(qū)312。差分OP-amp 302在供電電壓Vdd以及對地電壓(ground voltage) Vss下運(yùn)算。需注意，為了更清楚的描述本發(fā)明的精神，供電電壓Vdd是低供電電壓，例如， 1. 2V，且對地電壓Vss為0V。 OP-amp輸入開關(guān)區(qū)304耦接于共模電壓Vcm，用于選擇性地將共模電壓Vcm耦接 至差分OP-amp 302的輸入節(jié)點(diǎn)Nip及Nin，其中，包含在OP-amp輸入開關(guān)區(qū)304內(nèi)的所有 開關(guān)利用PMOS晶體管來實(shí)現(xiàn)，以減少OP-amp輸入開關(guān)區(qū)304的阻抗及電容。電容區(qū)306耦 接于OP-amp輸入開關(guān)區(qū)304，用于對相應(yīng)于輸入信號的電荷進(jìn)行抽樣或?qū)ο鄳?yīng)于參考信號 的電荷進(jìn)行抽樣。差分輸入信號包含第一輸入信號Vi皿以及第二輸入信號Vinp。抽樣開 關(guān)區(qū)308耦接于第一輸入信號Vi皿以及第二輸入信號Vinp，用于選擇性地將第一輸入信號Vi皿以及第二輸入信號Vinp耦接至電容區(qū)306 。差分參考信號包含第一參考電壓Vdacn以 及第二參考電壓Vdacp，其中，第一參考電壓Vdacn可以高于第二參考電壓Vdacp。參考電壓 開關(guān)區(qū)310耦接于電容區(qū)306，用于根據(jù)子ADC(未繪示)的輸出選擇性地將第一參考電壓 Vdacn或第二參考電壓Vdacp耦接至電容區(qū)306 。反饋開關(guān)區(qū)312耦接于電容區(qū)306與差分 OP-amp 302的輸出節(jié)點(diǎn)Nop及Non之間，用于選擇性地將差分OP-amp 302的輸出節(jié)點(diǎn)Nop 及Non耦接至電容區(qū)306。根據(jù)本發(fā)明的一實(shí)施方式，MDAC 300配置為OP-amp共用配置， 因此MDAC 300進(jìn)一步包含OP-amp共用開關(guān)區(qū)314，然而，這并不是本發(fā)明的限制。OP-amp 共用開關(guān)區(qū)314耦接于差分OP-amp 302的輸入節(jié)點(diǎn)Nip及Nin與OP-amp輸入開關(guān)區(qū)304 之間，當(dāng)MDAC 300進(jìn)入保持階段(hold phase)時，用于選擇性地將差分OP-amp 302的輸 入節(jié)點(diǎn)Nip及Nin連接至OP-amp輸入開關(guān)區(qū)304，或當(dāng)MDAC 300進(jìn)入抽樣階段(sampling phase)時，用于將差分OP-amp 302的輸入節(jié)點(diǎn)Nip及Nin從OP-amp輸入開關(guān)區(qū)304斷開， 其中，包含在OP-amp共用開關(guān)區(qū)314內(nèi)的所有開關(guān)僅利用PMOS晶體管來實(shí)現(xiàn)。
此外，共模電壓Vcm設(shè)為基本上與供電電壓Vdd相等。同樣地，這并不是本發(fā)明的 限制。換句話說，共模電壓Vcm的選取是為了符合一種條件，此條件是，供電電壓Vdd與共模 電壓Vcm之間的第一電壓差小于共模電壓Vcm與對地電壓Vss之間的第二電壓差。更具體 地，可以選取共模電壓Vcm來符合一種條件，此條件是，所述第一 電壓差小于供電電壓Vdd 與對地電壓Vss之間電壓差的四分之一，且所述第二電壓差不小于供電電壓Vdd與對地電 壓Vss之間電壓差的四分之三。 請?jiān)俅螀⒖紙D3。如圖3所示，OP-amp輸入開關(guān)區(qū)304包含PMOS開關(guān)Sl，PMOS開 關(guān)S2以及PMOS開關(guān)S3。 PMOS開關(guān)SI，PMOS開關(guān)S2以及PMOS開關(guān)S3通過時鐘(clock) CK1控制，其中，PMOS開關(guān)SI耦接于節(jié)點(diǎn)Nl與共模電壓Vcm之間，PMOS開關(guān)S2耦接于節(jié) 點(diǎn)N2與共模電壓Vcm之間，以及PMOS開關(guān)S3耦接于節(jié)點(diǎn)Nl與節(jié)點(diǎn)N2之間。
電容區(qū)306包含電容C1，電容C2，電容C3，電容C4，其中，電容C1耦接于節(jié)點(diǎn)N3與 節(jié)點(diǎn)Nl之間，電容C2耦接于節(jié)點(diǎn)N4與節(jié)點(diǎn)Nl之間，電容C3耦接于節(jié)點(diǎn)N5與節(jié)點(diǎn)N2之 間，以及電容C4耦接于節(jié)點(diǎn)N6與節(jié)點(diǎn)N2之間。 抽樣開關(guān)區(qū)308通過時鐘CKld控制，抽樣開關(guān)區(qū)308包含本征NMOS開關(guān)S4，本征 NMOS開關(guān)S5，本征NMOS開關(guān)S6，以及本征NMOS開關(guān)S7，其中，本征NMOS開關(guān)S4耦接于第 一輸入信號Vi皿與節(jié)點(diǎn)N3之間，本征NMOS開關(guān)S5耦接于第一輸入信號Vi皿與節(jié)點(diǎn)N4 之間，本征NMOS開關(guān)S6耦接于第二輸入信號Vinp與節(jié)點(diǎn)N5之間，以及本征NMOS開關(guān)S7 耦接于第二輸入信號Vinp與節(jié)點(diǎn)N6之間。 一般地，本征NMOS有一個約為0. 1V-0. 2V的低 門限電壓VTN。 參考電壓開關(guān)區(qū)310通過時鐘CK2d控制，參考電壓開關(guān)區(qū)310包含NMOS開關(guān)S8， PMOS開關(guān)S9， NMOS開關(guān)S15，以及PMOS開關(guān)S14，其中，NMOS開關(guān)S8耦接于第一參考電壓 Vdacn與節(jié)點(diǎn)N4之間，PMOS開關(guān)S9耦接于第二參考電壓Vdacp與節(jié)點(diǎn)N5之間，NMOS開關(guān) S15耦接于第一參考電壓Vdacn與節(jié)點(diǎn)N5之間，以及PMOS開關(guān)S14耦接于第二參考電壓 Vdacp與節(jié)點(diǎn)N4之間。 反饋開關(guān)區(qū)312通過時鐘CK2d控制，反饋開關(guān)區(qū)312包含本征NMOS開關(guān)S10以 及本征NMOS開關(guān)S11，其中，本征畫0S開關(guān)SIO耦接于輸出節(jié)點(diǎn)Nop與節(jié)點(diǎn)N3之間，以及 本征NMOS開關(guān)Sll耦接于輸出節(jié)點(diǎn)Non與節(jié)點(diǎn)N6之間。
0P-amp共用開關(guān)區(qū)314通過時鐘CK2控制，OP-amp共用開關(guān)區(qū)314包含PMOS開 關(guān)S12以及PMOS開關(guān)S13，其中，PMOS開關(guān)S12耦接于節(jié)點(diǎn)Nl與輸入節(jié)點(diǎn)Nin之間，以及 PMOS開關(guān)S13耦接于節(jié)點(diǎn)N2與輸入節(jié)點(diǎn)Nip之間。 圖4是依據(jù)本發(fā)明實(shí)施方式的圖3所示的MDAC 300的時鐘CK1，時鐘CK2，時鐘 CKld，以及時鐘CK2d的時序圖。如圖4所示，時鐘CKld是時鐘CKl的延遲時鐘，時鐘CK2d 是時鐘CK2的延遲時鐘。也就是說，時鐘CKl與時鐘CKld的上升沿對齊，而時鐘CKld的下 降沿遲于時鐘CKl的下降沿，時鐘CK2與時鐘CK2d的上升沿對齊，而時鐘CK2d的下降沿遲 于時鐘CK2的下降沿。此外，時鐘CKl與時鐘CK2互不重疊(non-overlapped)，同時時鐘 CKld與時鐘CK2d互不重疊。時鐘CK1，時鐘CK2，時鐘CKld，以及時鐘CK2d的高電壓電平 與供電電壓Vdd相等，也就是，l. 2V，且時鐘CKl，時鐘CK2，時鐘CKld，以及時鐘CK2d的低電 壓電平與對地電壓Vss相等，也就是，OV。當(dāng)時鐘CKl/時鐘CKld位于高電壓電平時，MDAC 300則處于抽樣階段，且當(dāng)時鐘CK2/時鐘CK2d位于高電壓電平時，MDAC 300則處于保持階 段。 當(dāng)將共模電壓Vcm設(shè)為基本上與供電電壓Vdd相等時，差分OP-amp 302的輸入 級也應(yīng)該設(shè)計(jì)為偏壓在供電電壓Vdd。因此，當(dāng)通過時鐘CK1接通(turnon)PMOS開關(guān)Sl， PMOS開關(guān)S2，以及PMOS開關(guān)S3時，PMOS開關(guān)Sl， PMOS開關(guān)S2，以及PMOS開關(guān)S3具有良 好的開關(guān)特性。類似地，當(dāng)通過時鐘CK2接通PMOS開關(guān)S12及PMOS開關(guān)S13時，PMOS開 關(guān)S12及PMOS開關(guān)S13也具有良好的開關(guān)特性。 圖5是處于接通狀態(tài)的本征NMOS開關(guān)、NMOS開關(guān)、以及PMOS開關(guān)的輸入電壓與 跨導(dǎo)之間的關(guān)系的示意圖。請參考圖5，曲線502表示本征NMOS開關(guān)的跨導(dǎo)，曲線504表 示PMOS開關(guān)的跨導(dǎo)，以及曲線506表示NMOS開關(guān)的跨導(dǎo)。從圖5可以看出，當(dāng)共模電壓 Vcm基本上與供電電壓Vdd相等(也就是，1.2V)時，曲線504表示的跨導(dǎo)較為理想。另一 方面，抽樣開關(guān)區(qū)308內(nèi)的本征NMOS開關(guān)S4，本征NMOS開關(guān)S5，本征NMOS開關(guān)S6，以及本 征NMOS開關(guān)S7的跨導(dǎo)通過圖5的曲線502表示，因?yàn)殚T限電壓VTN較小，所以上述跨導(dǎo)也 較為理想。然而，由于差分輸入信號是變化信號，本發(fā)明并不限于僅利用本征NMOS晶體管 來實(shí)現(xiàn)抽樣開關(guān)區(qū)308內(nèi)的開關(guān)。在本發(fā)明另一實(shí)施方式中，每一個開關(guān)(包含抽樣開關(guān) 區(qū)308內(nèi)的開關(guān))利用一個本征NMOS晶體管并聯(lián)一個PMOS晶體管來實(shí)現(xiàn)。因此，其跨導(dǎo) 可以看作是曲線502與曲線504的結(jié)合，則所述跨導(dǎo)在0V到供電電壓Vdd的范圍內(nèi)不存在 死區(qū)。 當(dāng)通過時鐘CK2d接通參考電壓開關(guān)區(qū)310時，將第一參考電壓Vdacn耦接至節(jié)點(diǎn) N4的NMOS開關(guān)S8的跨導(dǎo)可以通過曲線506表示。將第二參考電壓Vdacp耦接至節(jié)點(diǎn)N5 的PM0S開關(guān)S9的跨導(dǎo)可以通過曲線504表示。需注意，這并不是本發(fā)明的限制。依據(jù)本 發(fā)明另一實(shí)施方式，參考電壓開關(guān)區(qū)310利用NMOS晶體管將第一參考電壓Vdacn耦接至節(jié) 點(diǎn)N4，并利用本征NMOS晶體管將第二參考電壓Vdacp耦接至節(jié)點(diǎn)N5，這樣可以減少ADC系 統(tǒng)的布線以及控制邏輯數(shù)目，其中，第一參考電壓Vdacn可以高于第二參考電壓Vdacp。
此夕卜，當(dāng)通過時鐘CK2d接通反饋開關(guān)區(qū)312時，本征NMOS開關(guān)S10及本征NMOS 開關(guān)Sll的跨導(dǎo)也可以通過圖5所示的曲線502表示。然而，本發(fā)明并不限于僅利用本征 NMOS晶體管來實(shí)現(xiàn)反饋開關(guān)區(qū)312內(nèi)的開關(guān)。在本發(fā)明另一實(shí)施方式中，每一個開關(guān)(包 含反饋開關(guān)區(qū)312內(nèi)的開關(guān))利用一個本征NMOS晶體管與一個PMOS晶體管的組合來實(shí)現(xiàn)。
7因此，跨導(dǎo)可以看作是曲線502與曲線504的結(jié)合，則所述跨導(dǎo)在0V到供電電壓Vdd的范 圍內(nèi)不存在死區(qū)。 總體來說，本發(fā)明實(shí)施方式所提供的MDCA，通過設(shè)定基本上與供電電壓相等的共 模電壓Vcm，進(jìn)而顯著地減輕了高速且低壓供電系統(tǒng)內(nèi)差分OP-amp輸入級的設(shè)計(jì)難度。
雖然本發(fā)明已以較佳實(shí)施方式揭露如上，然其并非用以限定本發(fā)明，任何所屬技 術(shù)領(lǐng)域中的技術(shù)人員，在不脫離本發(fā)明的范圍內(nèi)，可以做一些改動，因此本發(fā)明的保護(hù)范圍 應(yīng)以權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種乘法數(shù)模轉(zhuǎn)換器，包含運(yùn)算放大器，在第一供電電壓以及第二供電電壓下運(yùn)算，其中，所述第一供電電壓高于所述第二供電電壓；運(yùn)算放大器輸入開關(guān)區(qū)，耦接于共模電壓，選擇性地將所述共模電壓耦接至所述運(yùn)算放大器的多個輸入節(jié)點(diǎn)，其中，包含在所述運(yùn)算放大器輸入開關(guān)區(qū)內(nèi)的所有開關(guān)僅利用P型金屬氧化物半導(dǎo)體晶體管來實(shí)現(xiàn)，且所述第一供電電壓與所述共模電壓之間的第一電壓差小于所述共模電壓與所述第二供電電壓之間的第二電壓差；電容區(qū)，耦接于所述運(yùn)算放大器輸入開關(guān)區(qū)，對相應(yīng)于輸入信號的電荷進(jìn)行抽樣或?qū)ο鄳?yīng)于參考信號的電荷進(jìn)行抽樣；抽樣開關(guān)區(qū)，耦接于所述輸入信號，選擇性地將所述輸入信號耦接至所述電容區(qū)；參考電壓開關(guān)區(qū)，耦接于所述電容區(qū)，選擇性地將所述參考信號耦接至所述電容區(qū)；以及反饋開關(guān)區(qū)，耦接于所述電容區(qū)以及所述運(yùn)算放大器的多個輸出節(jié)點(diǎn)之間，選擇性地將所述運(yùn)算放大器的所述輸出節(jié)點(diǎn)耦接至所述電容區(qū)。
2. 根據(jù)權(quán)利要求1所述的乘法數(shù)模轉(zhuǎn)換器，其特征在于，所述第一電壓差小于所述第 一供電電壓與所述第二供電電壓之間的電壓差的四分之一，以及所述第二電壓差不小于所 述第一供電電壓與所述第二供電電壓之間的所述電壓差的四分之三。
3. 根據(jù)權(quán)利要求1所述的乘法數(shù)模轉(zhuǎn)換器，其特征在于，所述共模電壓基本上與所述 第一供電電壓相等。
4. 根據(jù)權(quán)利要求1所述的乘法數(shù)模轉(zhuǎn)換器，其特征在于，所述乘法數(shù)模轉(zhuǎn)換器進(jìn)一步 包含運(yùn)算放大器共用開關(guān)區(qū)，耦接于所述運(yùn)算放大器的所述輸入節(jié)點(diǎn)與所述運(yùn)算放大器 輸入開關(guān)區(qū)之間，當(dāng)所述乘法數(shù)模轉(zhuǎn)換器進(jìn)入保持階段時，選擇性地將所述運(yùn)算放大器的 所述輸入節(jié)點(diǎn)連接至所述運(yùn)算放大器輸入開關(guān)區(qū)，或當(dāng)所述乘法數(shù)模轉(zhuǎn)換器進(jìn)入抽樣階段 時，將所述運(yùn)算放大器的所述輸入節(jié)點(diǎn)從所述運(yùn)算放大器輸入開關(guān)區(qū)斷開，其中，包含在所 述運(yùn)算放大器共用開關(guān)區(qū)內(nèi)的所有開關(guān)僅利用P型金屬氧化物半導(dǎo)體晶體管來實(shí)現(xiàn)。
5. 根據(jù)權(quán)利要求1所述的乘法數(shù)模轉(zhuǎn)換器，其特征在于，包含在所述抽樣開關(guān)區(qū)內(nèi)的 所有開關(guān)僅利用本征N型金屬氧化物半導(dǎo)體晶體管來實(shí)現(xiàn)。
6. 根據(jù)權(quán)利要求1所述的乘法數(shù)模轉(zhuǎn)換器，其特征在于，包含在所述抽樣開關(guān)區(qū)內(nèi)的 每一個開關(guān)利用至少一個本征N型金屬氧化物半導(dǎo)體晶體管與至少一個P型金屬氧化物半 導(dǎo)體晶體管的組合來實(shí)現(xiàn)。
7. 根據(jù)權(quán)利要求1所述的乘法數(shù)模轉(zhuǎn)換器，其特征在于，所述參考電壓開關(guān)區(qū)包含 第一開關(guān)，耦接于第一參考電壓與所述電容區(qū)之間，其中，所述第一開關(guān)利用至少一個N型金屬氧化物半導(dǎo)體晶體管來實(shí)現(xiàn)，且所述第一開關(guān)不包含P型金屬氧化物半導(dǎo)體晶體 管；以及第二開關(guān)，耦接于第二參考電壓與所述電容區(qū)之間，其中，所述第一參考電壓不同于所 述第二參考電壓，所述第二開關(guān)利用一個P型金屬氧化物半導(dǎo)體晶體管來實(shí)現(xiàn)，且所述第 二開關(guān)不包含N型金屬氧化物半導(dǎo)體晶體管。
8. 根據(jù)權(quán)利要求1所述的乘法數(shù)模轉(zhuǎn)換器，其特征在于，所述參考電壓開關(guān)區(qū)包含第一開關(guān)，耦接于第一參考電壓與所述電容區(qū)之間，其中，所述第一開關(guān)利用至少一個 N型金屬氧化物半導(dǎo)體晶體管來實(shí)現(xiàn)，且所述第一開關(guān)不包含P型金屬氧化物半導(dǎo)體晶體 管；以及第二開關(guān)，耦接于第二參考電壓與所述電容區(qū)之間，其中，所述第一參考電壓不同于所 述第二參考電壓，所述第二開關(guān)利用至少一個本征N型金屬氧化物半導(dǎo)體晶體管來實(shí)現(xiàn)， 且所述第二開關(guān)不包含P型金屬氧化物半導(dǎo)體晶體管。
9. 根據(jù)權(quán)利要求7或8所述的乘法數(shù)模轉(zhuǎn)換器，其特征在于，所述第一參考電壓高于所 述第二參考電壓。
10. 根據(jù)權(quán)利要求1所述的乘法數(shù)模轉(zhuǎn)換器，其特征在于，包含在所述反饋開關(guān)區(qū)內(nèi)的 所有開關(guān)僅利用本征N型金屬氧化物半導(dǎo)體晶體管來實(shí)現(xiàn)。
11. 根據(jù)權(quán)利要求1所述的乘法數(shù)模轉(zhuǎn)換器，其特征在于，包含在所述反饋開關(guān)區(qū)內(nèi)的 每一個開關(guān)利用至少一個本征N型金屬氧化物半導(dǎo)體晶體管與至少一個P型金屬氧化物半 導(dǎo)體晶體管的組合來實(shí)現(xiàn)。
全文摘要
本發(fā)明提供了一種乘法數(shù)模轉(zhuǎn)換器，包含運(yùn)算放大器，在第一供電電壓以及第二供電電壓下運(yùn)算；運(yùn)算放大器輸入開關(guān)區(qū)，耦接于共模電壓，選擇性地將共模電壓耦接至運(yùn)算放大器的輸入節(jié)點(diǎn)，其中，共模電壓基本上與第一供電電壓相等；電容區(qū)，耦接于運(yùn)算放大器輸入開關(guān)區(qū)，對相應(yīng)于輸入信號的電荷或相應(yīng)于參考信號的電荷進(jìn)行抽樣；抽樣開關(guān)區(qū)，耦接于輸入信號，選擇性地將輸入信號耦接至電容區(qū)；參考電壓開關(guān)區(qū)，耦接于電容區(qū)，選擇性地將參考信號耦接至電容區(qū)；以及反饋開關(guān)區(qū)，耦接于電容區(qū)與運(yùn)算放大器的輸出節(jié)點(diǎn)之間。本發(fā)明提供的乘法數(shù)模轉(zhuǎn)換器，能夠在供電電壓低的情形下，進(jìn)行高速運(yùn)算，從而可以避免由于低供電電壓而導(dǎo)致的運(yùn)算不正確的問題。
文檔編號H03M1/66GK101753145SQ200910210790
公開日2010年6月23日 申請日期2009年11月10日 優(yōu)先權(quán)日2008年12月19日
發(fā)明者康宗弘, 涂維軒 申請人:聯(lián)發(fā)科技股份有限公司