專利名稱：鑒相器及鎖相環(huán)電路的制作方法
技術領域：
本發(fā)明涉及一種鑒相器及鎖相環(huán)電路，尤其涉及同步通訊系統(tǒng)中實現(xiàn)時鐘鎖相的 單向時鐘鑒相器和鎖相環(huán)電路。
背景技術：
在通信網(wǎng)絡中時鐘同步是非常重要的一部份，在我國的通信網(wǎng)絡中設置專門的數(shù) 字同步網(wǎng)絡，該數(shù)字同步網(wǎng)絡為通信網(wǎng)絡的支撐網(wǎng)，用于為通信網(wǎng)絡提供同步時鐘信號。為 了保證通信網(wǎng)絡正常工作，通常利用數(shù)字同步網(wǎng)絡實現(xiàn)通信網(wǎng)絡內(nèi)所有節(jié)點的時鐘頻率和 相位保持一致。我國的數(shù)字同步網(wǎng)絡體系等級為主從同步，較低一級節(jié)點從較高一級節(jié)點 獲得頻率基準并同步于它節(jié)點。鎖相環(huán)電路就是用于實現(xiàn)時鐘同步的基本電路，鑒相器則 為鎖相環(huán)電路的基本電路之一。鎖相環(huán)電路除了包括鑒相器之外，還要有環(huán)路濾波器、壓控 振蕩器等，環(huán)路濾波器的作用是對相位差數(shù)據(jù)進行濾波和處理，用于調節(jié)壓控振蕩器的輸 出頻率。鑒相器可以分為模擬鑒相器和數(shù)字鑒相器，模擬鑒相器是指參與鑒相的信號為模 擬信號。數(shù)字鑒相器是指參與鑒相的信號為數(shù)字信號。數(shù)字鑒相器通常是對兩個參考信號 和被測信號的相位進行比較，從而得到二者的相位差。在時鐘同步網(wǎng)中，參考信號為上一級 節(jié)點的時鐘參考信號，被測信號為本地使用的時鐘信號經(jīng)分頻后得到，鑒相器的則是用于 檢測參考信號與被測信號的相位差，以便得到被測時鐘信號的相位變化規(guī)律和頻率偏差。 因而鑒相器的鑒相結果一般分為兩種當被測信號相位一直滯后于參考信號時，鑒相結果 為正向；當被測信號相位一直超前于參考信號時，鑒相結果為負向。然而鑒相器在對時鐘信 號進行鑒相時，由于被測信號的頻率總是緩慢變化，尤其是在松耦合鎖相環(huán)中，某一時刻被 測信號的相位可能超前于參考信號，而某一時刻被測信號則會滯后于參考信號，因而得到 的鑒相結果會有正也有負。由于鑒相器的鑒相結果需要輸出給環(huán)路濾波器處理，而環(huán)路濾 波器由微處理器實現(xiàn)，既有正又有負的鑒相結果會增加處理器的負擔。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種鑒相器和鎖相環(huán)電路，使輸出的相位差脈沖信號一直 為正，其所輸出的正的相位差脈沖信號較適合由微處理器實現(xiàn)的環(huán)路濾波器處理，可減輕 對微處理器進行編程的工作量和減輕微處理器的負擔。本發(fā)明提供一種鑒相器，包括第一時鐘輸入電路，用于接收第一時鐘信號，并根據(jù) 第一時鐘信號產(chǎn)生第一比較信號并輸出；第二時鐘輸入電路，用于接收第二時鐘信號，并根 據(jù)第二時鐘信號產(chǎn)生第二比較信號并輸出；相位差脈沖輸出電路，連接于所述第一時鐘輸 入電路和第二時鐘輸入電路的輸出端，用于根據(jù)第一比較信號和第二比較信號產(chǎn)生正的相 位差脈沖信號并輸出。優(yōu)選的，上述鑒相器還包括計數(shù)器，連接于所述相位差脈沖輸出電路的輸出端，用 于接收計數(shù)時鐘信號，并根據(jù)所述計數(shù)時鐘信號對所述正的相位差脈沖信號進行計數(shù)后輸 出數(shù)字化的相位差信號。
優(yōu)選的，上述第一時鐘輸入電路包括第一反相器用于接收第一時鐘信號，并對第 一時鐘信號進行反相。優(yōu)選的，上述第一時鐘輸入電路還包括第一觸發(fā)器，連接于所述第一反相器的輸 出端，用于接收經(jīng)過反相后的第一時鐘信號。優(yōu)選的，上述第一觸發(fā)器還用于接收第一數(shù)據(jù)信號、經(jīng)過反相后的第一時鐘信號 和啟動鑒相信號，并根據(jù)所述第一數(shù)據(jù)信號、經(jīng)過反相后的第一時鐘信號和啟動鑒相信號 產(chǎn)生第一比較信號和第二數(shù)據(jù)信號。優(yōu)選的，上述第二時鐘輸入電路包括第二反相器用于接收第二時鐘信號，并對第 二時鐘信號進行反相。優(yōu)選的，上述第二時鐘輸入電路還包括第二觸發(fā)器，連接于所述第二反相器的輸 出端，用于接收經(jīng)過反相后的第二時鐘信號。優(yōu)選的，上述第二觸發(fā)器連接于所述第一觸發(fā)器的數(shù)據(jù)輸出端，用于接收第二數(shù) 據(jù)信號，第二觸發(fā)器還用于接收經(jīng)過反相后的第二時鐘信號和啟動鑒相信號，并根據(jù)所述 第二數(shù)據(jù)信號、經(jīng)過反相后的第二時鐘信號和啟動鑒相信號產(chǎn)生第二比較信號。優(yōu)選的，上述相位差脈沖輸出電路為異或門，當?shù)谝槐容^信號和第二比較信號均 為低電平或者高電平時，相位差脈沖輸出電路所輸出的信號為低電平。優(yōu)選的，當?shù)谝槐容^信號和第二比較信號的其中一個輸出為低電平，另一個輸出 的為高電平時，相位差脈沖輸出電路所輸出的信號為高電平。本發(fā)明還提供一種鎖相環(huán)電路，包括上述鑒相器。本發(fā)明中的鑒相器和鎖相環(huán)電路，不需要確定第一時鐘輸入電路和第二時鐘輸入 電路的相位超前和滯后的關系，就可以使鑒相器輸出的相位差值一直為正，其所輸出的正 的相位差脈沖信號給由微處理器實現(xiàn)的環(huán)路濾波器，比較適合微處理器處理，可減輕對微 處理器進行編程的工作量和減輕微處理器的負擔。


圖1所示為本發(fā)明一種鑒相器實施例的結構示意圖；圖2所示為圖1所示的鑒相器的具體結構示意圖；圖3所示為鑒相器鑒相結果的示意圖；圖4所示為本發(fā)明一種鎖相環(huán)電路實施例的結構示意圖。本發(fā)明目的的實現(xiàn)、功能特點及優(yōu)點、將結合實施例，參照附圖做進一步說明。
具體實施例方式下面結合附圖和具體實施例對本發(fā)明所述技術方案作進一步的詳細描述，以使本 領域的技術人員可以更好的理解本發(fā)明并能予以實施，但所舉實施例不作為對本發(fā)明的限定。圖1所示為本發(fā)明一種鑒相器100實施例的結構示意圖。鑒相器100包括第一時鐘輸入電路10、第二時鐘輸入電路20和相位差脈沖輸出電路30。第一時鐘輸入電路10，用于接收第一時鐘信號，并根據(jù)第一時鐘信號產(chǎn)生第一比較 信號并輸出。第二時鐘輸入電路20，用于接收第二時鐘信號，并根據(jù)第二時鐘信號產(chǎn)生第二比較信號并輸出。相位差脈沖輸出電路30，連接于所述第一時鐘輸入電路10和第二時鐘輸 入電路20的輸出端，用于根據(jù)第一比較信號和第二比較信號產(chǎn)生正的相位差脈沖信號并 輸出。在將本實施例中鑒相器100進行應用時，還可在鑒相器100設置計數(shù)器40，連接于 所述相位差脈沖輸出電路30的輸出端，用于接收計數(shù)時鐘信號，并根據(jù)所述計數(shù)時鐘信號 對所述正的相位差脈沖信號進行計數(shù)后輸出數(shù)字化的相位差信號。本實施例中，鑒相器100為單向數(shù)字鑒相器，不需要確定第一時鐘輸入電路10和 第二時鐘輸入電路20的相位超前和滯后的關系，就可以使鑒相器100輸出的相位差脈沖信 號一直為正，其所輸出的正的相位差脈沖信號較適合由微處理器實現(xiàn)的環(huán)路濾波器處理， 可減輕對微處理器進行編程的工作量和減輕微處理器的負擔。圖2所示為圖1所示的鑒相器100的具體結構示意圖。鑒相器100包括第一反相器101、第一觸發(fā)器102、第二反相器201、第二觸發(fā)器 202、異或門301和計數(shù)器40。第一反相器101和第一觸發(fā)器102構成圖1所示的第一時鐘輸入電路10。第一 反相器101用于接收第一時鐘信號，并對第一時鐘信號進行反相。第一觸發(fā)器102，連接于 所述第一反相器101的輸出端，用于接收經(jīng)過反相后的第一時鐘信號。第一觸發(fā)器102還 用于接收第一數(shù)據(jù)信號、上述經(jīng)過反相后的第一時鐘信號和啟動鑒相信號，并根據(jù)所述第 一數(shù)據(jù)信號、經(jīng)過反相后的第一時鐘信號和啟動鑒相信號產(chǎn)生第一比較信號和第二數(shù)據(jù)信 號。第一數(shù)據(jù)信號和第二數(shù)據(jù)信號均為高電平信號，并且第一數(shù)據(jù)信號為鑒相器100的外 部所輸入的信號。在本實施例中，第一時鐘為參考時鐘，頻率為8KHZ。第一觸發(fā)器102為D觸發(fā)器。 第一時鐘經(jīng)過第一反相器101所構成的非門電路后連到第一觸發(fā)器102的時鐘輸入端，可 以保證第一觸發(fā)器102在第一時鐘的下降沿觸發(fā)，同時第一觸發(fā)器102的數(shù)據(jù)輸入端輸入 的信號保持為高電平，第一觸發(fā)器102通過清除端接收啟動鑒相信號，當啟動鑒相信號為 低電平時，第一觸發(fā)器102不工作，當啟動鑒相信號由低電平變?yōu)楦唠娖綍r，第一觸發(fā)器 102開始工作。第二反相器201和第二觸發(fā)器202構成圖1所示的第二時鐘輸入電路20。第二反 相器201用于接收第二時鐘信號，并對第二時鐘信號進行反相。第二時鐘輸入電路20還包 括第二觸發(fā)器202，連接于所述第二反相器201的輸出端，用于接收經(jīng)過反相后的第二時鐘 信號。第二觸發(fā)器202連接于所述第一觸發(fā)器102的數(shù)據(jù)輸出端，用于接收第二數(shù)據(jù)信號。 第二觸發(fā)器202還用于接收經(jīng)過反相后的第二時鐘信號和啟動鑒相信號，并根據(jù)所述第二 數(shù)據(jù)信號、經(jīng)過反相后的第二時鐘信號和啟動鑒相信號產(chǎn)生第二比較信號。在本實施例中，第二時鐘為被測時鐘，其頻率可設置為與第一時鐘的頻率相同或 者接近的頻率。第二觸發(fā)器202為D觸發(fā)器。第二時鐘經(jīng)過第二反相器201所構成的非門 電路后連到第二觸發(fā)器202的時鐘輸入端，可以保證第二觸發(fā)器202在第二時鐘的下降沿 觸發(fā)，同時第二觸發(fā)器202的數(shù)據(jù)輸入端輸入的信號與第一輸入端輸入的信號也是保持為 高電平，第二觸發(fā)器202通過清除端接收啟動鑒相信號，當啟動鑒相信號為低電平時，第二 觸發(fā)器202不工作，當啟動鑒相信號由低電平變?yōu)楦唠娖綍r，第二觸發(fā)器202開始工作。相位差脈沖輸出電路30為異或門301，當?shù)谝槐容^信號和第二比較信號均為低電平或者高電平時，相位差脈沖輸出電路30所輸出的信號為低電平，當?shù)谝槐容^信號和第二 比較信號的其中一個輸出為低電平，另一個輸出的為高電平時，相位差脈沖輸出電路30所 輸出的信號為高電平。計數(shù)器40的數(shù)據(jù)輸入端接異或門301的輸出端，計數(shù)器40的時鐘輸入端接收計 數(shù)時鐘信號。在本實施例中，計數(shù)器40的位數(shù)為12位，當?shù)谝槐容^信號和第二比較信號的 頻率為8KHZ，計數(shù)時鐘頻率為16MHZ時，鑒相所輸出的鑒相數(shù)據(jù)的最大值為16MHZ/8KHZ = 2048，相應的計數(shù)器40的最大計數(shù)值為212 = 2048，因此鑒相器100的精度為1/2048。本 實施例中的鑒相器100的精度為1/2048已經(jīng)能滿足我國時鐘同步網(wǎng)的要求。當然，為了提 高鑒相器100的精度，可以提高計數(shù)器40的計數(shù)時鐘頻率和計數(shù)器40的位數(shù)。圖3所示為鑒相器100鑒相結果的示意圖。在圖3中，CLKl為參考時鐘，CLK2為被測時鐘，START為啟動鑒相信號，A為第一觸 發(fā)器102的輸出端輸出的信號，B為第二觸發(fā)器202的輸出端輸出的信號，C為異或門301 的輸出端輸出的信號。從圖3可知，由于CLK2(被測時鐘)的頻率與CLKl (參考時鐘)的頻 率非常接近，第二觸發(fā)器202與第一觸發(fā)器102都是在啟動鑒相信號為高電平時啟動鑒相， 且都是在下降沿觸發(fā)，而第二觸發(fā)器202的數(shù)據(jù)輸入端為第一觸發(fā)器102的數(shù)據(jù)輸出端，第 一觸發(fā)器102所輸出的第一比較信號和第二觸發(fā)器202所輸出的第二比較信號經(jīng)過異或門 301，可以保證鑒相器100的輸出結果總是為正，從而使得計數(shù)器40采樣得到的相位差值也 為正。因而，在鑒相命令啟動后，鑒相器100的鑒相結果為從CLKl下降沿(A波形圖的虛線 部分)開始到CLK2下降沿(B波形圖的虛線部分)之間的正脈沖(C波形圖的虛線部分)。圖4所示為本發(fā)明一種鎖相環(huán)電路實施例的結構示意圖。本實施例中的鎖相環(huán)電路使用圖1或者圖2所示的鑒相器100進行鑒相，鎖相環(huán) 電路包括鑒相器100、環(huán)路濾波器200和壓控振蕩器300，三者共同構成的信號相差自動調 節(jié)反饋環(huán)路。環(huán)路濾波器200的輸入端與鑒相器100的輸出端連接，壓控振蕩器300的輸 入端則與環(huán)路濾波器200的輸出端連接。本實施例中的鎖相環(huán)電路除了鑒相器100的電路 結構與現(xiàn)有的鑒相器100不同之外，環(huán)路濾波器200以及壓控振蕩器300的電路結構以及 功能均與現(xiàn)有的環(huán)路濾波器200和壓控振蕩器300相同，因此在此不再贅述。本實施例中的鎖相環(huán)電路由于使用了單向的鑒相器100，不需要確定第一時鐘輸 入電路10和第二時鐘輸入電路20的相位超前和滯后的關系，就可以使鑒相器100輸出的 相位差脈沖信號一直為正，其所輸出的正的相位差脈沖信號較適合由微處理器實現(xiàn)的環(huán)路 濾波器200處理，可減輕對微處理器進行編程的工作量和減輕微處理器的負擔。以上所述僅為本發(fā)明的優(yōu)選實施例，并非因此限制本發(fā)明的專利范圍，凡是利用 本發(fā)明說明書及附圖內(nèi)容所作的等效結構或等效流程變換，或直接或間接運用在其他相關 的技術領域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。
權利要求
1.一種鑒相器，其特征在于，包括第一時鐘輸入電路，用于接收第一時鐘信號，并根據(jù)第一時鐘信號產(chǎn)生第一比較信號 并輸出；第二時鐘輸入電路，用于接收第二時鐘信號，并根據(jù)第二時鐘信號產(chǎn)生第二比較信號 并輸出；相位差脈沖輸出電路，連接于所述第一時鐘輸入電路和第二時鐘輸入電路的輸出端， 用于根據(jù)第一比較信號和第二比較信號產(chǎn)生正的相位差脈沖信號并輸出。
2.如權利要求1所述的鑒相器，其特征在于，所述鑒相器還包括計數(shù)器，所述計數(shù)器連 接于所述相位差脈沖輸出電路的輸出端，用于接收計數(shù)時鐘信號，并根據(jù)所述計數(shù)時鐘信 號對所述正的相位差脈沖信號進行計數(shù)后輸出數(shù)字化的相位差信號。
3.如權利要求1所述的鑒相器，其特征在于，所述第一時鐘輸入電路包括第一反相器， 所述第一反相器用于接收第一時鐘信號，并對第一時鐘信號進行反相。
4.如權利要求3所述的鑒相器，其特征在于，所述第一時鐘輸入電路還包括第一觸發(fā) 器，所述第一觸發(fā)器連接于所述第一反相器的輸出端，用于接收經(jīng)過反相后的第一時鐘信 號。
5.如權利要求4所述的鑒相器，其特征在于，所述第一觸發(fā)器還用于接收第一數(shù)據(jù)信 號、經(jīng)過反相后的第一時鐘信號和啟動鑒相信號，并根據(jù)所述第一數(shù)據(jù)信號、經(jīng)過反相后的 第一時鐘信號和啟動鑒相信號產(chǎn)生第一比較信號和第二數(shù)據(jù)信號。
6.如權利要求1所述的鑒相器，其特征在于，所述第二時鐘輸入電路包括第二反相器， 所述第二反相器用于接收第二時鐘信號，并對第二時鐘信號進行反相。
7.如權利要求6所述的鑒相器，其特征在于，所述第二時鐘輸入電路還包括第二觸發(fā) 器，所述第二觸發(fā)器連接于所述第二反相器的輸出端，用于接收經(jīng)過反相后的第二時鐘信 號。
8.如權利要求7所述的鑒相器，其特征在于，所述第二觸發(fā)器連接于所述第一觸發(fā)器 的數(shù)據(jù)輸出端，用于接收第二數(shù)據(jù)信號，所述第二觸發(fā)器還用于接收經(jīng)過反相后的第二時 鐘信號和啟動鑒相信號，并根據(jù)所述第二數(shù)據(jù)信號、經(jīng)過反相后的第二時鐘信號和啟動鑒 相信號產(chǎn)生第二比較信號。
9.如權利要求8所述的鑒相器，其特征在于，所述相位差脈沖輸出電路為異或門，當?shù)?一比較信號和第二比較信號均為低電平或者高電平時，相位差脈沖輸出電路所輸出的信號 為低電平。
10.如權利要求9所述的鑒相器，其特征在于，當?shù)谝槐容^信號和第二比較信號的其中 一個輸出為低電平，另一個輸出的為高電平時，相位差脈沖輸出電路所輸出的信號為高電平。
11.一種鎖相環(huán)電路，其特征在于，包括如權利要求1至10任一項所述的鑒相器。
全文摘要
本發(fā)明涉及一種鑒相器，包括第一時鐘輸入電路，用于接收第一時鐘信號，并根據(jù)第一時鐘信號產(chǎn)生第一比較信號并輸出；第二時鐘輸入電路，用于接收第二時鐘信號，并根據(jù)第二時鐘信號產(chǎn)生第二比較信號并輸出；相位差脈沖輸出電路，連接于所述第一時鐘輸入電路和第二時鐘輸入電路的輸出端，用于根據(jù)第一比較信號和第二比較信號產(chǎn)生正的相位差脈沖信號并輸出。本發(fā)明還提供一種使用上述鑒相器的鎖相環(huán)電路。本發(fā)明中的鑒相器和鎖相環(huán)電路可減輕對微處理器進行編程的工作量和減輕微處理器的負擔。
文檔編號H03L7/08GK102055469SQ20091022209
公開日2011年5月11日 申請日期2009年11月5日 優(yōu)先權日2009年11月5日
發(fā)明者劉培章 申請人:中興通訊股份有限公司