專利名稱：雙通道時間交錯型模數(shù)轉(zhuǎn)換器中的誤差估計與校正的制作方法
專利說明雙通道時間交錯型模數(shù)轉(zhuǎn)換器中的誤差估計與校正
背景技術(shù)：
最近，時間交錯型模數(shù)轉(zhuǎn)換器(TIADC)在需要非常高的采樣率(即單個ADC無法提供的采樣率)的諸多應(yīng)用中吸引了人們的注意力。在TIADC系統(tǒng)中，通過將并行工作的較慢的ADC組合起來，獲得快速的ADC。理想情況下，較慢的ADC應(yīng)該各自具有相同的偏置、相同的增益和相同的均勻采樣時刻。然而，在實際中，因制造誤差、組件失配、溫度變化、機(jī)械應(yīng)力、環(huán)境擾動等因素，該要求是很難實現(xiàn)的。所引起的誤差使TIADC系統(tǒng)的性能顯著下降，由此，要改善性能則必須對這些誤差進(jìn)行估計和校正。


發(fā)明內(nèi)容
本發(fā)明是一種雙通道TIADC，其中，對偏置、增益和相位誤差進(jìn)行估計和校正。對于偏置估計和校正而言，已開發(fā)出一種誤差表達(dá)式，其中已顯示出這兩個ADC的平均偏置值產(chǎn)生了直流音調(diào)，而這兩個ADC之間的偏置差異產(chǎn)生了尼奎斯特頻率的音調(diào)。這種算法首先被用于使尼奎斯特音調(diào)最小化，尼奎斯特音調(diào)取決于這兩個ADC之間的偏置差異。這是通過使一個ADC上的偏置等于另一個ACD上的偏置而實現(xiàn)的。然而，通過使用公知的直流偏置校正技術(shù)，可以以一種直接的方式消除直流音調(diào)。
對于增益誤差估計和校正而言，已開發(fā)出一種表達(dá)式，其中已顯示出這兩個ADC之間的增益差異產(chǎn)生了在尼奎斯特頻率附近反射的圖像音調(diào)。另外，輸入信號自身是通過這兩個ADC的增益的平均值來調(diào)整的。我們開發(fā)了一種算法，它能使這兩個ADC之間的增益值的差異最小化。通過使用單獨(dú)的自動增益控制(AGC)環(huán)路，可以校正因這兩個ADC上的增益值的平均值而對輸入信號所作的調(diào)整。
已開發(fā)出一種用于相位誤差的表達(dá)式，其中已顯示出相位誤差產(chǎn)生了在尼奎斯特頻率附近反射的圖像音調(diào)。該圖像音調(diào)與因增益誤差而導(dǎo)致的音調(diào)相比有π/2的相位差別。還顯示出該音調(diào)的振幅與相位誤差的量相當(dāng)。這兩個ADC的輸出之間的關(guān)聯(lián)表示了它們之間的延遲，結(jié)果，開發(fā)出一種適應(yīng)性算法，它使兩對相鄰的時間樣本之間的自動關(guān)聯(lián)方面的差異最小化。
為校正每一個誤差而開發(fā)的適應(yīng)性算法將每一個誤差看作與該雙通道TIADC中的其它誤差無關(guān)。本發(fā)明的實施方式包括基于各個誤差的符號的適應(yīng)性算法，其中，到雙通道TIADC的輸入信號自身是訓(xùn)練信號，偏置、增益和相位誤差的估計與校正都是在后臺實現(xiàn)的。換句話說，通過使用遮蔽的適應(yīng)性技術(shù)，可以執(zhí)行調(diào)適。整個調(diào)適是一種混合信號處理，其中，各種誤差的估計是在數(shù)字域中實現(xiàn)的，而校正則是在模擬域中實現(xiàn)的。在各實施方式中，通過查詢表格(LUT)將數(shù)字域中的估計信息轉(zhuǎn)換成模擬域中合適的校正。在偏置調(diào)適環(huán)路中，例如，到LUT的某一地址是基于偏置誤差而計算的，并且該地址在LUT中所對應(yīng)的值被用于驅(qū)動該雙通道TIADC中的數(shù)模轉(zhuǎn)換器(DAC)和/或其它合適的模擬電路以實現(xiàn)校正?；蛘?，LUT的地址可以被用于驅(qū)動DAC和/或模擬電路。對于增益和相位誤差，也實現(xiàn)了相似的混合域操作。



如附圖所示，根據(jù)下文對本發(fā)明的示例實施方式的特定描述，上述內(nèi)容將變得很明顯，在附圖中相同的標(biāo)號指代相同的部分。附圖并非必然按比例繪制，而是要突出本發(fā)明的各實施方式。
圖1是雙通道時間交錯型模數(shù)轉(zhuǎn)換器(TIADC)的框圖。
圖2是雙通道TIADC中的偏置校正單元的框圖。
圖3是雙通道TIADC中的增益校正單元的框圖。
圖4是雙通道TIADC中的相位校正單元的框圖。
圖5是偏置、增益和相位校正單元連接到電荷域管線模數(shù)轉(zhuǎn)換器(ADC)的一級的框圖。
圖6是具有偏置誤差的信號的頻譜圖。
圖7是圖6的信號經(jīng)偏置誤差校正過的頻譜圖。
圖8是eoffset與OLUT2地址的變化圖。
圖9是OLUT2k地址與迭代k的變化圖。
圖10是具有增益誤差的信號的頻譜圖。
圖11是圖10的信號經(jīng)增益誤差校正過的頻譜圖。
圖12是egain與GLUT2位置的變化圖。
圖13是GLUT2k的地址與迭代k的變化圖。
圖14是具有相位誤差的信號的頻譜圖。
圖15是圖14的信號在相位誤差校正之后的頻譜圖。
圖16是ephase與PLUT2的地址的變化圖。
圖17是PLUT2k的地址與迭代k的變化圖。
圖18是輸入到雙通道TIADC中的寬帶信號的頻譜圖。
圖19是對于圖18的寬帶信號而言eoffset與OLUT2地址的變化圖。
圖20是對于圖18的寬帶信號而言egain與GLUT2地址的變化圖。
圖21是對于圖18的寬帶信號而言ephase與PLUT2地址的變化圖。

具體實施例方式 下文描述本發(fā)明的示例實施方式，最開始先描述一種雙通道時間交錯型模數(shù)轉(zhuǎn)換器(TIADC)。該TIADC中的信號處理元件檢測并校正(1)偏置誤差、(2)增益誤差以及(3)采樣時間誤差。在該TIADC的描述之后，是用于描述各種誤差以及相應(yīng)的檢測與校正技術(shù)的數(shù)學(xué)模型。
應(yīng)該理解，本文所描述的信號處理元件可以具體實施為分立的模擬或數(shù)字電路，可以具體實施為在可編程數(shù)字處理器中執(zhí)行的程序代碼，或者可以具體實施為它們的組合等其它方式。
圖1是顯示出一種示例雙通道TIADC 10的框圖。典型的雙通道TIADC 10可以具有12位的位寬，并且按400Msps的采樣頻率進(jìn)行操作。備選實施方式可以按更快或更慢的采樣率進(jìn)行操作，并且具有更大或更小的位寬。兩個模數(shù)轉(zhuǎn)換器(ADC)20和21對模擬輸入信號12(用x(t)表示)進(jìn)行操作，以提供數(shù)字輸出信號14(用y(n)表示)。這兩個ADC 20和21以交替的采樣時間間隔2T對輸入信號12進(jìn)行采樣和保持，其中T是采樣率fsamp的倒數(shù)，由時鐘信號45提供。在一個實施方式中，這兩個ADC 20和21是電荷域管線ADC，它們分別在時鐘信號45的奇數(shù)上升沿40和偶數(shù)上升沿41對輸入信號12進(jìn)行采樣和數(shù)字化。在其它實施方式中，相移器可以被安排在時鐘與ADC 20、21之間，從而以交替方式來操作ADC 20、21。多路復(fù)用器30使這兩個ADC 20和21的輸出(按采樣率的一半)交錯，從而按采樣率產(chǎn)生輸出14。
數(shù)字信號處理器(DSP)60監(jiān)控并校正ADC 20、21的輸出中的偏置、增益和相位誤差。抽頭100、101將ADC 20、21的輸出分別饋送到DSP 60中，DSP 60使用一組查詢表格(LUT)30-35或一組數(shù)模轉(zhuǎn)換器(DAC，未示出)來計算誤差和相應(yīng)的校正。在圖1所示的實施方式中，ADC 20、21具有相應(yīng)的偏置LUT(0LUT)30、31、增益LUT(GLUT)32、33以及相位LUT(PLUT)34、35。DSP 60根據(jù)適應(yīng)性算法處理任何誤差，其示例在下文中進(jìn)行描述。
在較佳的實施方式中，DSP 60通過使用LUT 30-35(通常包括存儲器)中所存儲的值，在數(shù)字域中估計誤差并在模擬域中校正誤差。通過將LUT 30-35用作數(shù)字域和模擬域之間的界面，數(shù)字估計信息可以被轉(zhuǎn)換成相應(yīng)的模擬校正。例如，基于數(shù)字誤差信號和OLUT 30、31中所存儲的相應(yīng)的地址值，模擬電路和/或DAC(未示出)可以被用于校正ADC 20與21之間的相對和/或絕對偏置誤差。GLUT32、33和PLUT 34、35也可以存儲用于數(shù)字誤差信號的地址值。通過將誤差轉(zhuǎn)換成用于ADC 20、21的模擬設(shè)置，LUT 30-35有效地執(zhí)行數(shù)模轉(zhuǎn)換。
圖2是在DSP 60之內(nèi)的偏置校正單元210的框圖，其中包括誤差測量模塊201。誤差測量模塊201包括減法器230，減法器230對來自ADC 20、21的抽頭100、101上的輸出信號取差值。耦合到減法器230的輸出的加法器240與延遲寄存器250一起構(gòu)成了反饋環(huán)路；該加法器對減法器230的輸出以及來自延遲寄存器250的減法器230的輸出的延遲版本進(jìn)行求和，延遲寄存器250每隔N個樣本就復(fù)位到零。延遲寄存器250將所得的偏置誤差信號eoffset發(fā)送給適應(yīng)性處理器220。適應(yīng)性處理器220可以是用DSP、現(xiàn)場可編程門陣列、專用集成電路、編程通用數(shù)據(jù)處理器來實現(xiàn)，或者也可以用任何其它合適的方式來實現(xiàn)。在一些實施方式中，適應(yīng)性處理器220根據(jù)下述的算法進(jìn)行操作，其中，它以一種使偏置誤差信號最小化的方式來選擇OLUT231的地址。所選的OLUT 30、31的地址所對應(yīng)的值被用于以對應(yīng)的方式來校正ADC 20與21之間的偏置。
在較佳的實施方式中，適應(yīng)性處理器220使用正負(fù)號函數(shù)模塊282來確定偏置誤差信號的符號，并根據(jù)偏置誤差信號是負(fù)的、零或是正的，分別返回-1、0或1。接下來，來自正負(fù)號函數(shù)模塊282的輸出與偏置步長μoffsetk相乘，以控制加到偏移值Noffset/2以產(chǎn)生OLUT2 31的地址的那個值，正如圖2所示那樣。根據(jù)誤差信號的符號，上述乘積可以產(chǎn)生向前的步進(jìn)、向后的步進(jìn)或沒有變化。
所得的乘積進(jìn)入用加法器286和延遲寄存器288實現(xiàn)的反饋環(huán)路。舍入模塊290對反饋環(huán)路的輸出進(jìn)行舍入處理以形成地址步進(jìn)，用加法器292可以使該地址步進(jìn)偏移一個偏移值Noffset/2。例如，如果OLUT2 31具有從0到255的256個地址位置，則偏移值可以是128，該偏移值將偏置誤差設(shè)置到OLUT2 31的范圍中的中點。
然后，偏移的地址被饋送到OLUT2 31以及上溢/下溢模塊294，上溢/下溢模塊294監(jiān)控所得的地址，如有必要，還使OLUT1 30的地址復(fù)位以使OLUT2 31的地址保持在可接受的范圍中。當(dāng)然，上述偏移值與地址位置的范圍取決于實現(xiàn)方式的諸多細(xì)節(jié)。某些實現(xiàn)方式可以在零偏移的情況下操作，從而不需要加法器292。
圖3是在DSP 60之內(nèi)的增益校正單元310的框圖，其中包括誤差測量模塊301。乘法器360、361使來自抽頭100、101的信號分別平方。誤差測量模塊301包括減法器330，減法器330對經(jīng)平方的信號取差值，并且將該差值轉(zhuǎn)發(fā)給反饋環(huán)路，該反饋環(huán)路包括加法器340和延遲寄存器350，延遲寄存器350每隔N個樣本就復(fù)位到零。如圖2所示，反饋環(huán)路將增益誤差信號egain發(fā)送給適應(yīng)性處理器220，在某些實施方式中，適應(yīng)性處理器220根據(jù)下述的算法進(jìn)行操作。適應(yīng)性處理器220以一種使增益誤差信號最小化的方式來選擇GLUT 32、33的地址。DSP 60使用來自GLUT 32、33的輸出，以相應(yīng)的方式控制ADC 20、21的增益。
在較佳的實施方式中，適應(yīng)性處理器220使用正負(fù)號函數(shù)模塊282來確定增益誤差信號的符號，其輸出與增益步長μgaink相乘，以控制加到偏移值Ngain/2以產(chǎn)生GLUT2 33的地址的那個值，如圖3所示。所得的乘積進(jìn)入用加法器286和延遲寄存器288實現(xiàn)的反饋環(huán)路。舍入模塊290對反饋環(huán)路的輸出進(jìn)行舍入處理以形成地址步進(jìn)，用加法器292可以使該地址步進(jìn)偏移一個偏移值Ngain/2。偏移的地址被饋送到GLUT233以及上溢/下溢模塊294，如有必要，上溢/下溢模塊294會調(diào)節(jié)GLUT132。如上所述，上述偏移值與地址位置的范圍取決于實現(xiàn)方式的諸多細(xì)節(jié)。
圖4是在DSP 60之內(nèi)的相位校正單元410的框圖，其中包括誤差測量模塊401。誤差測量模塊401包括減法器430，減法器430將來自抽頭100、101的信號的差值饋送到乘法器460的兩個輸入端口，乘法器460返回該差值的平方。第二減法器431對來自抽頭101的信號以及來自抽頭100的信號經(jīng)延遲寄存器450延遲后的版本取差值。用第二乘法器461，對減法器431的輸出求平方。第三減法器432對來自乘法器460和461的輸出取差值；來自減法器432的差值進(jìn)入包括加法器440和延遲寄存器451的反饋環(huán)路，如圖2、3所示。反饋環(huán)路提供用于驅(qū)動適應(yīng)性處理器220的相位誤差信號ephase。
在一些實施方式中，適應(yīng)性處理器220根據(jù)下述算法進(jìn)行操作。如在圖2、3所示的偏置和增益校正單元210、310中那樣，適應(yīng)性處理器220以一種使相位誤差信號最小化的方式在PLUT2 35中選擇地址。以一種相應(yīng)的方式使用所選地址所對應(yīng)的值來控制ADC 20和21之間的相位誤差。如有必要，上溢/下溢模塊294監(jiān)控地址設(shè)置并且調(diào)節(jié)PLUT1 34，以使PLUT2 35保持在給定的范圍中。
在較佳的實施方式中，適應(yīng)性處理器220使用正負(fù)號函數(shù)模塊282來確定相位誤差信號的符號，其輸出與相位步長μphasek相乘，以控制加到偏移值Nphase/2以產(chǎn)生PLUT2 35的地址的那個值，正如圖4所示那樣。所得的乘積進(jìn)入用加法器286和延遲寄存器288實現(xiàn)的反饋環(huán)路。舍入模塊290對反饋環(huán)路的輸出進(jìn)行舍入處理以形成地址步進(jìn)，用加法器292可以使該地址步進(jìn)偏移一個偏移值Nphase/2。然后，偏移的地址被饋送到PLUT 32和33。如上所述，上述偏移值與地址位置的范圍取決于實現(xiàn)方式的諸多細(xì)節(jié)。
所揭示的TIADC的各實施方式可以使用單個適應(yīng)性處理器220來控制所有三組LUT 30-35。在這些實施方式中，按順序?qū)⑵?、增益和相位誤差校正應(yīng)用于ADC 20、21(例如，首先校正偏置誤差，然后校正增益誤差，然后校正相位誤差，并且重復(fù)下去)。因為所有三個校正單元共享一個公用的適應(yīng)性處理器220，所以所得的TIADC比具有單獨(dú)的偏置、增益和相位校正單元的TIADC要小、要輕、更有效且制造起來更簡單。此外，在性能比尺寸或成本更重要的其它實施方式中，每一個適應(yīng)性處理器220都可以用專用硬件或可編程處理器來實現(xiàn)。
圖5示出了來自偏置、增益和相位校正單元的輸出連接到電荷域管線ADC 500的第一管線級501的情況，該ADC 500可以用在圖1的雙通道TIADC 10中。該ADC 500的進(jìn)一步描述可以在美國專利申請12/074,706和美國專利7,079,067中找到，這兩篇文獻(xiàn)全部引用在此作為參考。第一和第二管線級501和502將電荷重新分配、電荷比較和電荷重新分配驅(qū)動器電路并入到單端管線中，以提供兩位模數(shù)轉(zhuǎn)換。將另外的級添加到該管線中提供了另外的模數(shù)轉(zhuǎn)換位，其中連續(xù)的級以相似的方式對穿過該管線傳播的電荷分組進(jìn)行操作。
在時鐘信號CLK的交替的半周期上，電荷分組進(jìn)出具有電荷轉(zhuǎn)移電路505的第一管線級501，從而使節(jié)點520處的電壓根據(jù)轉(zhuǎn)移的電荷分組的大小而變化。比較器530將所得的節(jié)點520處的電壓與參考電壓VRC進(jìn)行比較。鎖存器522每一時鐘周期對來自比較器530的輸出進(jìn)行一次鎖存，以產(chǎn)生數(shù)字輸出VB1。電荷重新分配驅(qū)動器513接收VB1，并且向級502輸出電荷重新分配電壓信號VQR。在級502中，VQR的轉(zhuǎn)變引起了比較器的一個節(jié)點處的電壓的相應(yīng)變化，從而意味著級501的比較結(jié)果控制著后一級502中的電荷重新分配。
來自偏置、增益和相位校正單元210、310、410的輸出可以被用于控制管線各級的各個組件。例如，來自O(shè)LUT(比如，圖1和2中的OLUT 30和31)的偏置控制信號531可以被用于調(diào)節(jié)參考電壓VRC。相似的是，來自GLUT(比如圖1和3中的GLUT 32和33)的增益控制信號533可以被用于調(diào)節(jié)比較器530的增益。時鐘相位VC1和VCC1可以被延遲或推進(jìn)一個可變的相位延遲510，這受來自PLUT(比如PLUT 34和35)的信號511控制。可變的相位延遲510可以是用延遲鎖定環(huán)路、分散延遲線路、或任何其它合適的延遲、緩沖器或存儲器元件來實現(xiàn)的。
偏置、增益和相位校正信號可以連接到電荷域管線ADC中的某一些級或全部的級。另外，不同的校正信號可以被應(yīng)用于不同的級以便在校正誤差時進(jìn)行更精細(xì)的控制。本領(lǐng)域技術(shù)人員應(yīng)該理解，偏置、增益和相位校正信號可以以相似的方式連接到任何合適的ADC，包括電荷域管線ADC。
偏置誤差 在這一部分內(nèi)容中，我們考慮根據(jù)本發(fā)明操作的雙通道TIADC 10僅用于偏置誤差的估計和校正。為了看到偏置誤差是如何被校正的，我們假設(shè)輸入信號是x(t)＝cos(ωot+φ)，其中ωo是輸入信號12的任意的頻率，φ是輸入信號12的任意的相位。雙通道TIADC 10的輸出14是由下式給出

(1) 其中，V1和V2是ADC1 20和ADC2 21的偏置值，n是樣本個數(shù)，T是雙通道TIADC 10的采樣周期。通過將奇偶時刻的輸出組合起來，我們得到了 y(n)＝cos(ωonT+φ)+V1+(1-(-1)n)Vd ＝cos(ωonT+φ)+Vs+(-1)nVd (2) 其中 (3) 表示兩個ADC 20、21之間的偏置的平均值和差異。方程(2)可以被寫成 y(n)＝cos(ωonT+φ)+Vs+cos(ωsnT/2)Vd (4) 其中ωs＝2π/T是采樣頻率，并且(-1)n＝cos(ωsnT/2)。根據(jù)方程(4)可以清楚看到，這兩個ADC 20、21之間的平均偏置產(chǎn)生了直流項，偏置之差則產(chǎn)生了尼奎斯特頻率的音調(diào)。在各實施方式中，目的是使后一種音調(diào)(即尼奎斯特頻率的音調(diào))的大小最小化。應(yīng)該理解，一旦偏置值的差異被消除或最小化(例如，通過使用OLUT 30、31使ADC 20和21之間的相對偏置線性地移動)，使平均偏置值最小化是相當(dāng)直接了當(dāng)?shù)?。圖6示出了當(dāng)雙通道TIADC的采樣頻率是400MHz時具有偏置誤差的50MHz音調(diào)的模擬頻譜。如圖6所示，在所得的頻譜中有兩個音調(diào)是因偏置誤差而出現(xiàn)的。直流音調(diào)對應(yīng)于這兩個ADC 20和21之間的平均偏置值，而尼奎斯特頻率的音調(diào)對應(yīng)于這兩個ADC 20和21之間的偏置值的差異。
圖7示出了同一信號在偏置誤差校正之后的模擬頻譜，下文會解釋?？梢钥闯觯蚱弥档牟町惗鴮?dǎo)致的尼奎斯特頻率的音調(diào)已經(jīng)最小化了。尼奎斯特頻率的音調(diào)的抑制的量取決于在校正之后上述兩個ADC之間的偏置的剩余差異?？梢钥闯?，尼奎斯特頻率的音調(diào)被抑制了超過50dB。在圖6和7之間，可以看出，直流成分是不同的。這是因為這樣一個事實，已經(jīng)使ADC2的偏置大致等于ADC1的偏置。
為了使尼奎斯特頻率的音調(diào)的大小最小化，我們需要獲得該頻率處的信號的信息。為此，讓y1(n)和y2(n)分別對應(yīng)于來自ADC1 20和ADC2 21的輸出。與ωs/2相對應(yīng)的y(n)的N-點DFT是由下式給出的 (5) 其中 (6) 根據(jù)方程6，很明顯，通過使eoffset≈0，我們可以使尼奎斯特頻率的音調(diào)的大小最小化。eoffset的計算對應(yīng)于取上述平均值之差，或者對應(yīng)于在N個樣本上來自兩個ADC 20和21的輸出之差的平均值。N的值越大，該估計就越準(zhǔn)確。樣本的個數(shù)可以根據(jù)處理器和應(yīng)用而改變雙向通信(例如，通過以太網(wǎng)連接進(jìn)行通信)通常需要快速的收斂或N的更小值。例如，當(dāng)N＝1時，每一個樣本都經(jīng)歷校正。單向通信(如纜線調(diào)制解調(diào)器中那樣)并不要求如此快速的收斂，并且可以用更多的樣本來實現(xiàn)(即N的更大的值)。
OLUT 30和31(其大小均為Noffset)包括許多條目，這些條目可以被用于直接或間接控制ADC 20、21中的偏置。因為我們正把估計和校正看成一種混合域處理，所以如果OLUT 30、31充當(dāng)模擬和數(shù)字域之間的界面，則并不喪失一般性。OLUT 30、31的地址是用適應(yīng)性算法在數(shù)字域中進(jìn)行估計的，比如下文所描述的那種，而OLUT30、31的輸出則直接或間接地提供模擬域中的相應(yīng)偏置校正。為了示出，讓上述兩個ADC之間的偏置的最大差異是±Xo最低有效位(LSB)。在典型的12位TIADC中，最大的可容忍的偏置差異將大約是60LSB，或者大約是總位寬的3％。OLUT30和31的條目被設(shè)計成根據(jù)模擬電路用線性的、對數(shù)的或任何其它分布來覆蓋該范圍。對于線性分布，OLUT 30和31中的條目與下一個條目相差了2Xo/Noffset個LSB。在較佳的實施方式中，OLUT 30和31中的條目線性地分布在零誤差點附近，并且對數(shù)地分布在該分布的邊緣附近。
再次參照圖1所示的雙通道TIADC 10，考慮到ADC1 20的OLUT1 30的地址可使得來自O(shè)LUT1 30的輸出是零。如上所述，OLUT1 30與ADC1 20相關(guān)聯(lián)，OLUT2 31與ADC2 21相關(guān)聯(lián)。對于兩個OLUT 30和31具有偏置值隨OLUT地址呈線性分布的情況而言，DSP 60將OLUT1 30的地址設(shè)為Noffset/2。
作為一個示例，圖8示出了基于方程(6)在Noffset＝256時eoffset隨OLUT2 31變化的情況。OLUT1的地址是128，這意味著來自O(shè)LUT1的輸出是零，從而假定OLUT中的值呈線性分布。根據(jù)圖8，很明顯，eoffset是在偏置誤差的兩個極端之間呈線性變化?？梢钥闯?，對于OLUT2 31的特定地址，誤差函數(shù)穿過零。在這種情況下，OLUT2 31的最佳地址是192。如下所述，DSP 60使用自適應(yīng)算法來尋找用于使eoffset的絕對值最小化的OLUT2 31的地址。在較佳實施方式中，自適應(yīng)算法是基于eoffset的符號，因此，是硬件有效的。
用于偏置誤差校正的算法 假定OLUT 30和31中的值呈線性分布，DSP 60將OLUT1 30的地址設(shè)為Noffset/2。讓OLUT2k表示在第k次迭代時OLUT2 31的地址。讓μ1k表示在第k次迭代時的變量，讓μoffsetk表示在第k次迭代時上述適應(yīng)性算法的步長。此處，我們假定 (7) 其中μoffsetmin和μoffsetmax分別是最小值和最大值。用于校正偏置誤差的適應(yīng)性算法現(xiàn)在可以寫成 (8) 其中，


和k1是任何任意的正數(shù)。從方程8可以看出，μ1k基于eoffset的符號來提供OLUT2 31的地址的更新。在收斂處，OLUT2k指示用于產(chǎn)生eoffset的最小絕對值的OLUT2 31的最佳地址。對于早先引用的示例，圖9示出了OLUT2k隨著迭代k而收斂。從圖9中可以看出，在大約7次迭代的過程中，OLUT2k收斂到在192附近的地址，這是與圖8所示eoffset的零交叉值相對應(yīng)的最佳地址。
我們現(xiàn)在用一組參數(shù)來解釋適應(yīng)性算法的操作過程。為此，我們選擇μoffsetmax＝64、μoffsetmin＝1和k1＝1。OLUT1的地址被設(shè)為128，并且

在第一次迭代過程中，基于eoffset的符號，獲得了μ12。圖9示出了eoffset的符號是正的，因此，

且

因此，在第二次迭代過程中，OLUT2 31的地址被設(shè)為192。理想情況下，在這一階段，eoffset的符號應(yīng)該是零(回想到當(dāng)OLUT2的地址是192時出現(xiàn)了這種情況下的eoffset的零交叉)。然而，因為量化和舍入誤差，eoffset的符號是正的。現(xiàn)在，

并且

在第三次迭代過程中，OLUT2 31的地址是224。這種算法以這種方式繼續(xù)下去，直到獲得了OLUT2 31的地址的最佳值。這種用于發(fā)現(xiàn)OLUT2 31的地址的最佳值的搜索被命名為二進(jìn)制搜索。
沒有必要將OLUT1 30的地址固定在Noffset/2處。如果在偏置校正的調(diào)適過程中的迭代k期間OLUT2 31的地址超過邊界[N10，N20](其中

并且

)，則OLUT1 30的地址可以適當(dāng)?shù)馗淖儾⑶艺{(diào)適過程重新開始。
增益誤差 在這一部分內(nèi)容中，我們考慮只具有增益誤差的雙通道TIADC 10。同樣，假定輸入信號12是x(t)＝cos(ωot+φ)，雙通道TIADC 10的輸出14是由下式給出的
(9) 其中G1和G2是分別由ADC1 20和ADC2 21提供的增益。通過將奇偶時刻的輸出14組合起來，我們獲得 y(n)＝G1cos(ωonT+φ)+(1-(-1)n)Gdcos(ωonT+φ) ＝[Gs+(-1)nGd]cos(ωonT+φ) (10) 其中 (11) 同樣，通過使用

方程(10)可以被重新寫成 (12) 方程12示出了增益失配產(chǎn)生了在ωs/2附近反射的圖像音調(diào)，該圖像音調(diào)的振幅正比于上述兩個ADC 20和21之間的增益值之差。也可以看出，可以用上述兩個ADC 20和21的增益的平均值來調(diào)整上述輸入信號。這不需要成為擔(dān)心的情況，因為自動增益控制(AGC)環(huán)路通常被用于校正這種誤差。圖10示出了當(dāng)雙通道TIADC 10的采樣頻率是400MHz時具有增益誤差的50MHz音調(diào)的模擬頻譜。如圖10所示，在150MHz處，有圖像音調(diào)。抑制的量取決于上述兩個ADC 20和21的增益值之差?；蛘?，它取決于上述兩個ADC 20和21的增益值之比以及整體之間的差異。圖11示出了同一信號在應(yīng)用了增益校正之后的模擬頻譜，下文會解釋?？梢钥闯觯鲆嫘Ｕ箞D像音調(diào)減小了超過25dB。
通過使上述兩個ADC 20和21上的信號的功率之差最小化，就可以實現(xiàn)這兩個ADC 20和21之間的增益值之差的最小化。為此，增益誤差函數(shù)可以表示成下式 (13) 從上述方程可以注意到，只要變量kgain滿足下式，就可以使egain大致等于零。
(14) 如圖1所示，DSP 60使用GLUT 32和33直接或間接地控制每一個ADC 20和21的輸出的增益。每一個GLUT 32和33中的分布可以是線性的、對數(shù)的或任何其它分布。如果上述兩個ADC的增益之比的最大變化是(1±Xg)，則這些GLUT被設(shè)計成覆蓋2Xg的整個范圍。在較佳的實施方式中，Xg≤2％意味著增益的可容忍的范圍是標(biāo)稱增益值的0.98-1.02倍。
就像偏置估計和校正的情況那樣，我們假定GLUT1 32的地址可使得來自它的輸出是1。作為一個示例，我們假定GLUT 32和33中的值呈線性分布，其中每一個GLUT 32和33的大小是Ngain。圖12示出了基于方程(13)egain隨GLUT2 33的地址變化的情況。在所示的實施方式中，Ngain＝256，盡管Ngain可以取任何合適的值。盡管誤差變化不是線性的，但是就線性而言其表現(xiàn)是相當(dāng)好的。從圖12中明顯看出，egain的零交叉區(qū)域?qū)?yīng)于GLUT2 33的最佳地址。在圖12中，egain的絕對值的最小值對應(yīng)于GLUT2地址162。
用于增益誤差校正的算法 假定GLUT中的分布是線性的，DSP 60將GLUT1 32的地址設(shè)為Ngain/2。讓GLUT2k表示在第k次迭代時GLUT2 33的位置。讓μ2k表示在第k次迭代時的變量，讓μgaink表示在第k次迭代時上述適應(yīng)性算法的步長。此處，我們假定 (15) 其中μgainmin和μgainmax分別是μgaink的最小值和最大值。用于校正增益誤差的適應(yīng)性算法可以被寫成 (16) 其中，


和k2是任何任意的正數(shù)。從上述適應(yīng)性算法可以看出，μ2k基于egain的符號來提供GLUT2 33的地址的更新。在收斂處，GLUT2k指示用于產(chǎn)生egain的最小絕對值的GLUT2 33的最佳地址。對于早先引用的示例，圖13示出了GLUT2k隨著迭代k而收斂，假定Ngain＝256。從圖13中可以看出，在大約7次迭代的過程中，GLUT2k收斂到在162附近的地址，這是與圖12所示egain的零交叉值相對應(yīng)的最佳地址。
必須注意到，沒有必要將GLUT1 32的地址固定到Ngain/2。如果在增益校正的調(diào)適過程中的迭代k期間GLUT2 32的地址超過邊界[N1g，N2g](其中

并且

)，則GLUT1 32的地址可以適當(dāng)?shù)馗淖儾⑶艺{(diào)適過程重新開始 相位誤差 在這一部分內(nèi)容中，我們考慮只具有相位誤差的雙通道TIADC 10。同樣，假定輸入信號12是x(t)＝cos(ωot+φ)，雙通道TIADC 10的輸出14是由下式給出的 (17) 此處，假定ADC1 20在時間瞬時2nT處進(jìn)行采樣，而ADC2 21在時間瞬時(2n+1)T+Δt處進(jìn)行采樣。結(jié)果，Δt是采樣時間誤差。上述方程可以重新寫成 (18) 可以看出，cos[(-1)nωoΔt/2]＝cos[ωoΔt/2]，因為正弦函數(shù)是奇函數(shù)，同時(-1)n＝cos(nπ)，我們得到sin[(-1)nωoΔt/2]＝cos(nπ)sin[ωoΔt/2]。通過使用sin(a)cos(nπ)＝sin(a-nπ)和nπ＝ωsnT/2，上述方程可以被寫成 (19) 假定與1/ωo比Δt是很小的，cos(ωoΔt/2)≈1并且sin(ωoΔt/2)≈ωoΔt/2。結(jié)果， (20) 從上述方程我們可以看出，相位誤差產(chǎn)生了其振幅正比于相位誤差Δt的圖像音調(diào)。有趣的是，注意到，該圖像音調(diào)與增益誤差所產(chǎn)生的音調(diào)相比有π/2的相位差別。圖14示出了具有50MHz處的音調(diào)的信號的模擬頻譜。同樣，假定采樣頻率是400MHz。從圖14中可以看出，在150MHz處，有一個因相位誤差而產(chǎn)生的圖像音調(diào)。圖15示出了同一信號在相位校正之后的模擬頻譜，該圖像音調(diào)已經(jīng)被抑制了超過25dB。抑制的量取決于Δt接近于零的程度。
眾所周知，兩個序列之間的關(guān)聯(lián)提供了關(guān)于它們之間的時間延遲的信息。為此，我們現(xiàn)在用下式來定義相位誤差 (21) 用于相位誤差的備選表達(dá)式由下式給出 (22) 它也提供了上述兩個ADC 20、21之間的相位誤差的有關(guān)信息。
如上述偏置和增益校正過程中那樣，DSP 60使用PLUT 34、35(其大小是Nphase)來直接或間接地控制到ADC 20、21的時鐘信號的相位。用適應(yīng)性算法在數(shù)字域中估計PLUT 34、35的地址，而PLUT 34、35的輸出則在用于控制ADC 20、21的時鐘信號45中直接或間接地提供相應(yīng)的延遲。讓上述兩個ADC 20、21之間的最大相位延遲是±Xp個單位，其中PLUT 34、35的條目被設(shè)計成覆蓋該范圍。在較佳的實施方式中，該最大相位延遲大約是上述周期的0.3％，或者對于500MHz的采樣頻率而言是±5.75ps的時間延遲(即2ns的采樣周期)?！繶p的單位可以是秒、弧度或采樣頻率的分?jǐn)?shù)，PLUT 34、35的條目可以根據(jù)實現(xiàn)該校正過程的模擬電路而遵循線性的、對數(shù)的或任何其它分布。
同樣，DSP 60設(shè)置PLUT1 34的地址，使得來自PLUT1 34的輸出是零。換句話說，沒有對ADC1 20執(zhí)行校正。一個實施方式使用了在PLUT 34、35中的值的線性分布，其中每一個PLUT 34、35的大小是Nphase。作為一個示例，圖16示出了基于方程(22)ephase隨PLUT2 35的地址變化的情況，同時Nphase＝256，盡管Nphase可以取任何合適的值。從圖16中明顯看出，ephase的零交叉區(qū)域?qū)?yīng)于PLUT2的最佳地址。在圖16中，ephase的最小絕對值對應(yīng)于PLUT2地址157。現(xiàn)在我們開發(fā)一種適應(yīng)性算法，尋求與ephase的零交叉值相對應(yīng)的PLUT2 35的最佳地址。
用于相位誤差校正的算法 假定PLUT 34和35中的分布是線性的，DSP 60將PLUT1 34的地址設(shè)為Nphase/2。讓PLUT2k表示在第k次迭代時PLUT2 35的地址。讓μ3k表示在第k次迭代時的變量，讓μphasek表示在第k次迭代時上述適應(yīng)性算法的步長。此處，我們假定 (23) 其中μphasemin和μphasemax分別是μphasek的最小值和最大值。用于校正相位誤差的適應(yīng)性算法可以被寫成 (24) 其中，


和k3是任何任意的正數(shù)。從上述適應(yīng)性算法可以看出，μ3k基于ephase的符號來提供PLUT2 35的地址的更新。在收斂處，PLUT2k指示用于產(chǎn)生ephase的最小絕對值的PLUT2 35的最佳地址。圖17示出了PLUT2k隨著迭代k而收斂，假定Nphase＝256。從圖17中可以看出，在大約7次迭代的過程中，PLUT2k收斂到在157附近的地址，這是與圖16所示ephase的零交叉值相對應(yīng)的最佳地址。
必須注意到，沒有必要將PLUT1 34的地址固定到Nphase/2。如果在相位校正的調(diào)適過程中的迭代k期間PLUT2 35的地址超過邊界[N1p，N2p](其中

并且

)，則PLUT1 34的地址可以適當(dāng)?shù)馗淖儾⑶艺{(diào)適過程重新開始。
還必須提及，方程(22)對于所有奇數(shù)尼奎斯特區(qū)域都是有效的。對于偶數(shù)尼奎斯特區(qū)域，相位誤差的符號是方程(22)中給出的相位誤差的負(fù)數(shù)。換句話說，對于偶數(shù)尼奎斯特區(qū)域，相位誤差變?yōu)?

(25) 用于寬帶信號的偏置、增益和相位誤差校正 到目前為止，我們已經(jīng)處理了包括單個音調(diào)的輸入信號?，F(xiàn)在，我們將看看當(dāng)信號是寬帶的時候的偏置、增益和相位誤差。圖18示出了在采樣率是400MHz時到雙通道TIADC 10的寬帶信號的頻譜。同樣，對于Noffset＝256時OLUT2 31中的值的線性分布，圖19示出了eoffset隨OLUT2 31的地址變化的情況。從圖19中明顯看到，eoffset是偏置誤差的兩個極端之間的線性變化，即使是當(dāng)輸入信號是寬帶的時候。可以看出，在OLUT2 31的特定地址處，誤差函數(shù)穿過零?？紤]到這一點，具有OLUT2 31的最佳地址的二進(jìn)制搜索的同一算法可以被用于輸入信號是寬帶的情況。
同樣，對于Ngain＝256時GLUT2 33中的值的線性分布，圖20示出了egain隨GLUT2 33的地址變化的情況。從圖20中可以看出，增益誤差函數(shù)不再是平滑的直線。事實上，增益誤差示出了非線性的行為。然而，當(dāng)仔細(xì)看圖20時，可以看出，在GLUT2地址的整個范圍中，egain具有某一趨勢。通過對egain的變化執(zhí)行消除趨勢的操作，可以提取線性部分。在某些實施方式中，消除趨勢的操作最好是一階的或線性的，最小二乘擬合到該數(shù)據(jù)，正如圖20所示。圖20示出了從消除趨勢操作過程中提取的直線。這示出了對于GLUT2 33的某一地址存在egain等于零。上述用于增益誤差估計和校正的適應(yīng)性算法可以被應(yīng)用于當(dāng)輸入是寬帶的情況，只要μgainmin、μgainmax和k2被恰當(dāng)?shù)剡x擇就可以。為了讓該算法收斂，μgainmax和μgainmin必須很小，使得圖20的線性趨勢能夠被捕獲。必須提及的是，因為在上述適應(yīng)性算法中

是很小的值，所以，收斂時間變得較長。
同樣，對于Nphase＝256時PLUT2中的值的線性分布，圖21示出了ephase隨PLUT2的地址變化的情況。從圖21中可以看出，相位誤差函數(shù)就像增益誤差函數(shù)那樣，不再是平滑的函數(shù)，而是顯示出與增益誤差變化相似的非線性行為。還可以看出，ephase所具有的趨勢相似于當(dāng)?shù)诫p通道TIADC 10的輸入是寬帶的時候的egain的趨勢。從圖21中可以看出，在非線性變化中，有線性部分。同樣，通過對ephase的變化執(zhí)行消除趨勢的操作，可以提取線性部分。圖21示出了從消除趨勢操作過程中獲得的直線。這示出了對于PLUT2 35的某一地址存在ephase等于零。上述用于相位誤差估計和校正的適應(yīng)性算法可以被應(yīng)用于當(dāng)輸入是寬帶的情況，只要μphasemin、μphasemax和k3被恰當(dāng)?shù)剡x擇就可以。為了讓該算法收斂，μphasemax和μphasemin必須很小，使得圖21的線性趨勢能夠被捕獲。同樣，必須提及的是，因為在上述適應(yīng)性算法中μphasek∈[μphasemax，μphasemin]是很小的值，所以，收斂時間變得較長。
在許多應(yīng)用中，長收斂時間可能是不可接受的。從上文中可以看出，可以產(chǎn)生用于偏置校正的適應(yīng)性算法，用二進(jìn)制搜索在前7-8次迭代過程中就收斂。然而，對于寬帶輸入而言，增益與相位的誤差是非線性的，因此，為了加速收斂，我們提出一種兩步算法，其中在第一步獲得了GLUT2 33或PLUT2 35的最佳地址的鄰域。第二步是先前提及的適應(yīng)性算法，其中使用μgaink或μphasek的小數(shù)值。
從圖20、21中可以看出，用于表示egain或ephase變化的最小二乘擬合的直線提供了零交叉，該零交叉是GLUT2 33或PLUT2 35的最佳地址。為此，讓Nlut表示Ngain或Nphase，eerr表示egain或ephase，X(k)表示GLUT2 33或PLUT2 35的第k個地址。讓 (26) 其中a和b是常數(shù)，并且eerr(k)表示地址位置X(k)的誤差值。必須回想到，eerr(k)是用方程(13)或方程(22)獲得的。從方程26中可以注意到，Y(k)＝a+bX(k)提供了eerr(k)的變化的直線擬合，只要常數(shù)a和b是已知的就可以。相對于常數(shù)a和b，使R的導(dǎo)數(shù)等于零，我們就獲得了 (27) 通過解上述兩個方程，我們獲得了 (28) 通過使y(k)＝0，就可以獲得最佳點的鄰域。因此 (29) 其中Int(x)表示x的正數(shù)部分。沒必要計算

和

因為它們是已知的。通過使用上述方程中獲得的X(k)的值，我們將μ2k或μ3k的初始值設(shè)為等于X(k)-Nlut/2。這構(gòu)成了上述兩步算法中的第一步。在第二步中，我們運(yùn)行上述適應(yīng)性算法，同時將合適的值賦予用于增益的μgainmin和μgainmax或用于相位的μphasemin和μphasemax。
在單步驟算法較佳的應(yīng)用(即較慢的收斂是可接受的那些應(yīng)用)中，我們可以獲得具有校準(zhǔn)信號的初始估計，該校準(zhǔn)信號包括輸入到雙通道TIADC 10的單個音調(diào)。本申請?zhí)峒暗乃惴梢员挥糜讷@得收斂。在獲得具有單個音調(diào)的收斂之后，實際的輸入可以被引入。當(dāng)恰當(dāng)?shù)剡x擇用于增益的μgainmin和μgainmax或用于相位的μphasemin和μphasemax時，上述適應(yīng)性算法可以重新開始。
盡管上文結(jié)合示例實施方式對本發(fā)明進(jìn)行了特別的顯示和描述，但是，本領(lǐng)域普通技術(shù)人員應(yīng)該理解，在不背離本發(fā)明的范圍的情況下可以作出許多形式和細(xì)節(jié)的改變。
權(quán)利要求
1.一種雙通道時間交錯型模數(shù)轉(zhuǎn)換器(ADC)系統(tǒng)，包括
時鐘信號發(fā)生器，用于以頻率f和周期T來產(chǎn)生時鐘信號；
耦合到所述時鐘信號發(fā)生器的第一ADC，所述第一ADC在所述時鐘信號的奇數(shù)周期上對輸入信號進(jìn)行采樣和保持，以提供第一數(shù)字信號；
耦合到所述時鐘信號發(fā)生器的第二ADC，所述第二ADC在所述時鐘信號的偶數(shù)周期上對所述輸入信號進(jìn)行采樣和保持，以提供第二數(shù)字信號；
耦合成接收所述第一和第二數(shù)字信號的誤差測量模塊，所述誤差測量模塊基于所述第一和第二數(shù)字信號產(chǎn)生誤差信號；
耦合成接收所述誤差信號的適應(yīng)性處理器，所述適應(yīng)性處理器基于所述誤差信號來估計所述第一和第二ADC之間的偏置、增益和采樣時間誤差中的至少一個，所述適應(yīng)性處理器反饋與所估計的誤差相對應(yīng)的校正信號以校正所述第一和第二ADC中的至少一個的偏置、增益和采樣時間誤差之一；以及
多路復(fù)用器，用于使所述第一和第二數(shù)字信號交錯以形成所述輸入信號的數(shù)字表示。
2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，
所述第一ADC和第二ADC是電荷域管線ADC，并且所述校正信號是通過電荷域管線的輸入級進(jìn)行反饋的。
3.如權(quán)利要求1所述的系統(tǒng)，其特征在于，
所述適應(yīng)性處理器通過測量基于干擾音調(diào)的誤差信號，來估計偏置誤差，所述干擾音調(diào)取決于所述第一和第二ADC之間的振幅偏置之差。
4.如權(quán)利要求1所述的系統(tǒng)，其特征在于，
所述適應(yīng)性處理器通過測量基于所述第一和第二數(shù)字信號的功率之差的誤差信號，來估計增益誤差。
5.如權(quán)利要求1所述的系統(tǒng)，其特征在于，
所述適應(yīng)性處理器通過確定所述第一和第二數(shù)字信號之間的關(guān)聯(lián)，來估計采樣時間誤差。
6.如權(quán)利要求1所述的系統(tǒng)，其特征在于，
所述適應(yīng)性處理器按順序地處理偏置、增益和采樣時間誤差。
7.如權(quán)利要求6所述的系統(tǒng)，還包括
耦合到所述適應(yīng)性處理器的多個查詢表(LUT)，
其中，所述校正信號基于所述LUT的地址，并且
每一個LUT包含用于控制所述第一和第二ADC中的至少一個的偏置設(shè)置、增益設(shè)置或延遲設(shè)置之一的數(shù)值。
8.如權(quán)利要求6所述的系統(tǒng)，還包括
多個數(shù)模轉(zhuǎn)換器(DAC)，
其中，所述校正信號被提供給所述DAC，并且
每一個DAC控制所述第一和第二ADC中的至少一個的偏置設(shè)置、增益設(shè)置或延遲設(shè)置之一。
9.如權(quán)利要求1所述的系統(tǒng)，還包括
另外的適應(yīng)性處理器，
所述適應(yīng)性處理器配置成并行地處理偏置、增益和采樣時間誤差。
10.如權(quán)利要求1所述的系統(tǒng)，其特征在于，
所述適應(yīng)性處理器包括
用于確定所述誤差信號的符號的正負(fù)號函數(shù)模塊；
用于使所述誤差信號的符號乘以地址步長的乘法器；
用于對所述乘法器的輸出進(jìn)行求和以及延遲的反饋環(huán)路；以及
用于對所述反饋環(huán)路的輸出進(jìn)行舍入的舍入模塊。
11.如權(quán)利要求10所述的系統(tǒng)，其特征在于，
所述誤差測量模塊包括
用于對所述第一和第二數(shù)字信號取差值的減法器；以及
用于對所述減法器的輸出進(jìn)行求和以及延遲從而提供所述誤差信號的反饋環(huán)路。
12.如權(quán)利要求10所述的系統(tǒng)，其特征在于，
所述誤差測量模塊包括
用于對所述第一數(shù)字信號求平方的第一乘法器；
用于對所述第二數(shù)字信號求平方的第二乘法器；
用于對來自所述第一和第二乘法器的輸出取差值的減法器；以及
用于對所述減法器的輸出進(jìn)行求和以及延遲從而提供所述誤差信號的反饋環(huán)路。
13.如權(quán)利要求10所述的系統(tǒng)，其特征在于，
所述誤差測量模塊包括
用于對所述第一和第二數(shù)字信號取差值的第一減法器；
用于延遲所述第一數(shù)字信號的延遲元件；
用于對所述第二數(shù)字信號與來自所述延遲元件的輸出取差值的第二減法器；
用于對來自所述第一減法器的輸出求平方的第一乘法器；
用于對來自所述第二減法器的輸出求平方的第二乘法器；
用于對來自所述第一和第二乘法器的輸出取差值的第三減法器；以及
用于對所述第三減法器的輸出進(jìn)行求和以及延遲從而提供所述誤差信號的反饋環(huán)路。
14.如權(quán)利要求1所述的系統(tǒng)，其特征在于，
所述適應(yīng)性處理器使用硬件來估計并校正誤差。
15.如權(quán)利要求1所述的系統(tǒng)，其特征在于，
所述適應(yīng)性處理器使用軟件來估計并校正誤差。
16.如權(quán)利要求1所述的系統(tǒng)，還包括
多個查詢表(LUT)，
每一個LUT耦合到所述適應(yīng)性處理器，并且配置成基于來自所述適應(yīng)性處理器的輸出針對偏置、增益或采樣時間誤差之一向第二ADC提供校正信號。
17.一種用于校正雙通道時間交錯型模數(shù)轉(zhuǎn)換器(ADC)中的誤差的方法，包括
用時鐘信號發(fā)生器以頻率f和周期T來產(chǎn)生時鐘信號；
分別用第一和第二ADC以交替的采樣時間間隔2T對輸入信號進(jìn)行采樣與保持從而產(chǎn)生第一和第二數(shù)字信號；
用誤差測量模塊基于所述第一和第二數(shù)字信號來確定誤差信號；
用自適應(yīng)處理器基于所述誤差信號來估計所述第一和第二ADC之間的偏置、增益和采樣時間誤差中的至少一個；
基于所述適應(yīng)性處理器所估計的誤差，提供校正信號；
將所述校正信號應(yīng)用于所述第一和第二ADC中的至少一個從而校正偏置、增益和采樣時間誤差之一；以及
用多路復(fù)用器使所述第一和第二數(shù)字信號交錯以形成所述輸入信號的數(shù)字表示。
18.如權(quán)利要求17所述的方法，其特征在于，
所述第一和第二ADC是電荷域管線ADC，并且所述校正信號被應(yīng)用于電荷域管線的輸入級。
19.如權(quán)利要求17所述的方法，其特征在于，
估計偏置誤差包括基于干擾音調(diào)來測量誤差信號，所述干擾音調(diào)的振幅取決于所述第一和第二ADC之間的振幅偏置之差。
20.如權(quán)利要求17所述的方法，其特征在于，
估計增益誤差包括基于所述第一和第二數(shù)字信號的功率之差來測量誤差信號。
21.如權(quán)利要求17所述的方法，其特征在于，
估計采樣時間誤差包括確定所述第一和第二數(shù)字信號之間的關(guān)聯(lián)。
22.如權(quán)利要求17所述的方法，其特征在于，
偏置、增益和采樣時間誤差按順序地被估計和校正。
23.如權(quán)利要求22所述的方法，其特征在于，
提供所述校正信號包括在查詢表中查詢與偏置、增益或采樣時間誤差相對應(yīng)的地址值。
24.如權(quán)利要求22所述的方法，其特征在于，
提供所述校正信號包括將偏置、增益和采樣時間誤差所對應(yīng)的數(shù)字值轉(zhuǎn)換成相應(yīng)的模擬偏置、增益和采樣時間設(shè)置。
25.如權(quán)利要求17所述的方法，其特征在于，
偏置、增益和采樣時間誤差是被并行地估計的。
26.如權(quán)利要求17所述的方法，其特征在于，
估計誤差包括
用正負(fù)號函數(shù)模塊來確定所述誤差信號的符號；
用乘法器使所述誤差信號的符號乘以地址步長；
用反饋環(huán)路對所述乘法器的輸出進(jìn)行求和以及延遲；以及
用舍入模塊對所述反饋環(huán)路的輸出進(jìn)行舍入。
27.如權(quán)利要求26所述的方法，其特征在于，
確定所述誤差信號還包括
用減法器對所述第一和第二數(shù)字信號取差值；以及
用反饋環(huán)路對所述減法器的輸出進(jìn)行求和以及延遲從而提供所述誤差信號。
28.如權(quán)利要求26所述的方法，其特征在于，
確定所述誤差信號還包括
用第一乘法器對所述第一數(shù)字信號求平方；
用第二乘法器對所述第二數(shù)字信號求平方；
用減法器對來自所述第一和第二乘法器的輸出取差值；以及
用反饋環(huán)路對所述減法器的輸出進(jìn)行求和以及延遲從而提供所述誤差信號。
29.如權(quán)利要求26所述的方法，其特征在于，
確定所述誤差信號還包括
用第一減法器對所述第一和第二數(shù)字信號取差值；
用延遲元件來延遲所述第一數(shù)字信號；
對所述第二數(shù)字信號與來自所述延遲元件的輸出取差值；
用第一乘法器對來自所述第一減法器的輸出求平方；
用第二乘法器對來自所述第二減法器的輸出求平方；
用第三減法器對來自所述第一和第二乘法器的輸出取差值；以及
用反饋環(huán)路對所述第三減法器的輸出進(jìn)行求和以及延遲從而提供所述誤差信號。
30.如權(quán)利要求17所述的方法，其特征在于，
所述適應(yīng)性處理器使用硬件來估計誤差。
31.如權(quán)利要求17所述的方法，其特征在于，
所述適應(yīng)性處理器使用軟件來估計誤差。
32.如權(quán)利要求17所述的方法，其特征在于，
提供所述校正信號包括根據(jù)分別存儲在相應(yīng)查詢表上的偏置、增益或采樣時間誤差所對應(yīng)的地址值在所述第二ADC上設(shè)置偏置、增益或采樣時間設(shè)置。
33.一種雙通道時間交錯型模數(shù)轉(zhuǎn)換器(ADC)，包括
時鐘信號發(fā)生器，用于產(chǎn)生時鐘信號；
第一ADC，用于接收所述時鐘信號并且在所述時鐘信號的奇數(shù)周期上對輸入進(jìn)行采樣和保持；
第二ADC，用于接收所述時鐘信號并且在所述時鐘信號的偶數(shù)周期上對所述輸入進(jìn)行采樣和保持；
誤差信號模塊，用于接收所述第一和第二ADC的輸出并且提供與所述輸出的偏置、增益和相位誤差相對應(yīng)的誤差信號；
查詢表(LUT)，所述查詢表存儲用于控制所述第一和第二ADC中的至少一個的偏置設(shè)置、增益設(shè)置或延遲設(shè)置之一的數(shù)值；以及
適應(yīng)性處理器，所述適應(yīng)性處理器接收所述誤差信號并且基于所述誤差信號按順序地估計偏置、增益和相位誤差，所述適應(yīng)性處理器還基于所述LUT中所存儲的數(shù)值向所述第一和第二ADC按順序地提供偏置、增益和相位誤差的相應(yīng)校正。
全文摘要
一種雙通道時間交錯型模數(shù)轉(zhuǎn)換器(TIADC)系統(tǒng)，它提供了偏置、增益和采樣時間誤差的估計與校正。構(gòu)成TIADC的兩個ADC的偏置誤差產(chǎn)生了尼奎斯特頻率處的寄生信號，該信號可以被用于使這兩個ADC的偏置之差最小化。這兩個ADC之間的增益之差產(chǎn)生了在尼奎斯特頻率附近反射的寄生信號，其大小可以通過使這兩個ADC之間的信號功率之差最小化而得到減小。自動增益控制環(huán)路校正因ADC的增益的平均值而導(dǎo)致的輸入信號的調(diào)整。相位誤差產(chǎn)生了在尼奎斯特頻率附近反射的寄生信號，這些信號與因增益誤差所導(dǎo)致的那些信號相比有π/2的相位差異。使來自ADC的連續(xù)信號的關(guān)聯(lián)之差最小化，可減小這些圖像音調(diào)的大小。
文檔編號H03M1/54GK101783683SQ20091026682
公開日2010年7月21日 申請日期2009年12月28日 優(yōu)先權(quán)日2008年12月29日
發(fā)明者S·S·齊達(dá)畢 申請人:英特賽爾美國股份有限公司