專利名稱：一種音頻功率放大器開機(jī)噪音抑制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種音頻功率放大器噪音抑制電路，特別涉及一種音頻功率放大器開
機(jī)噪音抑制電路。
背景技術(shù)：
在平時(shí)最常見的音頻放大器的應(yīng)用中，芯片待機(jī)和工作狀態(tài)轉(zhuǎn)換期間所產(chǎn)生的 "咔嗒聲與噼啪聲"噪聲的頻率處于人耳最敏感的音頻頻率范圍內(nèi)，所以如何消除這些噪聲 是IC設(shè)計(jì)人員一直要重點(diǎn)研究的問(wèn)題。在早期的音頻功率放大器中，為了同時(shí)達(dá)到單端和 橋式(SE/BTL)工作模式往往采用兩個(gè)單端輸出的功率放大器采用電阻網(wǎng)絡(luò)的形式實(shí)現(xiàn)差 分輸出(如圖la和lb)，對(duì)于這種結(jié)構(gòu)的音頻放大器的開機(jī)噪音(Pop Noise)的幅度和旁 路(Bypass)電容的上電時(shí)間是相互關(guān)聯(lián)的，在設(shè)計(jì)中往往用較長(zhǎng)的上電時(shí)間來(lái)?yè)Q取較低 的開關(guān)噪音，這就使得芯片啟動(dòng)時(shí)間較長(zhǎng)。 目前，音頻功率放大器通常使用單電源工作，采用交流耦合的輸入信號(hào)，放大器內(nèi) 部通常需要電源電壓一半的直流偏置。附圖la和lb為兩種經(jīng)典的現(xiàn)有技術(shù)的功率放大器 結(jié)構(gòu)，對(duì)于其中圖la中，電路中的偏置是由兩個(gè)電阻R分壓和一個(gè)旁路電容Cby得到，電 阻用以得到電源電壓一半的電壓值，旁路電容Cby用來(lái)降低電源紋波對(duì)于電路的影響，從 而得到較理想的電源抑制比(PSRR)。芯片從待機(jī)狀態(tài)切換到正常工作狀態(tài)時(shí)，對(duì)旁路電容 Cby充電可獲得所需的偏置電壓；芯片從正常工作狀態(tài)切換到待機(jī)狀態(tài)時(shí)，旁路電容Cby通 過(guò)分壓電阻放電到地。開關(guān)噪音(Pop Noise)通常就發(fā)生在對(duì)電容充放電的過(guò)程中，原因 是兩個(gè)級(jí)聯(lián)放大器的正端到地的阻抗與輸入端Vin經(jīng)過(guò)輸入電容Cin到地的阻抗不一致， 這就導(dǎo)致了在電容充放電的過(guò)程中放大器正負(fù)輸入端出現(xiàn)電壓差，電壓差經(jīng)過(guò)閉環(huán)放大器 的放大最終體現(xiàn)在輸出上，也就是所謂的Pop Noise。所以如果能夠盡量保持放大器兩端 輸入一致，也就可以減小輸出端的Pop Noise。圖lb是另一種結(jié)構(gòu)的音頻放大器，它的Pop Noise產(chǎn)生原理與圖la基本相同。 圖2為現(xiàn)有技術(shù)的放大器待機(jī)和正常工作狀態(tài)切換時(shí)，旁路電容Cby充放電的波 形圖及在此過(guò)程中所引起的輸出噪聲。 一般來(lái)講，輸出噪聲的幅度與對(duì)旁路電容Cby電容 充放電速度成正比，電容充放電速度越快，即旁路(Bypass)電位上升和下降的斜率越大， 越容易引起較大的噪聲。針對(duì)Pop Noise的產(chǎn)生機(jī)理，通常采用的是增加Cby電容的充放 電時(shí)間，降低旁路電位上升和下降的斜率，使得Cby的充放電波形盡量平滑來(lái)實(shí)現(xiàn)降低噪 聲的目的。這種解決方案對(duì)輸出噪聲的改善有限，并且是要以犧牲芯片啟動(dòng)時(shí)間(一般要 lOOms-1 s)為代價(jià)，在一些要求快速啟動(dòng)的應(yīng)用中它們的應(yīng)用受到限制。

發(fā)明內(nèi)容本發(fā)明的目的是提供一種音頻功率放大器開機(jī)噪音抑制電路，其既可快速啟動(dòng)，
又可抑制開機(jī)時(shí)產(chǎn)生的開關(guān)噪音(Pop Noise)，即具有較低噪聲幅度的Pop Noise。 為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案是一種音頻功率放大器開機(jī)噪音抑制電路，其特點(diǎn)是，包含全差分放大器、偏置電路模塊、第一電路、第二電路、延時(shí)開關(guān)電路和輸出負(fù) 載電阻RL。 所述第一電路包括依次相互連接的輸入電容Cin、輸入電阻Ri、反饋電阻Rf，所述 反饋電阻Rf連接全差分放大器的負(fù)極輸出端Vo-。 所述第二電路包括依次相互連接的輸入電容Cin'、輸入電阻Ri'、反饋電阻Rf'， 所述反饋電阻Rf'連接全差分放大器的正極輸出端Vo+。 所述延時(shí)開關(guān)電路包括相互連接的第一延時(shí)電路模塊和第二延時(shí)電路模塊，以及
晶體管開關(guān)K1、K2、K3和晶體管開關(guān)Kl' 、K2' 、K3'。所述第一延時(shí)電路模塊、第二延時(shí)電路
模塊是產(chǎn)生晶體管開關(guān)Kl、 K2、 K3、 Kl' 、 K2' 、 K3'控制時(shí)序關(guān)系的邏輯電路。 所述第一延時(shí)電路模塊與晶體管開關(guān)K3和K3'的控制端相連接，并向二者傳輸控
制信號(hào)以控制二者的關(guān)閉與打開。所述第一延時(shí)電路模塊與晶體管開關(guān)K1和K1'的控制
端相連接，并向二者傳輸控制信號(hào)以控制二者的關(guān)閉與打開。所述第一延時(shí)電路模塊與第
二延時(shí)電路模塊相連接，并向其傳輸控制信號(hào)。 所述第二延時(shí)電路模塊與晶體管開關(guān)K2和K2'的控制端相連接，并向二者傳輸控 制信號(hào)以控制二者的關(guān)閉與打開。 所述偏置電路模塊與全差分放大器的旁路端相連接。 所述輸出負(fù)載電阻RL的兩端分別與全差分放大器的正極輸出端Vo+和負(fù)極輸出 端Vo-相連接。 所述晶體管開關(guān)K1、K2、K3分別與第一電路相連接。所述晶體管開關(guān)K1的一端與 第一電路的輸入電容Cin和輸入電阻Ri之間的節(jié)點(diǎn)相連接，其另一端與全差分放大器的負(fù) 極輸出端Vo-相連接。所述晶體管開關(guān)K2的一端與全差分放大器的正極輸入端Vi+相連 接，其另一端與全差分放大器的負(fù)極輸出端Vo-相連接。所述晶體管開關(guān)K3的一端與第一 電路的輸入電阻Ri和反饋電阻Rf之間的節(jié)點(diǎn)相連接，其另一端與全差分放大器的正極輸 入端Vi+相連接。 所述晶體管開關(guān)K1'、 K2'、 K3'分別與第二電路相連接。所述晶體管開關(guān)K1'的 一端與第一電路的輸入電容Cin'和輸入電阻Ri'之間的節(jié)點(diǎn)相連接，其另一端與全差分放 大器的正極輸出端Vo+相連接。所述晶體管開關(guān)K2'的一端與全差分放大器的負(fù)極輸入端 Vi-相連接，其另一端與全差分放大器的正極輸出端Vo+相連接。所述晶體管開關(guān)K3'的一 端與第一電路的輸入電阻Ri'和反饋電阻Rf'之間的節(jié)點(diǎn)相連接，其另一端與全差分放大 器的負(fù)極輸入端Vi-相連接。 所述第一延時(shí)電路模塊在收到EN信號(hào)后，將其延時(shí)tl時(shí)間后輸出控制信號(hào)。所 述第二延時(shí)電路模塊在接收到第一延時(shí)電路模塊延遲了 tl時(shí)間后的控制信號(hào)后，將其再 延時(shí)t2時(shí)間后輸出控制信號(hào)。所述第一延時(shí)電路模塊延時(shí)的tl時(shí)間為10-30ms。所述第 二延時(shí)電路模塊延時(shí)的t2時(shí)間為50ns-100ns。 在初始狀態(tài)時(shí)，所述晶體管開關(guān)K1和K1'關(guān)閉、晶體管開關(guān)K2和K2'關(guān)閉、晶體 管開關(guān)K3和K3'打開；從外界輸入芯片始能信號(hào)EN ; 所述偏置電路模塊在接收到EN信號(hào)后向全差分放大器的旁路端提供偏置電壓； 所述全差分放大器模塊在接收到EN信號(hào)后內(nèi)部電路由待機(jī)狀態(tài)進(jìn)入到工作狀 態(tài)。[0020] 所述第一延時(shí)電路模塊將接收到的EN信號(hào)延時(shí)tl時(shí)間后，輸出控制信號(hào)，將所述 晶體管開關(guān)K1和Kl'打開，并將所述晶體管開關(guān)K3和K3'關(guān)閉，同時(shí)控制所述第二延時(shí)電 路模塊進(jìn)入延遲工作狀態(tài)，此時(shí)晶體管開關(guān)K2和K2'保持關(guān)閉狀態(tài)； 所述第二延時(shí)電路模塊將接收到的第一延時(shí)電路控制信號(hào)延時(shí)t2時(shí)間后，輸出 控制信號(hào)，將所述晶體管開關(guān)K2和K2'打開，此時(shí)所述晶體管開關(guān)Kl和Kl'保持打開狀態(tài)， 所述晶體管開關(guān)K3和K3'保持關(guān)閉狀態(tài)。 所述晶體管開關(guān)K1和Kl'的導(dǎo)通電阻小于晶體管K2、 K2'、 K3、 K3'的導(dǎo)通電阻。 所述晶體管開關(guān)Kl和Kl'的晶體管溝道寬度W與晶體管溝道長(zhǎng)度L的比的比值為晶體管 開關(guān)K2、K2'、K3、K3'的晶體管溝道寬度W與晶體管溝道長(zhǎng)度L的比的比值IO倍以上。 所述第一延時(shí)電路模塊進(jìn)一步包括反相器、振蕩器、計(jì)數(shù)器、反相器和RS觸發(fā)器。 所述反相器的輸入端接收EN信號(hào)，其輸出端與振蕩器的CLR端口相連接，振蕩器 的Clock端口與計(jì)數(shù)器的Clock端口相連接、計(jì)數(shù)器的D端口禾P Q端口相連后，與反相器的 輸入端相連接，反相器的輸出端與RS觸發(fā)器的R端口相連接。
所述反相器的輸出端及所述計(jì)數(shù)器的CLR端口與RS觸發(fā)器的S端口相連接。 所述RS觸發(fā)器的Q端口與晶體管開關(guān)K3和K3'相連接，并向二者傳輸控制信號(hào)，
其Q端口與第二延時(shí)電路模塊、晶體管開關(guān)K1和K1'相連接，并向三者傳輸控制信號(hào)。 所述第二延時(shí)電路模塊進(jìn)一步包括反相器、電容以及施密特觸發(fā)器。 所述反相器的輸入端與所述第一延時(shí)電路模塊相連接，其從第一延時(shí)電路模塊處
接收控制信號(hào)。 所述反相器的輸出端與電容的一端、施密特觸發(fā)器的輸入端相連接。 所述施密特觸發(fā)器的輸出端與晶體管開關(guān)K2和K2'相連接，并向二者傳輸控制信號(hào)。 所述偏置電路模塊包括由依次相互連接的晶體管開關(guān)Kbl和2個(gè)分壓電阻Rd組 成的第一分壓電路、由依次相互連接的晶體管開關(guān)Kb2、電流源和電阻Rl組成的充電通路、 由依次相互連接的晶體管開關(guān)Kb3和電阻R2組成的放電通路、由依次相互連接的晶體管開 關(guān)Kb4和2個(gè)分壓電阻Rd組成的第二分壓電路、電容Cby和比較器。 所述第一分壓電路的2個(gè)分壓電阻Rd中間的節(jié)點(diǎn)與電阻R1未與電流源相連的一 端、電阻R2未與晶體管開關(guān)Kb3相連的一端、電容Cby未接地的一端以及比較器的正極輸 入端相連接，并進(jìn)一步與所述全差分放大器的旁路端相連接。
具體實(shí)施方式
所述第二分壓電路的2個(gè)分壓電阻Rd中間的節(jié)點(diǎn)與比較器的負(fù)極輸入端相連接。 所述晶體管開關(guān)Kbl和Kb4的控制端以及比較器接收所述EN信號(hào)，所述晶體管開 關(guān)Kb3的控制端接收所述EN反相信號(hào)，所述晶體管開關(guān)Kb2的控制端與所述比較器的輸出 端相連接。 本發(fā)明公開了一種音頻功率放大器開機(jī)噪音抑制電路，其利用晶體管開關(guān)K1、 K1'、K2、K2'、K3、K3'在不同時(shí)序下打開關(guān)閉狀態(tài)的不同，形成不同的電路連接方式及結(jié)構(gòu)， 從而有效抑制音頻放大器待機(jī)和工作狀態(tài)切換過(guò)程中因各種情況產(chǎn)生的噪音，故其與現(xiàn)有 技術(shù)相比，具有良好的技術(shù)效果和優(yōu)勢(shì)。具體過(guò)程如下在芯片使能信號(hào)有效后的tl時(shí)間內(nèi)，利用晶體管開關(guān)K1、K1'、K2、K2'的關(guān)閉，K3、K3'的打開，斷開全差分放大器Ul輸入 Vi+、 Vi-與輸入電阻Ri、 Ri'和輸入電容Cin、 Cin'的連接，從進(jìn)而隔絕了電容Cin、 Cin' 不同充電速度對(duì)于放大器輸入的影響，確保了正負(fù)端輸入一致，從而有效抑制輸出端的Pop Noise ;同時(shí)該電路采用具有較小導(dǎo)通電阻的晶體管開關(guān)K1、 Kl'，減小了在tl時(shí)間內(nèi)輸出 端￥0+^0-跟隨Bypass端一起上電過(guò)程中通過(guò)晶體管開關(guān)K1、K1'耦合至全差分放大器輸 出端的電壓差；在tl時(shí)間后全差分放大器內(nèi)部及外部電路各節(jié)點(diǎn)的靜態(tài)偏置電壓均已建 立且穩(wěn)定，此時(shí)將晶體管開關(guān)K1、K1'打開，K3、K3'關(guān)閉，再經(jīng)過(guò)一個(gè)較短的延遲后將晶體 管開關(guān)K2、K2'打開，留給尺寸較大的晶體管開關(guān)K1、K1' 一個(gè)電荷泄放通路，使得晶體管溝 道電荷快速的被較強(qiáng)的輸出級(jí)吸收，從而抑制了輸出噪聲。 以下，將通過(guò)具體的實(shí)施例做進(jìn)一步的說(shuō)明，然而實(shí)施例僅是本發(fā)明可選實(shí)施方 式的舉例，其所公開的特征僅用于說(shuō)明及闡述本發(fā)明的技術(shù)方案，并不用于限定本發(fā)明的
保護(hù)范圍。 圖la為一種現(xiàn)有技術(shù)的音頻功率放大器的電路結(jié)構(gòu)框圖。 圖lb為一種現(xiàn)有技術(shù)的音頻功率放大器的電路結(jié)構(gòu)框圖。 圖2為現(xiàn)有技術(shù)的音頻功率放大器的輸出噪聲波形圖。 圖3是本發(fā)明的音頻功率放大器開機(jī)噪音抑制電路的電路框圖。 圖4是圖3中各晶體管開關(guān)控制邏輯信號(hào)及全差分放大器Ul旁路端(3)電壓上
電時(shí)序關(guān)系圖。 圖5是圖3中第一延時(shí)電路模塊U2的電路原理框圖。 圖6是圖3中第二延時(shí)電路模塊U3的電路原理框圖。 圖7是圖3中偏置電路模塊U4的電路原理框圖。 參見圖3 7，進(jìn)一步詳述本發(fā)明音頻功率放大器開機(jī)噪音抑制電路結(jié)構(gòu)和工作 原理。 圖3為本發(fā)明的一種音頻功率放大器開機(jī)噪音抑制電路的電路原理框圖，該電路 不僅具有快速啟動(dòng)時(shí)間，而且可以有效抑制Pop Noise。如圖3所示，本發(fā)明的音頻功率放 大器開關(guān)噪音抑制電路采用的是全差分功率放大器，為取可能造成的Pop Noise最惡劣的 情形，采用單端輸入的情形(正端接輸入，負(fù)端交流接地)。其中U1為全差分放大器，放大 器通過(guò)輸入電阻Ri ，反饋電阻Rf連接成閉環(huán)形式，放大器旁路端為其提供偏置電平。芯片 始能信號(hào)EN (Enable)是輸入信號(hào)， 一般由芯片應(yīng)用系統(tǒng)內(nèi)的邏輯電路產(chǎn)生，在電源建立后 EN信號(hào)將決定控制芯片進(jìn)入待機(jī)狀態(tài)還是工作狀態(tài)，當(dāng)EN信號(hào)有效時(shí)(信號(hào)為低表示芯片 工作)偏置電路U4和放大器U1同時(shí)開始工作，旁路端電位由O上升至穩(wěn)定值(通常為電 源電壓的一半)，Pop Noise往往發(fā)生在這個(gè)時(shí)刻。為抑制Pop Noise，本發(fā)明公開了具有 以下電路結(jié)構(gòu)的一種音頻功率放大器開機(jī)噪音抑制電路。 如圖3所示，本發(fā)明的音頻功率放大器開機(jī)噪音抑制電路，包含全差分放大器U1、
偏置電路模塊U4、第一電路、第二電路、延時(shí)開關(guān)電路和輸出負(fù)載電阻RL。 所述第一電路包括依次相互連接的輸入電容Cin、輸入電阻Ri、反饋電阻Rf，所述
反饋電阻Rf連接全差分放大器Ul的負(fù)極輸出端Vo-; 所述第二電路包括依次相互連接的輸入電容Cin'、輸入電阻Ri'、反饋電阻Rf'， 所述反饋電阻Rf'連接全差分放大器Ul的正極輸出端Vo+ ;[0052] 所述延時(shí)開關(guān)電路包括相互連接的第一延時(shí)電路模塊U2和第二延時(shí)電路模塊 U3，以及晶體管開關(guān)K1、K2、K3和晶體管開關(guān)K1'、K2'、K3'。所述第一延時(shí)電路模塊U2、第 二延時(shí)電路模塊U3是產(chǎn)生晶體管開關(guān)Kl、 K2、 K3、 Kl' 、 K2' 、 K3'的控制時(shí)序關(guān)系的邏輯電 路。 所述第一延時(shí)電路模塊U2與晶體管開關(guān)K3和K3'的控制端相連接，并向二者傳 輸控制信號(hào)以控制二者的關(guān)閉與打開。所述第一延時(shí)電路模塊U2與晶體管開關(guān)K1和K1' 的控制端相連接，并向二者傳輸控制信號(hào)以控制二者的關(guān)閉與打開。所述第一延時(shí)電路模 塊U2與第二延時(shí)電路模塊U3相連接，并向其傳輸控制信號(hào)。 所述第二延時(shí)電路模塊U3與晶體管開關(guān)K2和K2'的控制端相連接，并向二者傳 輸控制信號(hào)以控制二者的關(guān)閉與打開。 所述偏置電路模塊U4與全差分放大器Ul的旁路端(3)相連接。 所述輸出負(fù)載電阻RL的兩端分別與全差分放大器U1的正極輸出端Vo+和負(fù)極輸
出端Vo-相連接。 所述晶體管開關(guān)K1、K2、K3分別與第一電路相連接，所述晶體管開關(guān)K1'、K2'、K3' 分別與第二電路相連接，其中 所述晶體管開關(guān)K1的一端與第一電路的輸入電容Cin和輸入電阻Ri之間的節(jié)點(diǎn) 1相連接，其另一端與全差分放大器U1的負(fù)極輸出端Vo-相連接。所述晶體管開關(guān)K2的一 端與全差分放大器U1的正極輸入端Vi+相連接，其另一端與全差分放大器Ul的負(fù)極輸出 端Vo-相連接。所述晶體管開關(guān)K3的一端與第一電路的輸入電阻Ri和反饋電阻Rf之間 的節(jié)點(diǎn)2相連接，其另一端與全差分放大器Ul的正極輸入端Vi+相連接。 所述晶體管開關(guān)K1'的一端與第一電路的輸入電容Cin'和輸入電阻Ri'之間的 節(jié)點(diǎn)1'相連接，其另一端與全差分放大器U1的正極輸出端Vo+相連接。所述晶體管開關(guān) K2'的一端與全差分放大器U1的負(fù)極輸入端Vi-相連接，其另一端與全差分放大器Ul的正 極輸出端Vo+相連接。所述晶體管開關(guān)K3'的一端與第一電路的輸入電阻Ri'和反饋電阻 Rf'之間的節(jié)點(diǎn)2'相連接，其另一端與全差分放大器U1的負(fù)極輸入端Vi-相連接。 所述第一延時(shí)電路模塊U2在收到EN信號(hào)后，將其延時(shí)tl時(shí)間后輸出控制信號(hào)。 所述第二延時(shí)電路模塊U3在接收到第一延時(shí)電路模塊U2延遲了 tl時(shí)間后的控制信號(hào)后， 將其再延時(shí)t2時(shí)間后輸出控制信號(hào)。 在如圖3所示的電路中設(shè)置的晶體管開關(guān)K1、K1'、K2、K2'、K3、K3'以及產(chǎn)生其控 制信號(hào)邏輯關(guān)系的第一延時(shí)電路模塊Ul和第二延時(shí)電路模塊U2之間的邏輯關(guān)系如圖4所 示。晶體管開關(guān)K1、K1'的控制信號(hào)(信號(hào)為高表示開關(guān)關(guān)閉)在EN信號(hào)有效后，讓K1、 Kl'保持關(guān)閉tl段時(shí)間再打開，晶體管開關(guān)K3、K3'與K1、K1'控制信號(hào)相位相反，開關(guān)K3、 K3'此時(shí)立即由關(guān)閉轉(zhuǎn)為打開狀態(tài)，開關(guān)K2、K2'在K1、K1'打開后再延遲t2時(shí)間打開，為 全差分放大器提供偏置電壓的偏置電路U4在EN信號(hào)有效后，經(jīng)過(guò)t3時(shí)間使得旁路端(3) 上升至穩(wěn)定值。即，如圖3所示的音頻功率放大器開機(jī)噪音抑制電路中的各晶體管開關(guān)及 偏置電路按照以下方式工作 1、在初始狀態(tài)時(shí)，所述晶體管開關(guān)K1和K1'關(guān)閉、晶體管開關(guān)K2和K2'關(guān)閉、晶
體管開關(guān)K3和K3'打開； 2、從外界輸入芯片始能信號(hào)EN ;
8[0064] 3、所述偏置電路模塊U4在收到EN信號(hào)后向全差分放大器U1的旁路端(3)提供 偏置電壓； 4、所述全差分放大器模塊Ul在接收到EN信號(hào)后內(nèi)部電路由待機(jī)狀態(tài)進(jìn)入到工作 狀態(tài)； 5、所述第一延時(shí)電路模塊U2將接收到的EN信號(hào)延時(shí)tl時(shí)間后，輸出控制信號(hào)，
將所述晶體管開關(guān)Kl和Kl'打開，并將所述晶體管開關(guān)K3和K3'關(guān)閉，同時(shí)控制所述第二
延時(shí)電路模塊U3進(jìn)入延遲工作狀態(tài)，此時(shí)晶體管開關(guān)K2和K2'保持關(guān)閉狀態(tài)； 6、所述第二延時(shí)電路模塊U3將接收到的第一延時(shí)電路U2控制信號(hào)延時(shí)t2時(shí)間
后，輸出控制信號(hào)，將所述晶體管開關(guān)K2和K2'打開，此時(shí)所述晶體管開關(guān)K1和K1'保持
打開狀態(tài)，所述晶體管開關(guān)K3和K3'保持關(guān)閉狀態(tài)。 參照?qǐng)D3和圖4，進(jìn)一步描述其具體工作過(guò)程。 當(dāng)EN有效(由高電平變?yōu)榈碗娖?時(shí)，放大器的旁路端偏置電壓建立，此時(shí)三組 晶體管開關(guān)的狀態(tài)為K1、K1'和K2、K2'保持關(guān)閉狀態(tài)，K3、K3'保持打開狀態(tài)，由于全差分 放大器U1已正常工作，其較強(qiáng)的輸出級(jí)將使輸出Vo+、 Vo-跟隨旁路端一起上電至偏置電 平。 輸出經(jīng)過(guò)關(guān)閉的K2、K2'反饋回到全差分放大器U1輸入端，由于此時(shí)的K3、K3'打 開，斷開了全差分放大器U1輸入與輸入電阻Ri、Ri'和輸入電容Cin、Cin'的連接，既能保 證放大器正負(fù)端電壓在tl時(shí)間內(nèi)上升至穩(wěn)定偏置電平，又能隔絕電容Cin、 Cin'不同充電 速度對(duì)于放大器輸入的影響，確保了正負(fù)端輸入一致，有效抑制了輸出端的PopNoise。 同時(shí)，在輸出Vo+、Vo-跟隨旁路端一起上電至偏置電平的過(guò)程中，輸出級(jí)經(jīng)過(guò)Kl、
Ki'反饋回節(jié)點(diǎn)1、r，也能保證節(jié)點(diǎn)i、r在tl時(shí)間內(nèi)跟隨旁路端上升至穩(wěn)定偏置電平，但
是由于節(jié)點(diǎn)i、r的對(duì)地阻抗不一致，在上電過(guò)程中并不能完全保持一致，這個(gè)差別也會(huì)耦
合至輸出端產(chǎn)生Pop Noise，所以晶體管開關(guān)Kl、Kl' 一般選用尺寸較大具有較小導(dǎo)通電阻
的晶體管開關(guān)，這有利于減小上電過(guò)程中節(jié)點(diǎn)i、r的電壓差，抑制輸出端噪聲。 在tl時(shí)刻結(jié)束時(shí)，放大器內(nèi)部各點(diǎn)及圖3中各節(jié)點(diǎn)的靜態(tài)偏置電壓均已建立，此 時(shí)K1、K1'打開，K3、K3'關(guān)閉，由于各點(diǎn)均已處在穩(wěn)定的偏置電平下，放大器正負(fù)端沒(méi)有電 壓差，輸出Pop Noise得到抑制。 此時(shí)如果馬上將晶體管開關(guān)K2、K2'打開，由于晶體管開關(guān)K1、K1'尺寸較大，當(dāng)其
由關(guān)閉變?yōu)榇蜷_狀態(tài)時(shí)，晶體管溝道電荷由于沒(méi)有其它泄放通路，必然會(huì)在節(jié)點(diǎn)i和r引
起電壓差，電壓差經(jīng)過(guò)放大器放大，在輸出端產(chǎn)生Pop Noise，所以在晶體管開關(guān)Kl、Kl'打 開后保持晶體管開關(guān)K2、K2'關(guān)閉t2時(shí)間后再打開，K1、K1'的晶體管溝道電荷就可快速的 通過(guò)節(jié)點(diǎn)1(1' ) — Ri(Ri' ) — K3(K3' ) — K2(K2')這條通路被較強(qiáng)的輸出級(jí)吸收，抑制 了輸出噪聲(圖3中虛線箭頭所示)。 在一個(gè)優(yōu)選實(shí)施例中，所述第一延時(shí)電路模塊U2延時(shí)的tl時(shí)間為10-30ms。所述 第二延時(shí)電路模塊U3延時(shí)的t2時(shí)間為50ns-100ns。 在一個(gè)優(yōu)選實(shí)施例中，所述晶體管開關(guān)Kl和Kl'的晶體管溝道寬度W與晶體管溝 道長(zhǎng)度L的比的比值為晶體管開關(guān)K2、 K2'、 K3、 K3'的晶體管溝道寬度W與晶體管溝道長(zhǎng) 度L的比的比值10倍以上。 其中，所述第一延時(shí)電路模塊U2可以任選任何本領(lǐng)域現(xiàn)有的具有延時(shí)功能的電路模塊，在一個(gè)優(yōu)選實(shí)施例中，所述第一延時(shí)電路模塊U2具有如圖5所示的電路結(jié)構(gòu)。 所述第一延時(shí)電路模塊U2進(jìn)一步包括反相器21、振蕩器22、計(jì)數(shù)器23、反相器24 和RS觸發(fā)器25。 所述反相器21的輸入端接收EN信號(hào)，其輸出端與振蕩器22的CLR端口相連接， 振蕩器22的Clock端口與計(jì)數(shù)器23的Clock端口相連接、計(jì)數(shù)器23的D端口和Q端口相 連后，與反相器24的輸入端相連接，反相器24的輸出端與RS觸發(fā)器25的R端口相連接。 所述反相器21的輸出端及所述計(jì)數(shù)器23的CLR端口與RS觸發(fā)器25的S端口相連接。所 述RS觸發(fā)器25的Q端口與晶體管開關(guān)K3和K3'相連接，并向二者傳輸控制信號(hào)，其^端 口與第二延時(shí)電路模塊U3、晶體管開關(guān)K1和K1'相連接，并向三者傳輸控制信號(hào)。 EN信號(hào)在啟動(dòng)全差分放大器U1和偏置電路U4的同時(shí)也啟動(dòng)這個(gè)模塊。EN信號(hào) 有效時(shí)，振蕩器22開始工作，產(chǎn)生的時(shí)鐘信號(hào)進(jìn)入計(jì)數(shù)器23進(jìn)行計(jì)數(shù)，經(jīng)過(guò)所需要的tl時(shí) 間(通常需要10-30ms)后輸出Q端翻轉(zhuǎn)，該輸出信號(hào)被RS觸發(fā)器25鎖存，RS觸發(fā)器輸出 端得到所需要的晶體管開關(guān)K1、K1'、K3、K3'及第二延時(shí)電路模塊U3的輸入信號(hào)的控制信 號(hào)。 其中，所述第二延時(shí)電路模塊U3可以任選任何本領(lǐng)域現(xiàn)有的具有延時(shí)功能的電 路模塊，在一個(gè)優(yōu)選實(shí)施例中，所述第二延時(shí)電路模塊U3具有如圖6所示的電路結(jié)構(gòu)。 所述第二延時(shí)電路模塊U3進(jìn)一步包括反相器31、電容C1以及施密特觸發(fā)器 (SchmittTrigger)32。 所述反相器31的輸入端與所述第一延時(shí)電路模塊U2相連接，其從第一延時(shí)電路 模塊U2處接收控制信號(hào)。所述反相器31的輸出端與電容C1的一端、施密特觸發(fā)器32的 輸入端相連接。所述施密特觸發(fā)器32的輸出端與晶體管開關(guān)K2和K2'相連接，并向二者 傳輸控制信號(hào)。 由于所需要的時(shí)間t2很短(通常只需要50ns-100ns)，故采用如圖6所示的可以 產(chǎn)生較短時(shí)間的延遲電路。在晶體管開關(guān)K1、K1'控制信號(hào)翻轉(zhuǎn)后，經(jīng)過(guò)一個(gè)反相器31，由 于反相器31輸出端輸出電容C1的存在，使得反相器31的輸出上升沿變緩，變緩后的上升 沿經(jīng)過(guò)雙穩(wěn)態(tài)的施密特觸發(fā)器32，就可得到延遲t2時(shí)間的晶體管開關(guān)K2和K2'的控制信 號(hào)。 其中，所述偏置電路模塊U4可以任選任何本領(lǐng)域現(xiàn)有的偏置電路模塊，在一個(gè)優(yōu) 選實(shí)施例中，所述偏置電路模塊U4具有如圖7所示的電路結(jié)構(gòu)。 所述偏置電路模塊U4包括由依次相互連接的晶體管開關(guān)Kbl和2個(gè)分壓電阻Rd
組成的第一分壓電路、由依次相互連接的晶體管開關(guān)Kb2、電流源42和電阻Rl組成的充電
通路、由依次相互連接的晶體管開關(guān)Kb3和電阻R2組成的放電通路、由依次相互連接的晶
體管開關(guān)Kb4和2個(gè)分壓電阻Rd組成的第二分壓電路、電容Cby和比較器41。 所述第一分壓電路的2個(gè)分壓電阻Rd中間的節(jié)點(diǎn)4與電阻Rl未與電流源42相
連的一端、電阻R2未與晶體管開關(guān)Kb3相連的一端、電容Cby未接地的一端以及比較器41
的正極輸入端相連接，并進(jìn)一步與所述全差分放大器U1的旁路端(3)相連接。所述第二分
壓電路的2個(gè)分壓電阻Rd中間的節(jié)點(diǎn)5與比較器41的負(fù)極輸入端相連接。 所述晶體管開關(guān)Kbl和Kb4的控制端以及比較器41接收所述EN信號(hào)，所述晶體
管開關(guān)Kb3的控制端接收所述EN反相信號(hào)，所述晶體管開關(guān)Kb2的控制端與所述比較器41的輸出端相連接。 如圖7所示，其中Cby為旁路電容，它的存在可以使系統(tǒng)得到較好的電源抑制比和 總諧波失真(THD) 。 EN有效后，Kbl、Kb4關(guān)閉，由于Cby的存在會(huì)使比較器在Bypass端沒(méi)有 上升到穩(wěn)定電平前負(fù)端的電壓大于正端電壓，比較器輸出使開關(guān)Kb2關(guān)閉，此時(shí)對(duì)電容Cby 開始充電。對(duì)Cby充電可以選擇較大的充電電流，一般在小于lms時(shí)，Cby即可充電至穩(wěn)定 的偏置電平。當(dāng)旁路端穩(wěn)定后，比較器可以通過(guò)一個(gè)預(yù)留的很小的失調(diào)翻轉(zhuǎn)，使得開關(guān)Kb2 打開，充電過(guò)程完畢。EN關(guān)閉時(shí)，開關(guān)Kbl、 Kb2和Kb4打開，開關(guān)Kb3關(guān)閉，電容Cby的電 荷通過(guò)放電通路R2和開關(guān)Kb3流入地。 上述內(nèi)容為本發(fā)明的具體實(shí)施例的例舉，對(duì)于其中未詳盡描述的設(shè)備和結(jié)構(gòu)，應(yīng) 當(dāng)理解為采取本領(lǐng)域已有的通用設(shè)備及通用方法來(lái)予以實(shí)施。
權(quán)利要求一種音頻功率放大器開機(jī)噪音抑制電路，其特征在于，包含全差分放大器(U1)、偏置電路模塊(U4)、第一電路、第二電路、延時(shí)開關(guān)電路和輸出負(fù)載電阻RL；所述第一電路包括依次相互連接的輸入電容Cin、輸入電阻Ri、反饋電阻Rf，所述反饋電阻Rf連接全差分放大器(U1)的負(fù)極輸出端Vo-；所述第二電路包括依次相互連接的輸入電容Cin’、輸入電阻Ri’、反饋電阻Rf’，所述反饋電阻Rf’連接全差分放大器(U1)的正極輸出端Vo+；所述延時(shí)開關(guān)電路包括相互連接的第一延時(shí)電路模塊(U2)和第二延時(shí)電路模塊(U3)，以及晶體管開關(guān)K1、K2、K3和晶體管開關(guān)K1’、K2’、K3’；所述第一延時(shí)電路模塊(U2)、第二延時(shí)電路模塊(U3)是產(chǎn)生晶體管開關(guān)K1、K2、K3、K1’、K2’、K3’的控制時(shí)序關(guān)系的邏輯電路；所述第一延時(shí)電路模塊(U2)與晶體管開關(guān)K3和K3’的控制端相連接，并向二者傳輸控制信號(hào)以控制二者的關(guān)閉與打開；所述第一延時(shí)電路模塊(U2)與晶體管開關(guān)K1和K1’的控制端相連接，并向二者傳輸控制信號(hào)以控制二者的關(guān)閉與打開；所述第一延時(shí)電路模塊(U2)與第二延時(shí)電路模塊(U3)相連接，并向其傳輸控制信號(hào)；所述第二延時(shí)電路模塊(U3)與晶體管開關(guān)K2和K2’的控制端相連接，并向二者傳輸控制信號(hào)以控制二者的關(guān)閉與打開；所述晶體管開關(guān)K1、K2、K3分別與第一電路相連接，所述晶體管開關(guān)K1’、K2’、K3’分別與第二電路相連接；所述偏置電路模塊(U4)與全差分放大器(U1)的旁路端(3)相連接；所述輸出負(fù)載電阻RL的兩端分別與全差分放大器(U1)的正極輸出端Vo+和負(fù)極輸出端Vo-相連接。
2. 如權(quán)利要求1所述的一種音頻功率放大器開機(jī)噪音抑制電路，其特征在于，所述晶 體管開關(guān)K1的一端與第一電路的輸入電容Cin和輸入電阻Ri之間的節(jié)點(diǎn)(1)相連接，其 另一端與全差分放大器(Ul)的負(fù)極輸出端Vo-相連接；所述晶體管開關(guān)K2的一端與全差分放大器(Ul)的正極輸入端Vi+相連接，其另一端 與全差分放大器(Ul)的負(fù)極輸出端Vo-相連接；所述晶體管開關(guān)K3的一端與第一電路的輸入電阻Ri和反饋電阻Rf之間的節(jié)點(diǎn)(2) 相連接，其另一端與全差分放大器(Ul)的正極輸入端Vi+相連接。
3. 如權(quán)利要求1所述的一種音頻功率放大器開機(jī)噪音抑制電路，其特征在于，所述晶 體管開關(guān)K1'的一端與第一電路的輸入電容Cin'和輸入電阻Ri'之間的節(jié)點(diǎn)(l')相連 接，其另一端與全差分放大器(Ul)的正極輸出端Vo+相連接；所述晶體管開關(guān)K2'的一端與全差分放大器(Ul)的負(fù)極輸入端Vi-相連接，其另一端 與全差分放大器(Ul)的正極輸出端Vo+相連接；所述晶體管開關(guān)K3'的一端與第一電路的輸入電阻Ri'和反饋電阻Rf'之間的節(jié)點(diǎn) (2')相連接，其另一端與全差分放大器(Ul)的負(fù)極輸入端Vi-相連接。
4. 如權(quán)利要求1所述的一種音頻功率放大器開機(jī)噪音抑制電路，其特征在于，所述第 一延時(shí)電路模塊(U2)延時(shí)的tl時(shí)間為10-30ms ;所述第二延時(shí)電路模塊(U3)延時(shí)的t2時(shí)間為50ns-100ns。
5. 如權(quán)利要求1所述的一種音頻功率放大器開機(jī)噪音抑制電路，其特征在于，所述晶 體管開關(guān)K1和K1'的導(dǎo)通電阻小于晶體管K2、K2'、K3、K3'的導(dǎo)通電阻。
6. 如權(quán)利要求5所述的一種音頻功率放大器開機(jī)噪音抑制電路，其特征在于，晶體管 開關(guān)Kl和Kl'的晶體管溝道寬度W與晶體管溝道長(zhǎng)度L的比的比值為晶體管開關(guān)K2、K2'、 K3、 K3'的晶體管溝道寬度W與晶體管溝道長(zhǎng)度L的比的比值10倍以上。
7. 如權(quán)利要求1所述的一種音頻功率放大器開機(jī)噪音抑制電路，其特征在于，所述第 一延時(shí)電路模塊(U2)進(jìn)一步包括反相器(21)、振蕩器(22)、計(jì)數(shù)器(23)、反相器(24)和 RS觸發(fā)器(25);所述反相器(21)的輸入端接收EN信號(hào)，其輸出端與振蕩器(22)的CLR端口相連接， 振蕩器(22)的Clock端口與計(jì)數(shù)器(23)的Clock端口相連接、計(jì)數(shù)器(23)的D端口和Q 端口相連后，與反相器(24)的輸入端相連接，反相器(24)的輸出端與RS觸發(fā)器(25)的R 端口相連接；所述反相器(21)的輸出端及所述計(jì)數(shù)器(23)的CLR端口與RS觸發(fā)器(25)的S端口 相連接；所述RS觸發(fā)器(25)的Q端口與晶體管開關(guān)K3和K3'相連接，并向二者傳輸控制信號(hào)， 其Q端口與第二延時(shí)電路模塊(U3)、晶體管開關(guān)Kl和Kl'相連接，并向三者傳輸控制信號(hào)。
8. 如權(quán)利要求1所述的一種音頻功率放大器開機(jī)噪音抑制電路，其特征在于，所述第 二延時(shí)電路模塊(U3)進(jìn)一步包括反相器(31)、電容(Cl)以及施密特觸發(fā)器(32);所述反 相器(31)的輸入端與所述第一延時(shí)電路模塊(U2)相連接，其從第一延時(shí)電路模塊(U2)處 接收控制信號(hào)；所述反相器(31)的輸出端與電容(Cl)的一端、施密特觸發(fā)器(32)的輸入端相連接； 所述施密特觸發(fā)器(32)的輸出端與晶體管開關(guān)K2和K2'相連接，并向二者傳輸控制信號(hào)。
9. 如權(quán)利要求1所述的一種音頻功率放大器開機(jī)噪音抑制電路，其特征在于，所述偏 置電路模塊(U4)包括由依次相互連接的晶體管開關(guān)Kbl和2個(gè)分壓電阻Rd組成的第一分 壓電路、由依次相互連接的晶體管開關(guān)Kb2、電流源(42)和電阻R1組成的充電通路、由依次 相互連接的晶體管開關(guān)Kb3和電阻R2組成的放電通路、由依次相互連接的晶體管開關(guān)Kb4 和2個(gè)分壓電阻Rd組成的第二分壓電路、電容Cby和比較器(41);所述第一分壓電路的2個(gè)分壓電阻Rd中間的節(jié)點(diǎn)(4)與電阻R1未與電流源(42)相連 的一端、電阻R2未與晶體管開關(guān)Kb3相連的一端、電容Cby未接地的一端以及比較器(41) 的正極輸入端相連接，并進(jìn)一步與所述全差分放大器(Ul)的旁路端(3)相連接；所述第二分壓電路的2個(gè)分壓電阻Rd中間的節(jié)點(diǎn)(5)與比較器(41)的負(fù)極輸入端相 連接；所述晶體管開關(guān)Kbl和Kb4的控制端以及比較器(41)接收所述EN信號(hào)，所述晶體管 開關(guān)Kb3的控制端接收所述EN反相信號(hào)，所述晶體管開關(guān)Kb2的控制端與所述比較器(41) 的輸出端相連接。
專利摘要本實(shí)用新型公開了一種音頻功率放大器開機(jī)噪音抑制電路，包含全差分放大器、偏置電路模塊、第一電路、第二電路、延時(shí)開關(guān)電路和輸出負(fù)載電阻RL。第一電路和第二電路分別包括依次相連接的輸入電容Cin、輸入電阻Ri、反饋電阻Rf和依次相連接的輸入電容Cin’、輸入電阻Ri’、反饋電阻Rf’；所述反饋電阻Rf連接全差分放大器的負(fù)極輸出端Vo-；所述反饋電阻Rf’連接全差分放大器的正極輸出端Vo+。延時(shí)開關(guān)電路包括晶體管開關(guān)K1、K2、K3和晶體管開關(guān)K1’、K2’、K3’，及與上述各控制端相連接并產(chǎn)生控制時(shí)序關(guān)系的相互連接的第一延時(shí)電路模塊和第二延時(shí)電路模塊。偏置電路模塊與全差分放大器的旁路端相連接。本實(shí)用新型的音頻功率放大器開機(jī)噪音抑制電路能有效抑制開機(jī)噪音。
文檔編號(hào)H03F3/45GK201533290SQ20092016139
公開日2010年7月21日 申請(qǐng)日期2009年7月21日 優(yōu)先權(quán)日2009年7月21日
發(fā)明者俞惠, 周松明, 張煒 申請(qǐng)人:Bcd半導(dǎo)體制造有限公司