專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及LED驅(qū)動器IC等半導(dǎo)體裝置。
背景技術(shù)：
在LED驅(qū)動器IC等半導(dǎo)體裝置中，作為同時實現(xiàn)電流驅(qū)動輸出端子 的高耐壓化以及電流驅(qū)動輸出端子的高ESD承受量化的電路，提出了圖9 所示的電路(例如，參照專利文獻l。)。下面說明圖9所示的電路。
N溝道MOS晶體管101、 102構(gòu)成電流鏡電路。構(gòu)成該電流鏡電路的 一個N溝道MOS晶體管101的漏極與恒流源104連接，另一個N溝道MOS 晶體管102的漏極與NPN雙極型晶體管105的發(fā)射極連接。下面，將NPN 雙極型晶體管105簡單稱為NPN晶體管105。恒壓源103起到作為恒流源 104的電流供給源的功能。
與N溝道MOS晶體管102連接的NPN晶體管105的集電極與電流驅(qū) 動輸出端子106連接，該NPN晶體管105的基極與恒壓源107連接。這樣， N溝道MOS晶體管102和NPN晶體管105進行串聯(lián)(cascode)連接，NPN 晶體管105被用作為所謂的串聯(lián)晶體管。NPN晶體管105的集電極耐壓比 N溝道MOS晶體管的漏極耐壓要高，利用該NPN晶體管105，實現(xiàn)輸出 端子106的高耐壓化。下面，將電流驅(qū)動輸出端子106簡單稱為輸出端子 106。
N溝道MOS晶體管101的源極與N溝道MOS晶體管108的漏極連接。 該N溝道MOS晶體管108的源極接地。另外，該N溝道MOS晶體管108 的柵極與恒壓源109連接。
N溝道MOS晶體管102的源極與N溝道MOS晶體管IIO的漏極連接。 該N溝道MOS晶體管IIO的源極接地。另外，向該N溝道MOS晶體管 IIO的柵極提供脈沖。利用該脈沖，控制流過輸出端子106的電流的導(dǎo)通/截止，即NPN晶體管105的發(fā)射極電流的導(dǎo)通/截止。
使得N溝道MOS晶體管110導(dǎo)通時的漏極和源極之間的電阻值、與N 溝道MOS晶體管108的漏極和源極之間的電阻值相同。以此，能提高由N 溝道MOS晶體管lOl、 102構(gòu)成的電流鏡電路的輸出電流精度、即流過輸 出端子106的電流的精度。
ESD保護電路111連接至NPN晶體管105的發(fā)射極和N溝道MOS晶 體管102的漏極的連接點。ESD保護電路111是使用N溝道MOS晶體管 而構(gòu)成的。具體而言，在NPN晶體管105的發(fā)射極和N溝道MOS晶體管 102的漏極的連接點上連接N溝道MOS晶體管的漏極，該N溝道MOS晶 體管的柵極及源極一起接地。
這樣，通過使用ESD保護電路111，從而能保護與輸出端子106連接 的N溝道MOS晶體管102、 111使其不受到ESD(Electrostatic Discharge: 靜電放電)的影響，該ESD保護電路111是使用擊穿電壓與N溝道MOS晶 體管102、 IIO相近的元件而構(gòu)成的。這是由于能使對輸出端子106施加而 通過NPN晶體管105的ESD泄放到ESD保護電路111。
上述的N溝道MOS晶體管101、 102、 108、 110、恒壓源103、 107、 109、恒流源104、 NPN晶體管105、及構(gòu)成ESD保護電路111的N溝道 MOS晶體管集成在同一半導(dǎo)體基板112上。
為了在謀求電流驅(qū)動輸出端子的高耐壓化的同時，保護與電流驅(qū)動輸 出端子連接的N溝道MOS晶體管使其不受到ESD的影響，對半導(dǎo)體裝置 設(shè)置上述所說明的電路。即，設(shè)置如下結(jié)構(gòu)的電路在N溝道MOS晶體 管和電流驅(qū)動輸出端子之間裝入作為串聯(lián)晶體管的NPN雙極型晶體管，且 在NPN雙極型晶體管和N溝道MOS晶體管之間的路徑上，連接使柵極和 源極接地的N溝道MOS晶體管的漏極。
然而，具有上述結(jié)構(gòu)的半導(dǎo)體裝置中存在下述問題。SP，構(gòu)成ESD保 護電路111的N溝道MOS晶體管其溝道寬度被設(shè)定得較長。這是由于， 溝道寬度越長，越能提高ESD承受量。因而，寄生在構(gòu)成ESD保護電路 111的N溝道MOS晶體管的漏極的電容變大。因此，對于為了控制流過輸 出端子106的電流的導(dǎo)通/截止而向N溝道MOS晶體管110的柵極提供的脈沖，則流過輸出端子106的電流的響應(yīng)速度變慢。
專利文獻1:日本專利特開2007-336262號公報

發(fā)明內(nèi)容
本發(fā)明鑒于上述問題，其目的在于提供不僅能使電流驅(qū)動輸出端子高 耐壓化且使電流驅(qū)動輸出端子高ESD承受量化、而且能使流過電流驅(qū)動輸 出端子的電流的響應(yīng)速度提高的半導(dǎo)體裝置。
為了達到上述目的，本發(fā)明的半導(dǎo)體裝置包括電流驅(qū)動輸出端子； 第一晶體管或低耐壓元件；第二晶體管，該第二晶體管具有與所述電流驅(qū) 動輸出端子連接的端子、與所述第一晶體管或低耐壓元件連接的端子、及 控制端子，并且該第二晶體管的耐壓比所述第一晶體管或低耐壓元件要高； ESD保護電路；及二極管，該二極管的陽極連接在所述第一晶體管或低耐 壓元件和所述第二晶體管之間的路徑上，該二極管的陰極與所述ESD保護 電路連接。
上述本發(fā)明的半導(dǎo)體裝置最好為，對所述第二晶體管的控制端子，施 加被設(shè)定成使得所述二極管在平時成為截止?fàn)顟B(tài)的電壓。
另外上述本發(fā)明的半導(dǎo)體裝置也可為，在所述ESD保護電路和所述二 極管的連接點上，連接有與所述電流驅(qū)動輸出端子不同的端子。
另外上述本發(fā)明的半導(dǎo)體裝置也可為，包括多個具有所述第一晶體管 或低耐壓元件、所述第二晶體管、和所述二極管的電流驅(qū)動輸出電路，所 述各電流驅(qū)動輸出電路的所述二極管共同與所述ESD保護電路連接。
另外上述本發(fā)明的半導(dǎo)體裝置也可為，包括多個所述第一晶體管，這 些所述第一晶體管共同與所述第二晶體管連接。
另外上述本發(fā)明的半導(dǎo)體裝置也可為，所述二極管采用下述結(jié)構(gòu)具 有P型擴散層、及與所述P型擴散層一起構(gòu)成PN結(jié)的N型擴散層，所述 P型擴散層為陽極，所述N型擴散層為陰極。
另外上述本發(fā)明的半導(dǎo)體裝置也可為，包括電壓鉗位電路，該電壓鉗 位電路與所述第二晶體管的連接至所述第一晶體管或低耐壓元件的端子連 接。另外上述本發(fā)明的半導(dǎo)體裝置也可為，所述第二晶體管是高耐壓MOS
晶體管或雙極型晶體管，所述第一晶體管是耐壓比所述第二晶體管要低的
MOS晶體管。
另外上述本發(fā)明的半導(dǎo)體裝置也可為，所述第二晶體管是高耐壓MOS 晶體管或雙極型晶體管，所述低耐壓元件是電容。
另外上述本發(fā)明的半導(dǎo)體裝置也可為，所述ESD保護電路是使用N溝 道MOS晶體管而構(gòu)成的，該N溝道MOS晶體管中，漏極與所述二極管連 接，且柵極及源極接地或者柵極和源極之間的電壓被設(shè)定成柵極的閾值電 壓以下。
另外上述本發(fā)明的半導(dǎo)體裝置也可為，所述ESD保護電路是低阻抗電路。
根據(jù)本發(fā)明的優(yōu)選的方式，由于在電流驅(qū)動輸出端子和第一晶體管或 低耐壓元件之間裝入耐壓比第一晶體管或低耐壓元件要高的第二晶體管， 且在第一晶體管或低耐壓元件和第二晶體管之間的路徑上連接ESD保護電 路，因此不僅能實現(xiàn)電流驅(qū)動輸出端子的高耐壓化，而且能保護第一晶體 管或低耐壓元件使其不受到從外部向電流驅(qū)動輸出端子施加的ESD等高電 壓的影響。對于第二晶體管，可使用功率MOS晶體管等高耐壓MOS晶體 管、或雙極型晶體管等。
而且，根據(jù)本發(fā)明的優(yōu)選的方式，由于采用如下結(jié)構(gòu)S卩，不是像以 往那樣，在第一晶體管或低耐壓元件和第二晶體管之間的路徑上，直接連 接寄生電容較大的N溝道MOS晶體管的漏極，而是經(jīng)由二極管連接ESD 保護電路，因此能使流過電流驅(qū)動輸出端子的電流的響應(yīng)速度提高。
另外，根據(jù)本發(fā)明的優(yōu)選的方式，通過共用電流驅(qū)動輸出端子和除此 以外的端子的ESD保護電路，從而能抑制電路規(guī)模，并且能謀求電流驅(qū)動 輸出端子以外的端子的高ESD承受量化。


圖1是表示本發(fā)明的第一實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。圖2是表示本發(fā)明的第一 第七實施方式的半導(dǎo)體裝置所具有的二極 管的結(jié)構(gòu)的一個例子的剖視圖。
圖3是表示本發(fā)明的第二實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。
圖4是表示本發(fā)明的第三實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。
圖5是表示本發(fā)明的第四實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。
圖6是表示本發(fā)明的第五實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。
圖7是表示本發(fā)明的第六實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。
圖8是表示本發(fā)明的第七實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。
圖9是表示現(xiàn)有的半導(dǎo)體裝置的主要部分的簡要結(jié)構(gòu)的圖。
具體實施例方式
下面，參照

本發(fā)明的實施方式的半導(dǎo)體裝置。以下，對于本 發(fā)明的半導(dǎo)體裝置，是以驅(qū)動LED的LED驅(qū)動器IC為例進行說明，但顯 然本發(fā)明的半導(dǎo)體裝置并不局限于LED驅(qū)動器IC。
(第一實施方式)
下面，參照圖1說明本發(fā)明的第一實施方式的半導(dǎo)體裝置。圖l是表 示本發(fā)明的第一實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié)構(gòu)的圖。
在N溝道MOS晶體管1的作為控制端子的柵極和N溝道MOS晶體管 2的作為控制端子的柵極之間，連接有開關(guān)電路3。 N溝道MOS晶體管1、 2在開關(guān)電路3導(dǎo)通時構(gòu)成電流鏡電路。
N溝道MOS晶體管1的作為輸入端子的漏極與恒流源5連接。恒壓源 4起到作為恒流源5的電流供給源的功能。N溝道MOS晶體管1的作為輸 出端子的源極接地。N溝道MOS晶體管2的作為輸入端子的漏極、與漏極耐壓較高的高耐壓N溝道MOS晶體管6的作為輸出端子的源極連接。N 溝道MOS晶體管2的作為輸出端子的源極接地。以下，將高耐壓N溝道 MOS晶體管6簡單稱為高耐壓晶體管6。對于高耐壓晶體管6，例如可使 用DMOS(Double diffused Metal Oxide Semiconductor:雙擴散金屬氧化物半 導(dǎo)體)。與N溝道MOS晶體管2連接的高耐壓晶體管6的作為輸入端子的漏 極、與作為電流驅(qū)動輸出端子的LED驅(qū)動輸出端子7連接。以下，將LED 驅(qū)動輸出端子7簡單稱為輸出端子7。高耐壓晶體管6的作為控制端子的柵 極與恒壓源8連接。這樣，作為第一晶體管的N溝道MOS晶體管2和作 為第二晶體管的高耐壓晶體管6進行串聯(lián)連接，高耐壓晶體管6被用作為 所謂的串聯(lián)晶體管。高耐壓晶體管6的漏極耐壓比N溝道MOS晶體管2 的漏極耐壓要高，利用該高耐壓晶體管6，實現(xiàn)輸出端子7的高耐壓化。雖然高耐壓晶體管6的ESD承受量比N溝道MOS晶體管2要大，但 由于柵極寬度越長，ESD承受量越大，因此將高耐壓晶體管6的柵極寬度 設(shè)定成可得到所需的ESD承受量的長度。目卩，通過增加?xùn)艠O寬度，從而應(yīng) 對來自輸出端子7的ESD。另外，將高耐壓晶體管6的柵極電壓設(shè)定成使得高耐壓晶體管6的源 極電壓變成N溝道MOS晶體管2的漏極耐壓以下，且后述的二極管11在 平時成為截止?fàn)顟B(tài)。例如，將高耐壓晶體管6的柵極電壓設(shè)定成與連接至 后述的電源輸入端子13的恒壓源12所生成的電壓相同的電壓、或者相比 該恒壓源12所生成的電壓要低相應(yīng)于二極管11的二極管電壓降的大小的 電壓。所謂二極管電壓是指電流從陽極流向陰極時的電壓。輸出端子7與被施加來自恒壓源9的電壓的LED10連接。若設(shè)于N溝 道MOS晶體管l、 2的柵極之間的開關(guān)電路3導(dǎo)通，使N溝道MOS晶體 管l、 2的柵極之間連接，則由電流鏡電路決定的電流值的電流，從恒壓源 9經(jīng)由LED10、輸出端子7及高耐壓晶體管6流向N溝道MOS晶體管2， 該電流鏡電路由N溝道MOS晶體管l、 2構(gòu)成。另一方面，若開關(guān)電路3 截止，則N溝道MOS晶體管2的柵極接地，N溝道MOS晶體管2的漏極 電流截止。利用該開關(guān)電路3，能夠控制通過高耐壓晶體管6與輸出端子7連接的N溝道MOS晶體管2的導(dǎo)通/截止。利用該N溝道MOS晶體管2 的導(dǎo)通/截止，控制流過輸出端子7的電流的導(dǎo)通/截止、即LED10的驅(qū)動 電流的導(dǎo)通/截止。這里，關(guān)于用來控制開關(guān)電路3的導(dǎo)通/截止的結(jié)構(gòu)，則 省略說明。這樣，該半導(dǎo)體裝置中，作為串聯(lián)晶體管，采用漏極電流和源極電流 一直相等的高耐壓晶體管6，而不是像以往那樣采用NPN雙極型晶體管。 由此，在恒壓源9所生成的電壓較低的情況下，或者在故意將輸出端子7 的端子電壓設(shè)定得較低、以便減小作為IC的功耗或減少IC的發(fā)熱的情況 下，也能保持較高的流過輸出端子7的電流的精度。即，在使用NPN雙極 型晶體管以作為串聯(lián)晶體管的情況下，若電流驅(qū)動輸出端子為低電壓時 NPN雙極型晶體管變成飽和狀態(tài)，則NPN雙極型晶體管的基極電流增加， 與由電流鏡電路決定的電流值不同的電流值的電流會流過電流驅(qū)動輸出端 子。這樣，在使用NPN雙極型晶體管的情況下，可能會使電流驅(qū)動輸出端 子的電流精度變差。與此不同的是，該半導(dǎo)體裝置中，能避免這種情況發(fā) 生。另外這里，是以驅(qū)動一個LED的情況為例進行說明，但該半導(dǎo)體裝置 也可應(yīng)用于驅(qū)動串聯(lián)連接的多個LED的情況。該半導(dǎo)體裝置中，即使在驅(qū) 動多個LED的情況下輸出端子7的電壓變低，也能保持較高的輸出端子7 的電流精度。另外該半導(dǎo)體裝置中，采用了如下結(jié)構(gòu)即，N溝道MOS晶體管2的 柵極與開關(guān)電路3連接，利用該開關(guān)電路3的導(dǎo)通/截止對輸出電流進行導(dǎo) 通/截止控制，即對流過輸出端子7的電流進行導(dǎo)通/截止控制，但也可采用 如下結(jié)構(gòu)即，N溝道MOS晶體管2的漏極或源極與開關(guān)用的N溝道MOS 晶體管串聯(lián)連接，利用該開關(guān)用的N溝道MOS晶體管的導(dǎo)通/截止對輸出 電流進行導(dǎo)通/截止控制。但是，利用與N溝道MOS晶體管2的柵極連接 的開關(guān)電路3的導(dǎo)通/截止對輸出電流進行導(dǎo)通/截止控制的結(jié)構(gòu)，能以更低 的電壓使輸出端子7動作。另外，該半導(dǎo)體裝置中，采用了如下結(jié)構(gòu)g卩，利用與N溝道MOS 晶體管2的柵極連接的開關(guān)電路3的導(dǎo)通/截止對輸出電流進行導(dǎo)通/截止控 制，但也可采用如下結(jié)構(gòu)g卩，通過對高耐壓晶體管6進行導(dǎo)通/截止控制,從而對輸出電流進行導(dǎo)通/截止控制。在這種情況下，不需要開關(guān)電路3。接著，說明該半導(dǎo)體裝置的ESD保護功能。該半導(dǎo)體裝置中，在高耐 壓晶體管6的源極和N溝道MOS晶體管2的漏極的連接點上、即高耐壓 晶體管6和N溝道MOS晶體管2之間的路徑上，連接有二極管11的陽極。 二極管11的陰極與連接至外部的恒壓源12的電源輸入端子13連接。電源 輸入端子13是與電流驅(qū)動輸出端子不同的端子。恒壓源12起到作為該半 導(dǎo)體裝置的內(nèi)部電路的電源的功能。ESD保護電路14連接至二極管11的陰極和電源輸入端子13的連接點。 這里，ESD保護電路14是使用N溝道MOS晶體管而構(gòu)成的。具體而言， N溝道MOS晶體管的漏極與二極管11的陰極連接，該N溝道MOS晶體 管的柵極及源極一起接地。但是，只要柵極和源極之間的電壓被設(shè)定成柵 極的閾值電壓以下，則例如也可在柵極和接地電位之間及/或源極和接地電 位之間裝入電阻。這樣，最好使用如下構(gòu)成的ESD保護電路14， g卩，使用擊穿電壓與N 溝道MOS晶體管2相近的元件來構(gòu)成。以此，能使對輸出端子7施加而通 過高耐壓晶體管6的ESD經(jīng)由二極管11泄放到ESD保護電路14。因而， 能保護N溝道MOS晶體管2使其不受到ESD的影響。即，能防止因ESD 而對N溝道MOS晶體管2造成破壞。另外，ESD保護電路14還與不同于電流驅(qū)動輸出端子的端子即電源輸 入端子13連接。因而，利用保護N溝道MOS晶體管2使其不受到ESD影 響的ESD保護電路14,能保護與電源輸入端子13連接的電路元件使其不 受到對電源輸入端子13施加的ESD的影響。在使用N溝道MOS晶體管來構(gòu)成ESD保護電路的情況下，將該N溝 道MOS晶體管的溝道寬度設(shè)定得較長。這是由于，溝道寬度越長，越能提 高ESD承受量。這樣的話，雖然構(gòu)成ESD保護電路的N溝道MOS晶體管 的元件尺寸變大，但該半導(dǎo)體裝置中，由于共用謀求使輸出端子6和電源 輸入端子13分別高ESD承受量化用的ESD保護電路，因此能相應(yīng)地抑制 電路規(guī)模。此外，從耐壓方面考慮不能將ESD保護電路直接與輸出端子7 連接。另外，在使用雙極型晶體管來構(gòu)成ESD保護電路的情況下，ESD保護電路的擊穿電壓相比要進行保護以使其不受到ESD影響的N溝道MOS 晶體管2要高，無法保護N溝道MOS晶體管2。接著，說明穩(wěn)壓二極管15。穩(wěn)壓二極管15的陰極與高耐壓晶體管6 的源極連接。穩(wěn)壓二極管15的陽極接地。該穩(wěn)壓二極管15被用作為以接 地電位為基準(zhǔn)的電壓鉗位電路。S卩，穩(wěn)壓二極管15的穩(wěn)壓二極管電壓比N 溝道MOS晶體管2的通常動作時的漏極電壓要高，且比N溝道MOS晶體 管2的漏極耐壓要低。所謂穩(wěn)壓二極管電壓，是指電流從陰極流向陽極時 的電壓。由此，能夠防止如下情況的發(fā)生，即，輸出端子7的電壓急劇變 動，且因高耐壓晶體管6的漏極和源極之間的寄生電容等而過渡性地對N 溝道MOS晶體管2的漏極施加其漏極耐壓以上的電壓，從而對N溝道MOS 晶體管2造成破壞。而且，穩(wěn)壓二極管15還有保護N溝道MOS晶體管2 使其不受到來自輸出端子7的ESD的影響的效果。上述的N溝道MOS晶體管1、 2、開關(guān)電路3、恒壓源4、 8、恒流源 5、高耐壓晶體管6、 二極管ll、構(gòu)成ESD保護電路14的N溝道MOS晶 體管、及穩(wěn)壓二極管15集成在同一半導(dǎo)體基板16上。但是，對于恒壓源4、 8，也可不集成在同一半導(dǎo)體基板16上，而作另行設(shè)置。在這種情況下， 恒流源5的輸入端子和高耐壓晶體管6的柵極端子與電源線連接。如上所述，利用該半導(dǎo)體裝置，能使輸出端子7高耐壓化，同時使輸 出端子7進行低電壓動作。另外，通過用經(jīng)由二極管11的ESD保護電路 14來保護N溝道MOS晶體管2，從而能實現(xiàn)較高的ESD承受量。另外， 由于寄生電容較大的ESD保護電路是經(jīng)由寄生電容較小的二極管11與N 溝道MOS晶體管2的漏極連接，而不是與其直接進行連接，因此相對于幵 關(guān)電路3的導(dǎo)通/截止動作的輸出電流的響應(yīng)速度、即流過輸出端子7的電 流的響應(yīng)速度較快。另外，由于采用了如下結(jié)構(gòu)即，用一個ESD保護電 路保護N溝道MOS晶體管2、和與電源輸入端子13連接的電路元件的雙 方，因此相比于對每一端子設(shè)置ESD保護電路的情況，能實現(xiàn)較小的芯片 尺寸。此外，這里，是對于N溝道MOS晶體管通過高耐壓晶體管與電流驅(qū) 動輸出端子連接的結(jié)構(gòu)進行了說明，但上述說明的結(jié)構(gòu)也可應(yīng)用于包含容易被ESD破壞的低耐壓元件的電路、例如包含電容等的電路與電流驅(qū)動輸出端子連接的結(jié)構(gòu)。即，在電流驅(qū)動輸出端子和低耐壓元件之間裝入高耐 壓晶體管，在電流驅(qū)動輸出端子和低耐壓元件之間的路徑上連接二極管的陽極側(cè)，并使其陰極側(cè)與ESD保護電路連接，從而能保護低耐壓元件。另外，這里，是說明了對輸出電流進行導(dǎo)通/截止控制的電路，但例如 也可采用開關(guān)電路3—直導(dǎo)通的狀態(tài)下、輸出電流一直導(dǎo)通的電路。即使 在這種電路中，也能實現(xiàn)上述的高ESD承受量化、或提高輸出端子在低電 壓時的電流精度等。另外，這里，是說明了僅設(shè)置一個二極管11的電路，但根據(jù)恒壓源8 和恒壓源12各自所生成的電壓的關(guān)系，也可采用串聯(lián)連接多個二極管的電 路，使得電流不易流通，也可采用并聯(lián)連接多個二極管的電路，以便提高 電流能力。若提高電流能力，則能減小因ESD而引起的電壓降。另外，根 據(jù)恒壓源8和恒壓源12各自所生成的電壓的關(guān)系，也能以在平時截止為條 件，使用穩(wěn)壓二極管而取代二極管11。接著，作為二極管11的結(jié)構(gòu)的一個例子，說明圖2所示的結(jié)構(gòu)。圖2 表示二極管11的截面結(jié)構(gòu)的一個例子。如圖2所示，也可利用形成在P型 半導(dǎo)體基板21上的雜質(zhì)濃度較低的N—型擴散層23、和形成在N—型擴散層 23內(nèi)的構(gòu)成電阻的雜質(zhì)濃度較低的P—型擴散層22的PN結(jié)來構(gòu)成二極管。 圖2中示出由P—型擴散層22構(gòu)成的電阻的等效電路24、和由N—型擴散層 23與P—型擴散層22的PN結(jié)構(gòu)成的二極管的等效電路25。 N—型擴散層23 也可形成為包圍P—型擴散層22。也可形成P型分離基層26使得包圍N_ 型擴散層23。另外，在P—型擴散層22內(nèi)形成有雜質(zhì)濃度較高的P+型擴散層27，與 該P+型擴散層27連接的節(jié)點28成為陽極。另一方面，在N—型擴散層23 內(nèi)形成有雜質(zhì)濃度較高的N+型擴散層29，與該N+型擴散層29連接的節(jié)點 30成為陰極。這樣，也能使用形成在半導(dǎo)體基板上的電阻元件以作為二極管。此外， 也可使用其它的以NPN晶體管或PNP晶體管為代表的、具有PN結(jié)的各種 元件以作為二極管。(第二實施方式)
下面，參照圖3說明本發(fā)明的第二實施方式的半導(dǎo)體裝置。這里，對
省略說明。
圖3是表示本發(fā)明的第二實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。如圖3所示，該半導(dǎo)體裝置在使用NPN雙極型晶體管31、以作為 與輸出端子7連接的高耐壓的串聯(lián)晶體管的方面，與上述的第一實施方式 的半導(dǎo)體裝置不同。以下，將NPN雙極型晶體管31簡單稱為NPN晶體管 31。
NPN晶體管31的基極電壓與上述的第一實施方式相同，設(shè)定成使得 NPN晶體管31的發(fā)射極電壓變成N溝道MOS晶體管2的漏極耐壓以下， 且使得二極管11在平時成為截止?fàn)顟B(tài)。
這樣，在輸出端子7和N溝道MOS晶體管2之間設(shè)置NPN晶體管31， 也雖然可能如第一實施方式所述的那樣在輸出端子7為低電壓時輸出端子 7的電流精度變差，但除此以外能得到與第一實施方式相同的效果。
(第三實施方式)
下面，參照圖4說明本發(fā)明的第三實施方式的半導(dǎo)體裝置。這里，對 于和上述的第一實施方式中所說明的構(gòu)件對應(yīng)的構(gòu)件附加相同的標(biāo)號，并 省略說明。
圖4是表示本發(fā)明的第三實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。如圖4所示，該半導(dǎo)體裝置在二極管11的陰極僅與ESD保護電 路14連接的方面，與上述的第一實施方式的半導(dǎo)體裝置不同。
利用該半導(dǎo)體裝置，雖然無法如上述的第一實施方式那樣使LED驅(qū)動 輸出端子和電源輸入端子共有ESD保護電路，但ESD保護電路14的配置 的自由度增加，可減小布置上的制約。因而，能減小二極管ll兩端的布線 阻抗，以使ESD承受量提高。另外，除此以外能得到與上述的第一實施方 式相同的效果。此外，與上述的第二實施方式相同，也可設(shè)置NPN雙極型 晶體管以取代高耐壓晶體管6。
(第四實施方式)下面，參照圖5說明本發(fā)明的第四實施方式的半導(dǎo)體裝置。這里，對 于和上述的第一實施方式中所說明的構(gòu)件對應(yīng)的構(gòu)件附加相同的標(biāo)號，并 省略說明。
圖5是表示本發(fā)明的第四實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。如圖5所示，二極管11的陰極與電壓輸出端子33連接。該電壓 輸入端子33是與電流驅(qū)動輸出端子不同的端子。電壓輸出端子33與設(shè)于 該半導(dǎo)體裝置的外部的電容32連接，并且與設(shè)于該半導(dǎo)體裝置的內(nèi)部的電 壓輸出電路34連接。該半導(dǎo)體裝置采用如下結(jié)構(gòu)B卩，從電壓輸出電路34 向該半導(dǎo)體裝置的內(nèi)部提供電壓，并且從電壓輸出電路34經(jīng)由電壓輸出端 子34向外部提供電壓。
這樣，該第四實施方式的半導(dǎo)體裝置在二極管11的陰極與向外部提供 電壓的端子連接的方面，與上述的第一實施方式的半導(dǎo)體裝置不同。
高耐壓晶體管6的柵極電壓與上述的第一實施方式相同，設(shè)定成使得 高耐壓晶體管6的源極電壓變成N溝道MOS晶體管2的漏極耐壓以下， 且使得二極管11在平時成為截止?fàn)顟B(tài)。
利用該半導(dǎo)體裝置，能利用一個ESD保護電路14提高輸出端子7和 電壓輸出端子33的各自的ESD承受量。另外，除此以外能得到與上述的 第一實施方式相同的效果。此外，與上述的第二實施方式相同，也可設(shè)置 NPN雙極型晶體管以取代高耐壓晶體管6。
(第五實施方式)
下面，參照圖6說明本發(fā)明的第五實施方式的半導(dǎo)體裝置。這里，對 于和上述的第一實施方式中所說明的構(gòu)件對應(yīng)的構(gòu)件附加相同的標(biāo)號，并 省略說明。
圖6是表示本發(fā)明的第五實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。如圖6所示，該半導(dǎo)體裝置在使用設(shè)于電源輸入端子13和接地之 間的低阻抗電路35以作為ESD保護電路的方面，與上述的第一實施方式 的半導(dǎo)體裝置不同。低阻抗電路35包含電阻分量及/或電容分量，使得電源 輸入端子13和接地之間成為低阻抗。
上述的第一實施方式的半導(dǎo)體裝置采用了如下結(jié)構(gòu)即，對輸出端子7施加而通過高耐壓晶體管6的ESD，經(jīng)由二極管ll、和柵極及源極接地的 N溝道MOS晶體管泄放到接地電位。與此不同的是，該第五實施方式的半 導(dǎo)體裝置采用如下結(jié)構(gòu)即，ESD泄放到低阻抗電路35。利用該半導(dǎo)體裝 置，能得到與上述的第一實施方式相同的效果。
此外，與上述的第二實施方式相同，也可設(shè)置NPN雙極型晶體管以取 代高耐壓晶體管6。另外，與上述的第三實施方式相同，也可使二極管ll 的陰極僅與低阻抗電路35連接。但是，在這種情況下，需要將低阻抗電路 35的、與二極管11連接的端子的電壓設(shè)定成為使得二極管11在平時截止 的電壓。另外，與上述的第四實施方式相同，也可使二極管11的陰極與電 壓輸出端子連接。
(第六實施方式)
下面，參照圖7說明本發(fā)明的第六實施方式的半導(dǎo)體裝置。這里，對 于和上述的第一實施方式中所說明的構(gòu)件對應(yīng)的構(gòu)件附加相同的標(biāo)號，并 省略說明。
圖7是表示本發(fā)明的第六實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。如圖7所示，該半導(dǎo)體裝置在具有多個LED驅(qū)動輸出端子的方面， 與上述的第一實施方式的半導(dǎo)體裝置不同。
艮口，該半導(dǎo)體裝置中，如圖7所示，具有兩個輸出端子7，在該半導(dǎo)體 裝置的外部，與各輸出端子7分別連接有共同由恒壓源9施加電壓的 LEDIO。另外，在該半導(dǎo)體裝置的內(nèi)部，與各輸出端子7分別連接有具有 高耐壓晶體管6、 N溝道MOS晶體管2、開關(guān)電路3、和二極管ll的電流 驅(qū)動輸出電路。另外，各電流驅(qū)動輸出電路的N溝道MOS晶體管2的柵 極通過各自的開關(guān)電路3共同與N溝道MOS晶體管1的柵極連接。另外， 各電流驅(qū)動輸出電路的二極管11的陰極共同與ESD保護電路14及電源輸 入端子13連接。
通過采用上述結(jié)構(gòu)，從而能用一個ESD保護電路來謀求兩個LED驅(qū)動 輸出端子和一個電源輸入端子13的高ESD承受量化。另外，除此以外能 得到與上述的第一實施方式相同的效果。
此外，這里說明了 LED驅(qū)動輸出端子為兩個的情況，但顯然對于具有三個以上的LED驅(qū)動輸出端子的半導(dǎo)體裝置，也能同樣地進行實施。
另外，與上述的第二實施方式相同，也可設(shè)置NPN雙極型晶體管以取 代高耐壓晶體管6。另外，與上述的第三實施方式相同，也可使二極管ll 的陰極僅與ESD保護電路14連接。另外，與上述的第四實施方式相同， 也可使二極管11的陰極與電壓輸出端子連接。另外，與上述的第五實施方 式相同，也可使用低阻抗電路，以取代使柵極及源極接地的N溝道MOS 晶體管。
(第七實施方式)
下面，參照圖8說明本發(fā)明的第七實施方式的半導(dǎo)體裝置。這里，對 于和上述的第一實施方式中所說明的構(gòu)件對應(yīng)的構(gòu)件附加相同的標(biāo)號，并 省略說明。
圖8是表示本發(fā)明的第七實施方式的半導(dǎo)體裝置的主要部分的簡要結(jié) 構(gòu)的圖。如圖8所示，該半導(dǎo)體裝置在構(gòu)成為能對LED驅(qū)動電流的電流值 進行4位控制的方面，與上述的第一實施方式的半導(dǎo)體裝置不同。
艮卩，如圖8所示，該半導(dǎo)體裝置中，將N溝道MOS晶體管1的柵極 寬度作為基準(zhǔn)，包括柵極寬度為基準(zhǔn)的l倍的N溝道MOS晶體管2a、 2 倍的N溝道MOS晶體管2b、 4倍的N溝道MOS晶體管2c、和8倍的N 溝道MOS晶體管2d。另外，與這些N溝道MOS晶體管2a 2d的柵極分 別連接有開關(guān)電路3a 3d。各N溝道MOS晶體管2a 2d的柵極通過各開 關(guān)電路3a 3d共同與N溝道MOS晶體管l的柵極連接。另外，各N溝道 MOS晶體管2a 2d的漏極共同與高耐壓晶體管6連接。若采用上述結(jié)構(gòu)， 則通過對開關(guān)電路3a 3d的導(dǎo)通/截止進行控制，從而能對輸出端子7的電 流值進行4位控制。
根據(jù)該半導(dǎo)體裝置，由于與各N溝道MOS晶體管2a 2d的漏極經(jīng)由 二極管ll連接有ESD保護電路14，因此能保護各N溝道MOS晶體管2a 2d使其不受到ESD的影響。另外，除此以外能得到與上述的第一實施方式 相同的效果。
此外，這里說明了對LED的驅(qū)動電流進行4位控制的情況，但顯然不 管是幾位控制都能同樣地進行實施。另外，與上述的第二實施方式相同，也可設(shè)置NPN雙極型晶體管以取 代高耐壓晶體管6。另外，與上述的第三實施方式相同，也可使二極管ll 的陰極僅與ESD保護電路14連接。另外，與上述的第四實施方式相同， 也可使二極管11的陰極與電壓輸出端子連接。另外，與上述的第五實施方 式相同，也可使用低阻抗電路，以取代使柵極及源極接地的N溝道MOS 晶體管。另外，與上述的第六實施方式相同，也可采用包括多個LED驅(qū)動 輸出端子的結(jié)構(gòu)。
工業(yè)上的實用性
本發(fā)明的半導(dǎo)體裝置不僅能實現(xiàn)電流驅(qū)動輸出端子的高耐壓化以及電 流驅(qū)動輸出端子的高ESD承受量化，而且能使流過電流驅(qū)動輸出端子的電 流的響應(yīng)速度加快，對于LED驅(qū)動器IC等是有用的。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，包括電流驅(qū)動輸出端子；第一晶體管或低耐壓元件；第二晶體管，該第二晶體管具有與所述電流驅(qū)動輸出端子連接的端子、與所述第一晶體管或低耐壓元件連接的端子、及控制端子，并且該第二晶體管的耐壓比所述第一晶體管或低耐壓元件要高；ESD保護電路；及二極管，該二極管的陽極連接在所述第一晶體管或低耐壓元件和所述第二晶體管之間的路徑上，且該二極管的陰極與所述ESD保護電路連接。
2. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 對所述第二晶體管的控制端子，施加被設(shè)定成使得所述二極管在平時成為截止?fàn)顟B(tài)的電壓。
3. 如權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，在所述ESD保護電路和所述二極管的連接點上，連接有與所述電流驅(qū) 動輸出端子不同的端子。
4. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 包括多個具有所述第一晶體管或低耐壓元件、所述第二晶體管、和所述二極管的電流驅(qū)動輸出電路，所述各電流驅(qū)動輸出電路的所述二極管共 同與所述ESD保護電路連接。
5. 如權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于， 包括多個所述第一晶體管，這些所述第一晶體管共同與所述第二晶體管連接。
6. 如權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，所述二極管釆用下述結(jié)構(gòu)具有P型擴散層、及與所述P型擴散層一 起構(gòu)成PN結(jié)的N型擴散層，所述P型擴散層為陽極，所述N型擴散層為 陰極。
7. 如權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，包括電壓鉗位電路，該電壓鉗位電路與所述第二晶體管的連接至所述 第一晶體管或低耐壓元件的端子連接。
8. 如權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，所述第二晶體管是高耐壓MOS晶體管或雙極型晶體管，所述第一晶體 管是耐壓比所述第二晶體管要低的MOS晶體管。
9. 如權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于， 所述第二晶體管是高耐壓MOS晶體管或雙極型晶體管，所述低耐壓元件是電容。
10. 如權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，所述ESD保護電路是使用N溝道MOS晶體管而構(gòu)成的，該N溝道 MOS晶體管中，漏極與所述二極管連接，且柵極及源極接地或者柵極和源 極之間的電壓被設(shè)定成柵極的閾值電壓以下。
11. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述ESD保護電路是低阻抗電路。
全文摘要
本發(fā)明的目的在于提供不僅能同時實現(xiàn)電流驅(qū)動輸出端子的高耐壓化和電流驅(qū)動輸出端子的高ESD承受量化、而且能使流過電流驅(qū)動輸出端子的電流的響應(yīng)速度加快的半導(dǎo)體裝置。為了達到該目的，本發(fā)明的半導(dǎo)體裝置在電流驅(qū)動輸出端子和第一晶體管或低耐壓元件之間，包括耐壓比所述第一晶體管或低耐壓元件要高的第二晶體管。而且，本發(fā)明的半導(dǎo)體裝置包括二極管，該二極管的陽極連接在所述第一晶體管或低耐壓元件和所述第二晶體管之間的路徑上，該二極管的陰極與ESD保護電路連接。
文檔編號H03K17/687GK101682324SQ20098000015
公開日2010年3月24日 申請日期2009年2月4日 優(yōu)先權(quán)日2008年2月15日
發(fā)明者片岡伸一郎 申請人:松下電器產(chǎn)業(yè)株式會社