專利名稱：具有過壓保護的輸出驅(qū)動器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對抗施加在外部焊盤上的電過載的集成電路保護，尤其涉及具有過壓 保護的輸出驅(qū)動器以及用于輸出驅(qū)動器的過壓保護方法。
背景技術(shù)：
目前通過亞微米工藝技術(shù)實現(xiàn)的VLSI (起大型集成電路)芯片具有極小的幾何形 狀，并且以例如3V或更小的低電源電壓工作。這種VLSI芯片易受到施加至外部焊盤的電 過載的影響。例如，超過與外部焊盤相連接的晶體管的額定電壓的電壓可引起這些晶體管 失效。這種電過載會在例如測試或使用過程中的其壽命的任何時間施加給芯片?？墒牵?些結(jié)構(gòu)比其它結(jié)構(gòu)更易受到電過載的影響。例如，連接至外部設(shè)備或連接器的芯片尤其易 受到未注意施加的過電壓的影響。一個具體例子為通常用于電腦設(shè)備上的USB(通用串行 雙向)通信接口。在電源電壓開啟的情況下，保護輸出驅(qū)動器對抗過電壓的電路是已知的?？墒?，在 電源電壓關(guān)閉、處于低電壓、開路或接地情況下，這種電路不保護輸出驅(qū)動器。但是，在這些 情況下提供過電壓保護來防止對這些電路產(chǎn)生未注意的損壞是值得期待的。過電壓可在任 何時間發(fā)生，并不限于電源電壓導(dǎo)通期間。例如，一些制造商可需要USB接口耐受5. 25伏 的過電壓，無論電源電壓是開啟還是關(guān)閉。因此，對集成電路中的輸出驅(qū)動器的過壓保護的方法和裝置需要改進。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，在集成電路中提供輸出驅(qū)動器。該輸出驅(qū)動器包括驅(qū)動 器電路，其可由電源電壓操作并且耦接至輸出焊盤；以及驅(qū)動器電力調(diào)節(jié)器，其配置成響應(yīng) 于輸出焊盤上的電壓而產(chǎn)生部分焊盤電壓，并響應(yīng)于電源電壓不存在而將該部分焊盤電壓 提供給驅(qū)動器電路的至少一個晶體管作為保護電源電壓。根據(jù)本發(fā)明的第二方面，提供一種用于集成電路中驅(qū)動器電路的過壓保護方法。 該驅(qū)動器電路能夠由電源電壓操作并且耦接至輸出焊盤。該方法包括響應(yīng)于輸出焊盤上 的電壓而產(chǎn)生部分焊盤電壓；檢測電源電壓的不存在；以及在電源電壓不存在時將該部分 焊盤電壓施加至驅(qū)動器電路的至少一個晶體管，作為保護電源電壓。根據(jù)本發(fā)明的第三方面，提供一種用于集成電路中電路的過壓保護方法。該電路 可由電源電壓操作并且耦接至輸出焊盤。該方法包括響應(yīng)于輸出焊盤上的電壓而產(chǎn)生保 護電壓；以及在電源電壓不存在時將該保護電壓施加至該電路的至少一個晶體管。


為了更好地理解本發(fā)明，提出對相應(yīng)附圖的參考，在此結(jié)合附圖作為參考。其中圖1是現(xiàn)有技術(shù)輸出驅(qū)動器的示意圖；圖2是根據(jù)本發(fā)明實施例的輸出驅(qū)動器的示意方框圖2A是根據(jù)本發(fā)明另一實施例的電力調(diào)節(jié)器的示意方框圖；圖3是示出根據(jù)本發(fā)明實施例的圖2的電力調(diào)節(jié)器的操作的流程圖；圖4A和圖4B是根據(jù)本發(fā)明實施例的輸出驅(qū)動器的配置的示意圖；以及圖5是根據(jù)本發(fā)明實施例的圖4的電力調(diào)節(jié)器的示意圖。
具體實施例方式圖1中示出現(xiàn)有技術(shù)輸出驅(qū)動器的示意圖。如果電源電壓VDD存在，則輸出驅(qū)動 器被認為容許過電壓。PMOS晶體管20和22以及NMOS晶體管M和沈串聯(lián)耦接在電源電 壓VDD和地之間，形成基本輸出驅(qū)動器。節(jié)點連接晶體管22和M通過電阻器M與輸出焊 盤30相耦接。晶體管M柵極與電源電壓VDD的連接保護兩個晶體管M和沈不受過電壓 過程。包含PMOS晶體管32和34的多路復(fù)用器(muxU8防止在過電壓情況下觸發(fā)寄生二 極管至電源電壓VDD。PMOS晶體管40在焊盤過電壓超過電源電壓VDD的情況下迫使節(jié)點 PC跟隨輸出焊盤30，由此保護晶體管20和22，并且切斷從輸出焊盤30到電源電壓VDD的 任何電流路徑。由NMOS晶體管42和PMOS晶體管44形成的傳輸門通過限制節(jié)點47至電 源電壓VDD來保護任何驅(qū)動節(jié)點45的裝置，在該實例中是反相器46。由PMOS晶體管50和 NMOS晶體管52形成的傳輸門迫使節(jié)點53跟隨輸出焊盤30。在一些情況中，可以省略晶體 管50和52，且晶體管44的柵極可以直接連接至輸出焊盤30。在一些例子中，可以不使用 電阻器54。當(dāng)圖1中的驅(qū)動器電路以3伏的電源電壓VDD來操作且輸出焊盤30承受高達5. 25 伏的電壓時，沒有晶體管承受過電壓。可是，如果電源電壓VDD被短接至地，且輸出焊盤30 承受高達5. 25伏的電壓，則會顯示出晶體管M、42、52、40、32、34、50、22和44承受電過載。 由此可知，需要改良驅(qū)動器電路。圖2示出根據(jù)本發(fā)明實施例的輸出驅(qū)動器100的方框圖。該輸出驅(qū)動器100包括 驅(qū)動器電路110，其具有信號輸入端114和116及連接至輸出焊盤112的信號輸出端。驅(qū)動 器電路110連接至電源電壓VDD并接地。輸出驅(qū)動器100還包括驅(qū)動器電力調(diào)節(jié)器120，如 下所述其提供防止電過載的保護。電力調(diào)節(jié)器120連接至電源電壓VDD、地以及輸出焊盤 112。此外，電力調(diào)節(jié)器120接收表示電源電壓VDD存在的就緒信號122。電力調(diào)節(jié)器120 提供保護電源電壓1 至驅(qū)動器電路110，也可以提供保護阱電壓1 至驅(qū)動器電路110。電力調(diào)節(jié)器120可包括耦接于輸出焊盤112和地之間的分壓器130。分壓器130 包括串聯(lián)連接的第一分壓器元件132和第二分壓器元件134。節(jié)點136連接第一分壓器元 件132和第二分壓器元件134。當(dāng)輸出焊盤112上存在電壓時，在節(jié)點136上存在部分焊盤 電壓。該部分焊盤電壓大小為輸出焊盤112上的電壓與分壓器元件132和134的分壓比的 函數(shù)。在一些實施例中，該部分焊盤電壓大約為輸出焊盤112上電壓的一半。然而，本發(fā)明 不限于此。對于輸出焊盤112上給定的最大電壓，分壓器130的分壓比被選擇以產(chǎn)生保護 驅(qū)動器電路110中的晶體管的部分焊盤電壓。電力調(diào)節(jié)器120還包括多路復(fù)用器140，其具有接收電源電壓VDD的第一輸入端和 從分壓器130接收部分焊盤電壓的第二輸入端。多路復(fù)用器140包括接收就緒信號122的 控制輸入端和向驅(qū)動器電路110提供保護電源電壓124的輸出端。當(dāng)就緒信號122表示存 在電源電壓VDD時，多路復(fù)用器140提供電源電壓VDD作為保護電源電壓。當(dāng)就緒信號122表示不存在電源電壓VDD時，多路復(fù)用器140提供部分焊盤電壓作為保護電源電壓。可以 理解，非零部分焊盤電壓僅存在于輸出焊盤112上有電壓的例子中。保護電源電壓124防 止驅(qū)動器電路110遭受由于電過載引起的損壞，如下所述。圖2A示出根據(jù)本發(fā)明另一實施例的電力調(diào)節(jié)器120的方框圖。如同圖2，電力調(diào) 節(jié)器120連接至電源電壓VDD、地以及輸出焊盤112。此外，電力調(diào)節(jié)器120接收就緒信號 122，并提供保護電源電壓124，也可以提供保護阱電壓1 至驅(qū)動器電路110(圖2)。多路 復(fù)用器140包括接收電源電壓VDD的第一輸入端和接收部分焊盤電壓的第二輸入端。在圖2A的實施例中，電力調(diào)節(jié)器120包括耦接在輸出焊盤112和多路復(fù)用器140 的第二輸入端之間的電壓降元件160。該電壓降元件160產(chǎn)生一電壓降，使得部分焊盤電壓 為輸出焊盤112上電壓的一部分。在一些實施例中，該部分焊盤電壓約為輸出焊盤112上 電壓的一半?？墒?，本發(fā)明并不限于此。作為示例，電壓降元件160可以是一個二極管、串 聯(lián)連接的兩個或更多個二極管、電阻器、電池或這些元件的組合。在每個實例中，該電壓降 元件160被選擇成使得輸出焊盤112上的特定最大電壓值與部分焊盤電壓之間的差異不會 使驅(qū)動器電路中的晶體管過載。圖3示出由電力調(diào)節(jié)器120所執(zhí)行的操作的流程圖。在動作200中，分壓器130 響應(yīng)于輸出焊盤112上的電壓而產(chǎn)生部分焊盤電壓。如上所示，對于輸出焊盤112上的給 定電壓，該分壓器130的分壓比被選擇成避免對驅(qū)動器電路110中的晶體管產(chǎn)生損壞。在 動作202中，對該電源電壓VDD是否不存在進行判定。該判定可以從就緒信號122的狀態(tài) 來做出。如果電源電壓非不存在(存在)，則在動作204中該電源電壓被施加至驅(qū)動器電路 110。若在動作作202中判定電源電壓不存在，則在動作206中部分焊盤電壓被施加至驅(qū)動 器電路110。可以理解，僅在輸出焊盤112上的電壓不為零時部分焊盤電壓才不為零。電力 調(diào)節(jié)器120以這種方式連續(xù)監(jiān)測電源電壓的狀態(tài)。圖4是根據(jù)本發(fā)明實施例的輸出驅(qū)動器100的實施的示意圖。該輸出驅(qū)動器100 的實施包括驅(qū)動器電路Iio和電力調(diào)節(jié)器120。在驅(qū)動器電路110中，PMOS晶體管220和 222以及NMOS晶體管2M和2 串聯(lián)耦接于電源電壓VDD和地之間，形成基本輸出驅(qū)動器。 連接晶體管222和224的節(jié)點230經(jīng)由電阻器2M耦接至輸出焊盤112。驅(qū)動器電路110 從電力調(diào)節(jié)器120接收保護電源電壓124。PMOS晶體管240和250以及NMOS晶體管M2、 252和224的柵極連接至保護電源電壓。驅(qū)動器電路110還從電力調(diào)節(jié)器120接收保護阱 電壓U6。多路復(fù)用器2 包括PMOS晶體管232和234。晶體管232接收保護阱電壓126， 晶體管234耦接至輸出焊盤112。多路復(fù)用器228的輸出端耦接至PMOS晶體管220、222、 240、244 和 250 的阱。當(dāng)電源電壓VDD存在且焊盤電壓低于VDD時，多路復(fù)用器2 提供電源電壓VDD 至晶體管220和222的背柵極。如果焊盤電壓超過VDD，則大電流會經(jīng)過晶體管220和222 的寄生二極管到達電源電壓VDD。多路復(fù)用器2 施加焊盤電壓或VDD的最大值至晶體管 220和222的阱。當(dāng)不存在電源電壓VDD時，焊盤電壓會超過晶體管232和234的最大操作 電壓。通過施加保護阱電壓1 至晶體管232和234，可以避免這個問題。輸入至驅(qū)動器電路110的輸入信號包括P信號270、N信號272和P控制信號274。 該P信號270經(jīng)過邏輯門247和248耦接至節(jié)點276和PMOS晶體管220的柵極。P控制信號274經(jīng)過邏輯門245和246耦接至節(jié)點278以及晶體管242和M4。N信號272耦接至 NMOS晶體管2 的柵極。在其它實施例中，N控制信號可經(jīng)過兩個邏輯門耦接至NMOS晶體 管2M的柵極。在這些其它實施例中，驅(qū)動NMOS晶體管2M的最后一個邏輯門由保護電源 電壓1 供電。邏輯門246和248由保護電源電壓124供電，而邏輯門245和247由電源 電壓VDD供電。圖5示出電力調(diào)節(jié)器120的實施的示意圖。該電力調(diào)節(jié)器120基于電源電壓VDD 和輸出焊盤112上的電壓的狀態(tài)而產(chǎn)生保護電源電壓124和保護阱電壓126。就緒信號122 通過直接連接至電源電壓VDD、通過連接至電源電壓VDD的延遲形式或者通過連接至電源 電壓VDD的部分形式而跟隨電源電壓VDD。如果存在電源電壓VDD，則就緒信號122為高電平，節(jié)點306 (ROTB)被NMOS晶體管 300所拉低。PMOS晶體管302將節(jié)點306和節(jié)點136隔開，并且禁止電流經(jīng)過NMOS晶體管 304。在這些情況下，節(jié)點136上的電壓接近電源電壓VDD。這防止輸出焊盤112上的高頻 信號在操作過程中通過晶體管340耦接至保護電源電壓124。當(dāng)節(jié)點306為低電平時，晶體 管312導(dǎo)通，電源電壓VDD經(jīng)過晶體管312來提供保護電源電壓124。此外，當(dāng)節(jié)點306為 低電平時，晶體管310導(dǎo)通，電源電壓VDD經(jīng)過晶體管310來提供保護阱電壓126。二極體形式連接的NMOS晶體管320、322、3M和326以及電阻器342作為分壓器 使用，沒有器件承受電過載。連接至晶體管322和電阻器342的節(jié)點3 提供分焊盤電壓 329。晶體管320、322、3M和3 流過一小電流，其在輸出焊盤112上的電壓達到作用電壓 限之前并不重要。匪OS晶體管330鏡像該低電流并連同NMOS晶體管304來設(shè)置節(jié)點136 上的部分焊盤電壓成為輸出焊盤112上電壓的大致一半。電流鏡像晶體管330使電流經(jīng)過 晶體管302。當(dāng)就緒信號122處于低電平時，經(jīng)過晶體管302的該電流在晶體管302上建 立柵極-源極電壓Vgs。經(jīng)過晶體管330和302的該電流還流經(jīng)晶體管304和電阻器344。 因此，晶體管304和3M中的電流相匹配。在該實施例中，電流比為1.0，但是該比值可以是 不同的。由此，跨越晶體管304的柵極-源極電壓和跨越晶體管324的柵極-源極電壓相 同，節(jié)點136和3 上的電壓大致相等。如果輸出焊盤112提升至5. 2伏，節(jié)點136上的部 分焊盤電壓提升至大約2. 6伏。如果電源電壓VDD不存在，則就緒信號122為低電平，節(jié)點306為高電平。晶體管 340的柵極接收該低電平就緒信號122，部分焊盤電壓流經(jīng)晶體管340以提供保護電源電壓 124。晶體管312的柵極接收節(jié)點306上的高電平并截止。PMOS晶體管310、312和340共享連接至保護電源電壓124的公共阱。在電源電 壓VDD不存在的情況下，晶體管310通過節(jié)點306上的高電平而截止。因此，保護電源電壓 124以高阻抗通過該阱以及晶體管310的寄生二極管耦接至保護阱電壓126。因此，當(dāng)電源 電壓VDD不存在時，保護電源電壓IM和保護阱電壓1 兩者都大約為輸出焊盤電壓的一 半。在其它實施例中，未使用獨立的保護阱電壓，保護電源電壓1 耦接至驅(qū)動器電路110 中的這些需要保護的晶體管的阱。如果需要，電阻器342和344可以被選擇成降低附加電壓。在其它實施例中，電阻 器342和344可被用于附加電壓降的替換器件所代替，或者可被省略。如果輸出焊盤112 被快速驅(qū)動至低電平，則NMOS晶體管350被用于快速放電該分壓器。晶體管350不是電路 操作所必須的，但是在一些應(yīng)用中是有用的。
當(dāng)不存在電源電壓VDD時，保護電源電壓1 施加至驅(qū)動器電路110中晶體管的 柵極，否則其會由于輸出焊盤112上電壓的存在而過載?？紤]圖4中的NMOS驅(qū)動器晶體管 224并假定33伏的最大電壓額定值。如果將5. 2伏的電壓施加至輸出焊盤112，且晶體管 224的柵極由于電源電壓VDD關(guān)閉而接地，晶體管2M將過載。可是，根據(jù)本發(fā)明的特征， 將保護電源電壓1 施加至晶體管224的柵極。在這些情況下，保護電源電壓為部分焊盤 電壓。該部分焊盤電壓大致為輸出焊盤112上電壓的一半，或者對于輸出焊盤112上電壓 為5. 2伏時約為2. 6伏。在這些情況下，晶體管2M承受了輸出焊盤112上電壓和保護電 源電壓之間的差異，或者是在上述實例中的約2.6伏。由此，晶體管2M未過載。相似的分 析可被應(yīng)用至驅(qū)動器電路110中的其它晶體管。分壓器130的分壓比被選擇成使得輸出焊 盤112上的特定最大電壓和部分焊盤電壓之間的差異不會使驅(qū)動器電路中的晶體管過載。本發(fā)明的各實施例已被描述，對于本領(lǐng)域技術(shù)人員來說可進行多種改進和修改。 因此，并非要將本發(fā)明的范圍限制于上述已經(jīng)示出和描述過的特定實施例。相對地，本發(fā)明 的范圍僅限于所附的權(quán)利要求書及其等同物。
權(quán)利要求
1.一種集成電路中的輸出驅(qū)動器，包括驅(qū)動器電路，其能夠由電源電壓操作并耦接至輸出焊盤；以及驅(qū)動器電力調(diào)節(jié)器，其配置成響應(yīng)于輸出焊盤上的電壓而產(chǎn)生部分焊盤電壓，并響應(yīng) 于電源電壓的不存在而提供該部分焊盤電壓至驅(qū)動器電路的至少一個晶體管作為保護電 源電壓。
2.如權(quán)利要求1所述的輸出驅(qū)動器，其中所述驅(qū)動器電力調(diào)節(jié)器被配置成響應(yīng)于電源 電壓的存在而提供電源電壓作為該保護電源電壓。
3.如權(quán)利要求1所述的輸出驅(qū)動器，其中所述驅(qū)動器電力調(diào)節(jié)器被配置成產(chǎn)生部分焊 盤電壓，使得輸出焊盤上的特定最大電壓和部分焊盤電壓之間的差異不會使驅(qū)動器電路中 的晶體管過載。
4.如權(quán)利要求1所述的輸出驅(qū)動器，其中所述驅(qū)動器電力調(diào)節(jié)器包括分壓器電路，其 產(chǎn)生來自輸出焊盤上電壓的部分焊盤電壓；以及開關(guān)電路，其響應(yīng)于電源電壓的不存在而 給驅(qū)動器電路提供所述部分焊盤電壓。
5.如權(quán)利要求1所述的輸出驅(qū)動器，其中所述驅(qū)動器電力調(diào)節(jié)器包括電壓降元件，其 產(chǎn)生來自輸出焊盤上電壓的部分焊盤電壓；以及開關(guān)電路，其響應(yīng)于電源電壓的不存在而 給驅(qū)動器電路提供所述部分焊盤電壓。
6.如權(quán)利要求1所述的輸出驅(qū)動器，還包括保護電路，當(dāng)過電壓施加至輸出焊盤且電 源電壓存在時，該保護電路保護驅(qū)動器電路的晶體管。
7.如權(quán)利要求1所述的輸出驅(qū)動器，其中所述驅(qū)動器電路包括輸入邏輯元件，其中在 電源電壓不存在時，該輸入邏輯元件由保護電源電壓供電。
8.如權(quán)利要求1所述的輸出驅(qū)動器，其中所述驅(qū)動器電力調(diào)節(jié)器被配置成在電源電壓 不存在時給驅(qū)動器電路的晶體管的阱提供保護阱電壓。
9.如權(quán)利要求1所述的輸出驅(qū)動器，其中所述驅(qū)動器電路包括一個或更多個要保護的 晶體管，并且其中該保護電源電壓耦接于該要保護的晶體管的一個或更多個端子。
10.一種用于集成電路中驅(qū)動器電路的過壓保護方法，該驅(qū)動器電路能夠由電源電壓 操作并且耦接至輸出焊盤，該方法包括響應(yīng)于輸出焊盤上的電壓而產(chǎn)生部分焊盤電壓；檢測電源電壓的不存在；以及響應(yīng)于檢測到電源電壓不存在將該部分焊盤電壓施加至驅(qū)動器電路的至少一個晶體 管作為保護電源電壓。
11.如權(quán)利要求10所述的方法，還包括響應(yīng)于檢測到電源電壓的存在而施加該電源電 壓至輸出驅(qū)動器電路作為所述保護電源電壓。
12.如權(quán)利要求11所述的方法，其中施加部分焊盤電壓包括響應(yīng)于檢測到電源電壓的 不存在而將所述電源電壓切換成所述部分焊盤電壓。
13.如權(quán)利要求10所述的方法，其中產(chǎn)生部分焊盤電壓包括產(chǎn)生部分焊盤電壓使得 輸出焊盤上的特定最大電壓和部分焊盤電壓之間的差異不會使驅(qū)動器電路中的晶體管過 載。
14.如權(quán)利要求10所述的方法，還包括當(dāng)電源電壓存在時，保護驅(qū)動器電路對抗輸出 焊盤上的過電壓。
15.如權(quán)利要求10所述的方法，其中輸入邏輯元件耦接至驅(qū)動器電路，該方法還包括 當(dāng)所述電源電壓不存在時，施加所述保護電源電壓至該輸入邏輯元件。
16.如權(quán)利要求10所述的方法，還包括當(dāng)所述電源電壓不存在時，施加保護阱電壓至 驅(qū)動器電路中的晶體管的阱。
17.如權(quán)利要求10所述的方法，其中驅(qū)動器電路包括一個或更多個要保護的晶體管， 并且其中該部分焊盤電壓被施加至所述要保護的晶體管的一個或更多個端子。
18.如權(quán)利要求10所述的方法，其中產(chǎn)生部分焊盤電壓包括劃分該輸出焊盤上電壓， 以提供所述部分焊盤電壓。
19.如權(quán)利要求10所述的方法，其中產(chǎn)生部分焊盤電壓包括降低輸出焊盤上電壓，以 提供所述部分焊盤電壓。
20.一種用于集成電路中電路的過壓保護方法，該電路能夠由電源電壓操作并且耦接 至輸出焊盤，該方法包括響應(yīng)于輸出焊盤上的電壓而產(chǎn)生保護電壓；以及在電源電壓不存在時將該保護電壓施加至該電路的至少一個晶體管。
21.如權(quán)利要求20所述的方法，其中產(chǎn)生部分焊盤電壓包括產(chǎn)生所述保護電壓，使得 輸出焊盤上的特定最大電壓和所述保護電壓之間的差異不會使驅(qū)動器電路中的晶體管過 載。
22.如權(quán)利要求20所述的方法，其中所述驅(qū)動器電路包括一個或更多個要保護的晶體 管，并且其中該保護電壓施加至所述要保護的晶體管的一個或更多個端子。
全文摘要
一種集成電路中的輸出驅(qū)動器，包括驅(qū)動器電路，其能夠由電源電壓操作并耦接至輸出焊盤；以及驅(qū)動器電力調(diào)節(jié)器，其配置成響應(yīng)于輸出焊盤上的電壓而產(chǎn)生部分焊盤電壓，并響應(yīng)于電源電壓的不存在而提供該部分焊盤電壓至驅(qū)動器電路的至少一個晶體管作為保護電源電壓。
文檔編號H03K19/00GK102047560SQ200980109007
公開日2011年5月4日 申請日期2009年2月12日 優(yōu)先權(quán)日2008年2月15日
發(fā)明者D·T·博伊考, S·R·帕特松 申請人:阿納洛格裝置公司