專利名稱：具有差動輸入的正交輸出低噪聲跨導放大器的制作方法
技術領域：
本發(fā)明的實施例大體來說涉及放大器，且更具體地說，涉及一種能夠接受差動RF 輸入信號及提供經(jīng)放大的差動同相及正交(I/Q)輸出信號的低噪聲跨導放大器(LNTA)。
背景技術：
對于低成本、小型化、具功率效益的通信系統(tǒng)的不斷增長的需求正驅動著對待并 入集成電路內(nèi)的較高等級的功能性的要求。為了最小化這些集成電路的面積及相關聯(lián)成 本，非常需要在可能具有高干擾水平的環(huán)境中提供低噪聲放大的新穎且創(chuàng)新的方式。然而， 不應以降低性能要求(例如，線性及/或功率消耗)為代價來獲得這些益處。維持現(xiàn)有性 能要求是重要的，因為新興通信標準具有嚴格的接收器去敏感要求，且必須最小化接收器 功率消耗以維持競爭優(yōu)勢。一種類別的低噪聲放大器包括低噪聲跨導放大器(LNTA)，其通常表現(xiàn)為電壓控制 式電流源(即，基于輸入電壓信號提供輸出電流)。常規(guī)的LNTA設計已將其功能分割為兩 個塊LNA(低噪聲放大)塊，繼之以TA(跨導放大)塊。此分割允許設計者再使用現(xiàn)有LNA 知識產(chǎn)權，但可產(chǎn)生次優(yōu)設計，所述次優(yōu)設計可使用較大功率及裸片面積，具有減小的線性 及(因此)對干擾信號的抗擾性。以常規(guī)方式分割的LNTA設計可能基本上受LNA級限制， LNA級必須提供相當大的電壓增益以從LNA/TA組合獲得足夠跨導。此外，LNA還可利用電 感性負載以諧振掉TA級的寄生電容。電感器可能進一步增加成本，因為所述電感器可占據(jù) 集成電路上的大量裸片面積，且可能需要額外調(diào)諧步驟以實現(xiàn)適當操作。此外，常規(guī)LNTA 設計可使放大器電路加倍以便提供同相輸出信號及正交輸出信號兩者，從而進一步增加對 集成電路的大小要求。因此，需要一種單級LNTA，其可提供功率及裸片面積的顯著節(jié)約，連同改進的線性 及操作帶寬。

發(fā)明內(nèi)容
本發(fā)明的示范性實施例是針對用于提供低噪聲跨導放大的裝置及方法。在一個實施例中，呈現(xiàn)一種用于提供低噪聲跨導放大的裝置。所述裝置可包括經(jīng) 配置以接收差動RF輸入信號的PMOS跨導部分及耦合到所述PMOS跨導部分的PMOS共源共 柵部分。所述裝置可進一步包括經(jīng)配置以接收所述RF差動輸入信號的NMOS跨導部分及耦 合到所述NMOS跨導部分的NMOS共源共柵部分，其中所述PMOS及NMOS共源共柵部分可提 供差動正交輸出信號及差動同相輸出信號。在另一實施例中，呈現(xiàn)一種用于放大RF信號的方法。所述方法可包括接收差動RF 輸入信號，將所述差動RF輸入信號轉換為電流信號，緩沖所述電流信號以提供差動正交輸 出信號及差動同相輸出信號。另一實施例可包括一種用于提供低噪聲跨導放大的裝置，其包含用于接收差動 RF輸入信號的裝置；用于將所述差動RF輸入信號轉換為電流信號的裝置；及用于緩沖所述
6電流信號以提供差動正交輸出信號及差動同相輸出信號的裝置。


呈現(xiàn)附圖以幫助描述本發(fā)明的實施例且僅為了說明實施例而非限制實施例來提 供所述附圖。圖1展示低噪聲跨導放大器(LNTA)的實施例的示范性框圖。圖2展示LNTA的另一實施例的示范性高階電路圖。圖3展示可用于LNTA的實施例中的示范性柵極偏置控制系統(tǒng)。圖4展示LNTA在移動裝置的收發(fā)器中的示范性應用。圖5展示與LNTA的實施例相關聯(lián)的過程的示范性流程圖。
具體實施例方式本發(fā)明的方面在以下描述及針對本發(fā)明的特定實施例的相關圖式中揭示。在不脫 離本發(fā)明的范圍的情況下，可設計出替代實施例。另外，將不再詳細描述或將省略本發(fā)明的 眾所周知的元件以免使本發(fā)明的相關細節(jié)含糊不清。詞“示范性”在本文中用以意指“充當實例、例子或說明”。不必將本文中描述為 “示范性”的任何實施例解釋為比其它實施例優(yōu)選或有利。同樣地，術語“本發(fā)明的實施例” 并不需要本發(fā)明的所有實施例包括所論述的特征、優(yōu)點或操作模式。本文中所使用的術語僅出于描述特定實施例的目的且不希望限制本發(fā)明的實施 例。如本文中所使用，除非上下文清楚地另有指示，否則單數(shù)形式“一”及“所述”還既定包 括復數(shù)形式。將進一步理解，術語“包含”、“包括”當在本文中使用時指定所陳述的特征、整 數(shù)、步驟、操作、元件及/或組件的存在，但不排除一個或一個以上其它特征、整數(shù)、步驟、操 作、元件、組件及/或其群組的存在或添加。此外，在待由(例如)計算裝置的元件執(zhí)行的動作序列的方面描述許多實施例。將 認識到，本文中所描述的各種動作可由特定電路(例如，專用集成電路(ASIC))、由通過一 個或一個以上處理器執(zhí)行的程序指令或由兩者的組合來執(zhí)行。另外，本文中所描述的這些 動作序列可看作為完全在任何形式的計算機可讀存儲媒體內(nèi)實施，所述計算機可讀存儲媒 體中存儲有在執(zhí)行時將致使相關聯(lián)處理器執(zhí)行本文中所描述的功能性的相應計算機指令 集。因此，本發(fā)明的各種方面可以許多不同形式來體現(xiàn)，所有所述形式均已預期屬于所主張 的標的物的范圍內(nèi)。另外，對于本文中所描述的實施例中的每一者來說，任何此類實施例的 對應形式均可在本文中描述為(例如)“經(jīng)配置以”執(zhí)行所描述的動作的“邏輯”。圖1展示單級低噪聲跨導放大器(LNTA) 100的示范性框圖。LNTA 100可包括PMOS 跨導部分110、NMOS跨導部分120、PMOS共源共柵部分130、NMOS共源共柵部分140以及第 一柵極偏置部分135及第二柵極偏置部分145。PMOS跨導部分110可接收包括正線RFip 及負線RFin的差動RF輸入信號。PMOS跨導部分110可提供第一差動中間信號，其包括具 有與輸入信號振幅及PMOS跨導部分110的跨導的乘積成比例的量值的電流。所述第一差 動中間信號通過PMOS共源共柵部分130來傳送以產(chǎn)生正同相線(gmpi)輸出信號及正正交 線(gmpq)輸出信號。NMOS跨導部分120也可接收包括正線RFip及負線RFin的差動RF輸入信號。NMOS
7跨導部分120可提供第二差動中間信號。所述第二差動中間信號可通過NMOS共源共柵部 分140來放大及處理以產(chǎn)生負同相線(gmni)輸出信號及負正交線(gmnq)輸出信號。就功能來說，跨導部分110、120可將RFip/RFin處的差動輸入信號轉換為電流。 共源共柵部分130、140可充當電流緩沖器而以非常低的損失將此電流傳送到輸出(gmpq、 gmnq、gmpi、gmni)。此可通過共源共柵部分130、140呈現(xiàn)對跨導部分110/120的低阻抗及 (gmpq、gmnq、gmpi、gmni)處的高輸出阻抗來實現(xiàn)。將差動RF輸入直接提供到PMOS跨導部分110及NMOS跨導部分120中可提供有益 的高跨導(例如，與輸入電壓信號有關的高電流增益)。通過使部分110、120具有高跨導， 可降低對具有初始電壓增益的前置放大器的要求，此可消除對額外調(diào)諧電路的需要且又最 小化集成電路內(nèi)的電感器的數(shù)目。PMOS共源共柵部分130及NMOS共源共柵部分140可提 供高輸出阻抗，其可為最大化正傳遞到負載中的電流量及改進LNTA 100的效率所需的。進一步參看圖1，LNTA 100可包括第一柵極偏置部分135及第二柵極偏置部分 145。所述柵極偏置部分可將柵極偏置電壓提供到共源共柵部分130、140中的每一晶體管 以供適當操作LNTA 100。在一個實施例中，柵極偏置部分135、145兩者可將恒定電壓偏置 提供到PMOS共源共柵部分130及NMOS共源共柵部分140內(nèi)的晶體管。在另一實施例中，柵極偏置部分135可將恒定柵極偏置電壓提供到PMOS共源共 柵部分130，且柵極偏置部分145可將動態(tài)變化的柵極偏置電壓提供到NMOS共源共柵部分 140內(nèi)的晶體管。在此實施例中，柵極偏置部分145可為柵極偏置控制系統(tǒng)，其基于LNTA 100的輸出來提供偏置電壓以補償NMOS共源共柵部分140的晶體管內(nèi)的電壓變化。在又一 實施例中，柵極偏置部分135及145可與上述的先前實施例相反，且柵極偏置部分135可利 用柵極偏置控制系統(tǒng)，且柵極偏置部分145可使用恒定的偏置柵極電壓。所述柵極偏置控制系統(tǒng)可提供更容易匹配共源共柵部分內(nèi)的晶體管同時還最小 化額外調(diào)諧電路及其相關聯(lián)電感器的使用的優(yōu)點。將在下文中更詳細地呈現(xiàn)關于恒定柵極 電壓偏置電路與柵極偏置控制系統(tǒng)兩者的細節(jié)。因此，本發(fā)明的一實施例可包括一種用于提供低噪聲跨導放大的裝置。所述裝置 可包括經(jīng)配置以接收差動RF輸入信號的PMOS跨導部分(例如，110)及耦合到所述PMOS跨 導部分的PMOS共源共柵部分(例如，130)。所述裝置可進一步包括經(jīng)配置以接收所述RF 差動輸入信號的NMOS跨導部分(例如，120)及耦合到所述NMOS跨導部分的NMOS共源共柵 部分(例如，140)，其中所述PMOS及NMOS共源共柵部分提供差動正交輸出信號及差動同相 輸出信號。本發(fā)明的另一實施例可包括一種用于放大RF信號的方法，其中所述方法可包括 接收差動RF輸入信號、將所述差動RF輸入信號轉換為電流信號及緩沖所述電流信號以提 供差動正交輸出信號及差動同相輸出信號。圖2展示單級低噪聲跨導放大器(LNTA) 200的示范性電路圖。LNTA 200可包括 PMOS跨導部分110，其包括PMOS晶體管215、220 ；PMOS共源共柵部分130，其包括PMOS晶 體管225、230、235、240 ；NMOS跨導部分120，其包括NMOS晶體管280及285 ；及NMOS共源共 柵部分140，其包括NMOS晶體管260、265、270、275。在PMOS跨導部分110中，PMOS晶體管215可使其柵極線(經(jīng)由電容器250)電容 性地耦合到差動RF輸入的負線。PMOS晶體管215可使其源極線耦合到電流源210以用于
8接收I_r。e且使其漏極線連接到PMOS共源共柵部分130中的PMOS晶體管225及230的源 極線。進一步參看PMOS跨導部分110，PMOS晶體管220可使其柵極線(經(jīng)由電容器255) 電容性地耦合到差動RF輸入的正線。PMOS晶體管220可經(jīng)由其源極線從源210接收源電 流Is_。e。PMOS晶體管220的漏極線可耦合到PMOS共源共柵部分130中的PMOS晶體管235 及240的源極線。在PMOS共源共柵部分130中，PMOS晶體管225可使其源極線耦合到晶體管230 的源極線及晶體管215的漏極線。PMOS晶體管225可使其漏極線耦合到NMOS共源共柵部 分140中的NMOS晶體管260的漏極線，以提供差動正交輸出信號的正線(gmpq)。PMOS晶 體管225可使其柵極線耦合到柵極偏置電路245。PMOS晶體管230可使其源極線耦合到PMOS晶體管225的源極線及晶體管215的 漏極線。PMOS晶體管230可使其漏極線耦合到NMOS共源共柵部分140中的NMOS晶體管 265的漏極線，以提供差動同相輸出信號的正線(gmpi)。PMOS晶體管230可使其柵極線耦 合到柵極偏置電路245。PMOS晶體管235可使其源極線耦合到PMOS晶體管240的源極線及晶體管220的 漏極線。PMOS晶體管235可使其漏極線耦合到NMOS共源共柵部分140中的NMOS晶體管 270的漏極線，以提供差動同相輸出信號的負線(gmni)。PMOS晶體管235可使其柵極線耦 合到柵極偏置電路245。PMOS晶體管240可使其源極線耦合到PMOS晶體管235的源極線及晶體管220的 漏極線。PMOS晶體管240可使其漏極線耦合到NMOS共源共柵部分140中的NMOS晶體管 275的漏極線，以提供差動正交輸出信號的負線(gmnq)。PMOS晶體管240可使其柵極線耦 合到柵極偏置電路245。柵極偏置電路245可將恒定偏置電壓提供到每一 PMOS晶體管225到240，使得 PMOS共源共柵部分130適當操作。柵極偏置電路245可包括具有適當上拉電阻器的電壓源 且可利用用于偏置電路的常規(guī)電路配置。進一步參看圖2中所示的實施例，對于NMOS跨導部分120，NMOS晶體管285可使 其柵極線連接到差動RF輸入的負線。NMOS晶體管285可使其源極線耦合到源極退化電感 器(Ls) 290且使其漏極線連接到NMOS共源共柵部分140中的NMOS晶體管265及260的源 極線。進一步參看NMOS跨導部分120，NMOS晶體管280可使其柵極線連接到差動RF輸入 的正線。NMOS晶體管280可使其源極線耦合到源極退化電感器(Ls) 290。NMOS晶體管280 的漏極線可耦合到NMOS共源共柵部分140中的NMOS晶體管275及270的源極線。在NMOS共源共柵部分140中，NMOS晶體管260可使其源極線耦合到NMOS晶體管 265的源極線及NMOS晶體管285的漏極線。NMOS晶體管260可使其漏極線耦合到PMOS共 源共柵部分130中的PMOS晶體管225的漏極線，以提供差動正交輸出信號的正線(gmpq)。 NMOS晶體管260可使其柵極線耦合到柵極偏置控制295以接收電壓Vgbl。NMOS晶體管265可使其源極線耦合到NMOS晶體管260的源極線及NMOS晶體管 285的漏極線。NMOS晶體管265可使其漏極線耦合到PMOS共源共柵部分130中的PMOS晶 體管230的漏極線，以提供差動同相輸出信號的正線gmpi。NMOS晶體管265可使其柵極線 耦合到柵極偏置控制295以接收電壓Vgb2。NMOS晶體管270可使其源極線耦合到NMOS晶體管275的源極線及NMOS晶體管
9280的漏極線。NMOS晶體管270可使其漏極線耦合到PMOS共源共柵部分130中的PMOS晶 體管235的漏極線，以提供差動同相輸出信號的負線(gmni)。NMOS晶體管270可使其柵極 線耦合到柵極偏置控制295以接收電壓Vgb3。NMOS晶體管275可使其源極線耦合到NMOS晶體管270的源極線及NMOS晶體管 280的漏極線。NMOS晶體管275可使其漏極線耦合到PMOS共源共柵部分130中的PMOS晶 體管240的漏極線，以提供差動正交輸出信號的負線(gmnq)。NMOS晶體管275可使其柵極 線耦合到柵極偏置控制295以接收電壓Vgb4。柵極偏置控制295可動態(tài)地調(diào)整用于NMOS共源共柵部分140中的NMOS晶體管 260到275的柵極偏置電壓中的每一者。柵極偏置控制295可接收差動同相及正交輸出信 號(gmpq、gmnq、gmpi、gmni)作為輸入，且基于所述輸出信號，提供分別用于NMOS晶體管 260到275的柵極電壓Vgbl、Vgb2、Vgb3及Vgb3。通過動態(tài)地調(diào)整所述柵極偏置電壓，可放 松用于匹配NMOS晶體管260到275的容差，且可避免調(diào)諧電路(例如，使用電感器的儲能 電路)。柵極偏置控制系統(tǒng)295可進一步將補償電流提供到源極退化電感器Ls。所述補償 電流可用以平衡LNTA內(nèi)的晶體管上的電壓。所述補償電流可用以調(diào)整(gmpi、gmni、gmpq、 gmnq)處的共用模式電壓，使得所述電壓等于Vcommorureference。下文呈現(xiàn)柵極偏置控制 295的細節(jié)。如圖1的論述中所提及，本發(fā)明的其它實施例(未圖示)可包括在PMOS共源共柵 部分130及NMOS共源共柵部分140兩者上使用柵極偏置電路。此處，共源共柵部分130、 140兩者可使其晶體管柵極線偏置恒定柵極電壓。在又一實施例中，PMOS共源共柵部分130 可利用柵極偏置控制系統(tǒng)來動態(tài)地偏置PMOS晶體管225到240，且NMOS共源共柵部分140 可利用柵極偏置電路來將恒定偏置電壓提供到NMOS晶體管260到275中的每一者，從而為 gmpq、gmnq等提供恒定電壓。如圖2中所示，可通過互補NM0S/PM0S差動輸入對的并聯(lián)連接來促進LNTA 200的 單級設計，原因在于互補NM0S/PM0S差動輸入對一起可提供比單一 NMOS差動對或PMOS差 動輸入對大的跨導?？赏ㄟ^合成等于NMOS晶體管輸入對280、285的弧度躍遷頻率(cot) 與源極退化電感器Ls 290的乘積的實際輸入阻抗而使LNTA 200輸入匹配于源阻抗，這使 PMOS輸入對215-220自由以實現(xiàn)針對最大跨導的優(yōu)化，其中僅要匹配PMOS差動對215-220 的電容性電抗。PM0S/NM0S差動對215-220/285-280的組合電容性電抗可由輸入電感器 Lg(未圖示)及源極退化電感器Ls 290來諧振掉?？蓪⒉顒覲M0S/NM0S對215_220/280_285的漏極連接分成兩條路徑，且通過級聯(lián) 晶體管來連接每一路徑以實現(xiàn)四個正交輸出(gmpq、gmnq、gmpi、gmni)中的每一者的高輸 出阻抗。針對正交輸出(gmpq、gmnq、gmpi、gmni)中的每一者具有單獨連接可將所述正交輸 出彼此隔離，且可確保當通過I及Q混合路徑追溯到LNTA 200時基帶I與Q部分之間不存 在共用路徑。共源共柵晶體管的應用可提供隔離NM0S/PM0S差動對與通常將因I/Q混頻器 的切換操作而遭到破壞的正交輸出的益處。所述共源共柵晶體管還可通過隔離PM0S/NM0S 輸入差動對裝置的(通常)高輸出阻抗與LNTA的輸出電壓擺動來增強LNTA的穩(wěn)定性及線 性。單級LNTA 200避免由用以驅動隨后跨導級的高增益、電感性負載LNA級組成的雙 級設計。并聯(lián)連接的互補NMOS及PMOS差動輸入的使用可優(yōu)化跨導，同時提供與實際源阻抗的阻抗匹配。此外，LNTA 200共源共柵的正交輸出電路可隔離LNTA輸入與輸出，且還將 四個LNTA輸出彼此隔離。圖3展示可用于LNTA的各種實施例中的示范性柵極偏置控制系統(tǒng)300。柵極偏置 控制系統(tǒng)300展示同相通道及正交通道兩者。因為每一通道利用相同操作塊，所以以下的 描述將集中在正交通道上，但應理解，所述功能塊還可適用于同相通道。最初，可在加法器塊340A中將正的正交信號與負的正交信號求和以產(chǎn)生共用 模式誤差信號。還可在求差塊350A中對正的正交信號與負的正交信號“求差”以產(chǎn)生差 動模式誤差信號?？稍谇蟛顗K330A中將所述共用模式誤差信號與電壓參考(Vcommoru reference)進行比較。Vcommon_reference 為由輸出信號(gmpq、gmnq、gmpi、gmni)形成 的所要共用模式電壓?？稍趬K310A中將此比較信號與差動模式誤差求和以產(chǎn)生Vgbl (用 于NMOS晶體管260的柵極偏置電壓)。還可在塊320A中將比較信號與所述差動模式誤差 信號“求差”以產(chǎn)生Vgb2 (用于NMOS晶體管265的柵極偏置電壓)?？墒褂猛嗤ǖ涝趬K310B到350B中執(zhí)行類似操作以產(chǎn)生Vgb3 (用于NMOS晶體 管270的柵極偏置電壓)及Vgb4(用于NMOS晶體管275的柵極偏置電壓)。數(shù)學上，可將 所述柵極偏置電壓與同相及正交信號的關系描述為如下Vgbl = ((gmpq+gmnq)-Vcommon_reference)+(gmpq-gmnq)/2 ；Vgb4 = ((gmpq+gmnq)-Vcommon_reference)-(gmpq-gmnq)/2 ；Vgb2 = ((gmpi+gmni)-Vcommon_reference) + (gmpi-gmni)/2 ；及Vgb3 = ((gmpi+gmni)-Vcommon_reference)-(gmpi-gmni)/2。柵極偏置控制300基于Vcommon_reference信號來控制由輸出信號(gmpq、gmnq、 gmpi、gmni)形成的共用模式電壓且將差動模式電壓(gmpi-gmni)及(gmpq-gmnq)驅動為 零。圖4展示低噪聲跨導放大器(LNTA)在移動裝置400的收發(fā)器中的示范性應用。 移動裝置400可具有可經(jīng)由網(wǎng)絡交換數(shù)據(jù)及/或命令的平臺410。平臺410可包括收發(fā)器 415，所述收發(fā)器可進一步包括發(fā)射器及接收器(其中僅明確展示接收器的前端部分)。所 述收發(fā)器可以可操作地耦合到處理器420或其它控制器、微處理器、ASIC、邏輯電路或任何 其它類型的數(shù)據(jù)處理裝置。處理器420可執(zhí)行可存儲于UE 400的存儲器430中的邏輯。存 儲器430可包含只讀存儲器及/或隨機存取存儲器(RAM及ROM)、EEPR0M、快閃卡或此類平 臺常用的任何存儲器。用于提供命令的各種邏輯元件可以離散元件、在處理器上執(zhí)行的軟件模塊或軟件 與硬件的任何組合來體現(xiàn)以實現(xiàn)本文中所揭示的功能性。舉例來說，處理器420及存儲器 430全部可協(xié)作地使用以加載、存儲及執(zhí)行本文中所揭示的各種功能，且因此，用以執(zhí)行這 些功能的邏輯可分布于各種元件上。或者，可將功能性并入到一個離散組件中(例如，并入 在處理器420中的嵌式存儲器中)。因此，應認為圖4中的移動終端400的特征僅為說明性 的，且本發(fā)明不限于所說明的特征或布置。進一步參看圖4，收發(fā)器415展示包括LNTA的示范性接收器前端的一些細節(jié)。所 述接收器前端可從天線440接收RF輸入信號?？山又蓧K450對可為單端的RF輸入信號 進行濾波以抑制噪聲且接著將所述信號轉換為差動RF輸入信號。RF輸入信號的差動形式 可具有能夠抑制共用模式噪聲且因此提供較高質(zhì)量的信號的優(yōu)點?？山又鴮⒔?jīng)濾波的差動
11RF輸入信號饋送到LNTA 460。所述LNTA可接著放大所述差動RF輸入信號(RFip、RFin) 以提供差動同相及正交輸出信號(gmpq、gmnq、gmpi、gmni)?？山又烧徽{(diào)制器及其它混 頻器及/或放大器來進一步處理這些信號以產(chǎn)生基帶I及Q信號且將所述信號傳遞通過濾 波器430到達混頻器435中。接著可隨后處理所述基帶信號以從這些信號提取信息。圖5展示與低噪聲跨導放大器的實施例相關聯(lián)的過程的示范性流程圖500?？稍?LNTA的輸入處接收差動RF輸入信號(B510)?？稍赑MOS跨導部分110及NMOS跨導部分 120的輸入處接收此信號?？蓪⑺霾顒覴F輸入信號轉換為電流信號(B520)。每一跨導 部分110及120可執(zhí)行此轉換?？删彌_所述電流信號以提供輸出差動正交信號及輸出差動 同相信號(B530)?？捎蒔MOS共源共柵部分130及匪OS共源共柵部分140來執(zhí)行此緩沖。 可使用所述輸出信號來調(diào)整柵極偏置電壓(B540)。此框可由柵極偏置控制295執(zhí)行。本發(fā)明的實施例可結合任何便攜式裝置使用且不限于所說明的實施例。舉例來 說，移動終端可包括蜂窩式電話、接入終端、音樂播放器、無線電、GPS接收器、膝上型計算 機、個人數(shù)字助理及其類似者。所屬領域的技術人員將了解，可使用多種不同技術及技藝中的任一者來表示信息 及信號。舉例來說，可通過電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其任何 組合來表示可貫穿以上描述引用的數(shù)據(jù)、指令、命令、信息、信號、位、符號及碼片。此外，所屬領域的技術人員將了解，結合本文中所揭示的實施例所描述的各種說 明性邏輯塊、模塊、電路及算法步驟可實施為電子硬件、計算機軟件或兩者的組合。為了清 楚地說明硬件與軟件的此互換性，已在上文中大體上在其功能性方面描述了各種說明性組 件、塊、模塊、電路及步驟。將此功能性實施為硬件還是軟件取決于特定應用及強加于整個 系統(tǒng)的設計約束。熟練的技術人員可針對每一特定應用以變化的方式實施所描述的功能 性，但此類實施方案決策不應被解譯為會導致脫離本發(fā)明的范圍。在一個或一個以上示范性實施例中，所描述的功能可以硬件、軟件、固件或其任何 組合來實施。如果以軟件實施，則所述功能可作為一個或一個以上指令或代碼而存儲在計 算機可讀媒體上或經(jīng)由其傳輸。計算機可讀媒體包括計算機存儲媒體及通信媒體兩者，所 述通信媒體包括有助于將計算機程序從一處傳送到另一處的任何媒體。存儲媒體可為可由 計算機存取的任何可用媒體。借助于實例而非限制，此類計算機可讀媒體可包含RAM、R0M、 EEPR0M、⑶-ROM或其它光盤存儲裝置、磁盤存儲裝置或其它磁性存儲裝置，或可用以載運或 存儲呈指令或數(shù)據(jù)結構的形式的所要程序代碼且可由計算機存取的任何其它媒體。同樣， 恰當?shù)貙⑷魏芜B接稱為計算機可讀媒體。舉例來說，如果使用同軸電纜、光纖電纜、雙絞線、 數(shù)字訂戶線(DSL)或例如紅外線、無線電及微波等無線技術從網(wǎng)站、服務器或其它遠程源 傳輸軟件，則同軸電纜、光纖電纜、雙絞線、DSL或例如紅外線、無線電及微波等無線技術包 括于媒體的定義中。如本文中所使用，磁盤及光盤包括緊密光盤(CD)、激光光盤、光學光盤、 數(shù)字通用光盤(DVD)、軟性磁盤及藍光光盤，其中磁盤通常以磁性方式再現(xiàn)數(shù)據(jù)，而光盤用 激光以光學方式再現(xiàn)數(shù)據(jù)。以上各項的組合也應包括于計算機可讀媒體的范圍內(nèi)。因此，本發(fā)明不限于所說明的實例且用于執(zhí)行本文中所描述的功能性的任何裝置 包括于本發(fā)明的實施例中。舉例來說，雖然上述各種示范性實施例使用MOS型晶體管，但其 它實施例可利用任何其它已知的晶體管類型。雖然前述揭示內(nèi)容展示本發(fā)明的說明性實施例，但應注意，在不脫離由所附權利
12要求書界定的本發(fā)明的范圍的情況下可在本文中做出各種改變及修改。無需以任何特定次 序執(zhí)行根據(jù)本文中所描述的本發(fā)明的實施例的方法項的功能、步驟及/或動作。此外，雖然 可以單數(shù)形式來描述或主張本發(fā)明的元件，但除非明確陳述對于單數(shù)形式的限制，否則還 預期復數(shù)形式。
權利要求
一種用于提供低噪聲跨導放大的裝置，其包含PMOS跨導部分，其經(jīng)配置以接收差動RF輸入信號；PMOS共源共柵部分，其耦合到所述PMOS跨導部分；NMOS跨導部分，其經(jīng)配置以接收所述RF差動輸入信號；及NMOS共源共柵部分，其耦合到所述NMOS跨導部分，其中所述PMOS及NMOS共源共柵部分提供差動正交輸出信號及差動同相輸出信號。
2.根據(jù)權利要求1所述的裝置，其中所述PMOS共源共柵部分進一步包含 第一 PMOS晶體管，其具有耦合到所述NMOS共源共柵部分的漏極線；第二 PMOS晶體管，其具有耦合到所述第一 PMOS晶體管的源極線的源極線及耦合到所 述NMOS共源共柵部分的漏極線；第三PMOS晶體管，其具有耦合到所述NMOS共源共柵部分的漏極線；及 第四PMOS晶體管，其具有耦合到所述第三PMOS晶體管的源極線的源極線及耦合到所 述NMOS共源共柵部分的漏極線，其中所述第一、第二、第三及第四PMOS晶體管的柵極線耦 合到第一柵極偏置部分。
3.根據(jù)權利要求2所述的裝置，其中所述NMOS共源共柵部分進一步包含 第一 NMOS晶體管，其具有耦合到所述第一 PMOS晶體管的所述漏極線的漏極線； 第二 NMOS晶體管，其具有耦合到所述第一 NMOS晶體管的源極線的源極線及耦合到所述第二 PMOS晶體管的所述漏極線的漏極線；第三NMOS晶體管，其具有耦合到所述第三PMOS晶體管的所述漏極線的漏極線；及 第四NMOS晶體管，其具有耦合到所述第三NMOS晶體管的源極線的源極線及耦合到所 述第四PMOS晶體管的所述漏極線的漏極線，其中所述第一、第二、第三及第四NMOS晶體管 的柵極線耦合到第二柵極偏置部分。
4.根據(jù)權利要求3所述的裝置，其中所述第一 PMOS及NMOS晶體管的所述漏極線提供所述差動正交輸出信號的正線； 所述第二 PMOS及NMOS晶體管的所述漏極線提供所述差動同相輸出信號的正線； 所述第三PMOS及NMOS晶體管的所述漏極線提供所述差動同相輸出信號的負線；且 所述第四PMOS及NMOS晶體管的所述漏極線提供所述差動正交輸出信號的負線。
5.根據(jù)權利要求3所述的裝置，其中所述PMOS跨導部分進一步包含第五PMOS晶體管，其具有耦合到電流源的源極線、耦合到所述第一及第二PMOS晶體管 的所述源極線的漏極線及電容性地耦合到所述RF差動輸入信號的負線的柵極線；及第六PMOS晶體管，其具有耦合到電流源的源極線、耦合到所述第三及第四PMOS晶體管 的所述源極線的漏極線及電容性地耦合到所述RF差動輸入信號的正線的柵極線。
6.根據(jù)權利要求5所述的裝置，其中所述NMOS跨導部分進一步包含第五NMOS晶體管，其具有耦合到源極退化電感器的源極線、耦合到所述第一及第二 NMOS晶體管的所述源極線的漏極線及直接耦合到所述RF差動輸入信號的所述負線的柵極 線；及第六NMOS晶體管，其具有耦合到所述源極退化電感器的源極線、耦合到所述第三及第 四NMOS晶體管的所述源極線的漏極線及直接耦合到所述RF差動輸入信號的正線的柵極
7.根據(jù)權利要求3所述的裝置，其中所述第一柵極偏置部分包含將共用偏置電壓提供 到所述第一、第二、第三及第四PMOS晶體管的所述柵極線的第一柵極偏置電路，且其中所 述第二柵極偏置部分包含將共用偏置電壓提供到所述第一、第二、第三及第四NMOS晶體管 的所述柵極線的第二柵極偏置電路。
8.根據(jù)權利要求7所述的裝置，其中所述第一柵極偏置電路進一步包含至少一個上拉電阻器，其耦合到所述第一、第二、第三及第四PMOS晶體管的所述柵極 線；及電壓供應，其耦合到所述至少一個上拉電阻器。
9.根據(jù)權利要求6所述的裝置，其中所述第一柵極偏置部分包含將共用偏置電壓提供 到所述第一、第二、第三及第四PMOS晶體管的柵極的柵極偏置電路，且其中所述第二柵極 偏置部分包含基于所述差動同相及差動正交輸出信號動態(tài)地調(diào)整所述第一、第二、第三及 第四NMOS晶體管的所述柵極線的電壓中的每一者的柵極偏置控制系統(tǒng)。
10.根據(jù)權利要求9所述的裝置，其中所述柵極偏置控制系統(tǒng)將補償電流提供到所述 源極退化電感器。
11.根據(jù)權利要求9所述的裝置，其中所述柵極偏置控制系統(tǒng)進一步包含第一加法器模塊，其接收差動控制信號且產(chǎn)生共用模式誤差信號；第一求差模塊，其接收所述差動控制信號且產(chǎn)生差動模式誤差信號；第二求差模塊，其接收所述共用模式誤差信號及參考電壓且產(chǎn)生比較信號；第二加法器模塊，其接收所述比較信號及所述差動模式誤差信號且產(chǎn)生第一偏置電 壓；及第三求差模塊，其接收所述比較信號及所述差動模式誤差信號且產(chǎn)生第二偏置電壓。
12.根據(jù)權利要求11所述的裝置，其中所述差動控制信號包含差動正交輸入信號，所 述第一偏置電壓包含所述第一 NMOS晶體管的柵極電壓，且所述第二偏置電壓包含所述第 四NMOS晶體管的柵極電壓。
13.根據(jù)權利要求11所述的裝置，其中所述差動控制信號包含所述差動同相輸出信 號，所述第一偏置電壓包含第二 NMOS晶體管的柵極電壓，且所述第二偏置電壓包含所述第 三NMOS晶體管的柵極電壓。
14.根據(jù)權利要求6所述的裝置，其中所述第一柵極偏置部分包含將共用偏置電壓提 供到所述第一、第二、第三及第四NMOS晶體管的柵極的柵極偏置電路，且其中所述第二柵 極偏置部分包含基于所述差動同相及差動正交輸出信號單獨地調(diào)整所述第一、第二、第三 及第四PMOS晶體管的所述柵極線的電壓中的每一者的柵極偏置控制系統(tǒng)。
15.一種用于放大RF信號的方法，其包含接收差動RF輸入信號；將所述差動RF輸入信號轉換為電流信號；及緩沖所述電流信號以提供差動正交輸出信號及差動同相輸出信號。
16.根據(jù)權利要求15所述的方法，其進一步包含基于所述差動RF輸入信號提供第一電流信號集合；及將所述第一電流信號集合轉換為所述差動正交輸出信號及所述差動同相輸出信號的 正線。
17.根據(jù)權利要求15所述的方法，其進一步包含 基于所述差動RF輸入信號提供第二電流信號集合；及將所述第二電流信號集合轉換為所述差動正交輸出信號及所述差動同相輸出信號的 負線。
18.根據(jù)權利要求15所述的方法，其進一步包含接收所述差動正交輸出信號及所述差動同相輸出信號；及 基于所述差動同相及差動正交輸出信號動態(tài)地調(diào)整柵極偏置電壓。
19.根據(jù)權利要求18所述的方法，其進一步包含對所述差動正交輸出信號的所述正線與負線求和以產(chǎn)生共用模式誤差信號； 將所述差動正交輸出信號的所述正線與負線相減以產(chǎn)生差動模式誤差信號； 將所述共用模式誤差信號與參考電壓相減以產(chǎn)生比較信號； 對所述比較信號與所述差動模式誤差信號求和以產(chǎn)生第一柵極偏置電壓；及 將所述比較信號與所述差動模式誤差信號相減，且產(chǎn)生第四柵極偏置電壓。
20.根據(jù)權利要求18所述的方法，其進一步包含對所述差動同相輸出信號的所述正線與負線求和以產(chǎn)生共用模式誤差信號； 將所述差動同相輸出信號的所述正線與負線相減以產(chǎn)生差動模式誤差信號； 將所述共用模式誤差信號與參考電壓相減以產(chǎn)生比較信號； 對所述比較信號與所述差動模式誤差信號求和以產(chǎn)生第二柵極偏置電壓；及 將所述比較信號與所述差動模式誤差信號相減，且產(chǎn)生第三柵極偏置電壓。
21.一種用于提供低噪聲跨導放大的裝置，其包含 用于接收差動RF輸入信號的裝置；用于將所述差動RF輸入信號轉換為電流信號的裝置；及 用于緩沖所述電流信號以提供差動正交輸出信號及差動同相輸出信號的裝置。
22.根據(jù)權利要求21所述的裝置，其進一步包含用于基于所述差動RF輸入信號提供第一電流信號集合的裝置；及 用于將所述第一電流信號集合轉換為所述差動正交輸出信號及所述差動同相輸出信 號的正線的裝置。
23.根據(jù)權利要求21所述的裝置，其進一步包含用于基于所述差動RF輸入信號提供第二電流信號集合的裝置；及 用于將所述第二電流信號集合轉換為所述差動正交輸出信號及所述差動同相輸出信 號的負線的裝置。
24.根據(jù)權利要求21所述的裝置，其進一步包含用于接收所述差動正交輸出信號及所述差動同相輸出信號的裝置；及 用于基于所述差動同相及差動正交輸出信號動態(tài)地調(diào)整柵極偏置電壓的裝置。
25.根據(jù)權利要求24所述的裝置，其進一步包含用于對所述差動正交輸出信號的所述正線與負線求和以產(chǎn)生共用模式誤差信號的裝置；用于將所述差動正交輸出信號的所述正線與負線相減以產(chǎn)生差動模式誤差信號的裝置；用于將所述共用模式誤差信號與參考電壓相減以產(chǎn)生比較信號的裝置； 用于對所述比較信號與所述差動模式誤差信號求和以產(chǎn)生第一柵極偏置電壓的裝置；及用于將所述比較信號與所述差動模式誤差信號相減且用于產(chǎn)生第四柵極偏置電壓的直ο
26.根據(jù)權利要求24所述的裝置，其進一步包含用于對所述差動同相輸出信號的所述正線與負線求和以產(chǎn)生共用模式誤差信號的裝置；用于將所述差動同相輸出信號的所述正線與負線相減以產(chǎn)生差動模式誤差信號的裝置；用于將所述共用模式誤差信號與參考電壓相減以產(chǎn)生比較信號的裝置；用于對所述比較信號與所述差動模式誤差信號求和以產(chǎn)生第二柵極偏置電壓的裝置；及用于將所述比較信號與所述差動模式誤差信號相減且產(chǎn)生第三柵極偏置電壓的裝置。
全文摘要
本發(fā)明呈現(xiàn)一種用于提供低噪聲跨導放大的裝置。所述裝置包括PMOS跨導部分，其經(jīng)配置以接收差動RF輸入信號；PMOS共源共柵部分，其耦合到所述PMOS跨導部分；NMOS跨導部分，其經(jīng)配置以接收所述RF差動輸入信號；及NMOS共源共柵部分，其耦合到所述NMOS跨導部分，其中所述PMOS及NMOS共源共柵部分提供差動正交輸出信號及差動同相輸出信號。本發(fā)明還呈現(xiàn)一種用于放大RF信號的方法。所述方法包括接收差動RF輸入信號，將所述差動RF輸入信號轉換為電流信號，緩沖所述電流信號以提供差動正交輸出信號及差動同相輸出信號。
文檔編號H03F1/26GK101978598SQ200980109904
公開日2011年2月16日 申請日期2009年3月20日 優(yōu)先權日2008年3月21日
發(fā)明者魯塞爾·法格 申請人:高通股份有限公司