專利名稱：針對輸出電阻的端到端容差修正校準(zhǔn)rdac的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字模擬轉(zhuǎn)換器(DAC)。更具體地說，本發(fā)明涉及電阻器DAC(RDAC)。
背景技術(shù)：
數(shù)字模擬轉(zhuǎn)換器(DAC)被廣泛使用在電子系統(tǒng)中，以接收數(shù)字碼，然后生成與所 接收的數(shù)字碼有關(guān)(或者根據(jù)所接收的數(shù)字碼確定)的模擬信號。這些類型的轉(zhuǎn)換器最常 用作金屬氧化物半導(dǎo)體(MOS)模擬數(shù)字轉(zhuǎn)換系統(tǒng)中的構(gòu)建塊。對于N位電壓縮放DAC或電 阻器DAC (RDAC)來說，電阻器串由串聯(lián)連接的2N個相同電阻器構(gòu)成，并且被用作電位計和/ 或變阻器，等等，其中借助于二進(jìn)制開關(guān)對連續(xù)電阻器之間的電壓電平進(jìn)行采樣。在變阻器模式中，RDAC用作編碼相關(guān)電阻器。由于制造工藝的差異性，臨界尺度 和工藝參數(shù)可能影響電路性能并且可能導(dǎo)致絕對輸出電阻的管芯到管芯(die-to-die)變 化。一種這樣的影響起因于工藝參數(shù)(如摻雜、氧化物厚度、橫向擴(kuò)散、垂直植入深度、臨界 尺度變化等)的系統(tǒng)性偏差，其可能導(dǎo)致電阻性材料的薄片電阻率發(fā)生變化。薄片電阻率 中的這種變化可以是正常值的30% -50%那么高。因而，基于VLSI的RDAC當(dāng)在變阻器模 式中使用時在性能方面不能與用作變阻器的、具有超過正常值的大約變化的分立電阻 器競爭。


示例實施例通過示例的方式進(jìn)行例示，并且不限制于附圖，在附圖中，相同的標(biāo)號 指示相似的部件，并且其中圖1是根據(jù)實施例的電阻器數(shù)字模擬轉(zhuǎn)換器(RDAC)的框圖。圖2是可以在圖1所示的RDAC中使用的DAC的示例示意圖。圖3是例示根據(jù)實施例的、因利用期望的RDAC和實際RDAC的電阻相對于輸入數(shù) 字碼的特性曲線的VLSI技術(shù)的工藝差異性而造成輸出電阻的端到端容差誤差的圖形。圖4是例示根據(jù)實施例的、在針對實際獲取電阻與輸入數(shù)字碼進(jìn)行偏移和增益誤 差修正之后，獲取期望的電阻與輸入數(shù)字碼的示例圖形。圖5是根據(jù)一實施例的、校準(zhǔn)供在針對輸出電阻中的端到端容差修正的變阻器模 式中使用的RDAC(如圖1所示RDAC)的處理流程。根據(jù)附圖并且根據(jù)所附的詳細(xì)描述，本發(fā)明的其它特征將變清楚。
具體實施例方式提供了一種用于校準(zhǔn)電阻器數(shù)字模擬轉(zhuǎn)換器(RDAC)的系統(tǒng)和方法。在下面的描 述中，出于說明的目的，闡述了許多具體細(xì)節(jié)，以便提供對各個實施例的全面理解。然而， 明顯的是，對于本領(lǐng)域技術(shù)人員來說，在不需要這些具體細(xì)節(jié)的情況下，可以實踐各個實施 例。在描述優(yōu)選實施例時，為清楚起見，將利用特定術(shù)語。這種術(shù)語旨在涵蓋所陳述的實施例，以及出于相似目的按相似方式操作以實現(xiàn)相似結(jié)果的技術(shù)等同物。貫穿本文檔，可互換地使用術(shù)語“數(shù)字模擬轉(zhuǎn)換器(DAC) ”、“電阻器數(shù)字模擬轉(zhuǎn)換 器(RDAC)”、“芯片上RDAC”以及“N+1位RDAC”。此外，貫穿本文檔，可互換地使用術(shù)語“校 準(zhǔn)碼引擎”和“芯片上校準(zhǔn)碼引擎”。圖1是根據(jù)實施例的、電阻器數(shù)字模擬轉(zhuǎn)換器(RDAC)電路100的框圖。具體來說， 圖1例示了校準(zhǔn)碼引擎110、N+1位RDAC 120，以及非易失性/易失性RDAC存儲器130。校準(zhǔn)碼引擎110被設(shè)置成當(dāng)接收到包括數(shù)字碼的數(shù)字信號時生成針對數(shù)字輸入 陣列的校準(zhǔn)數(shù)字碼。在一些實施例中，校準(zhǔn)數(shù)字碼根據(jù)期望的RDAC和與RDAC電路100相 關(guān)聯(lián)的RDAC 120的電阻相對于數(shù)字碼的特性曲線導(dǎo)出。此外，RDAC 120被設(shè)置成接收校準(zhǔn)數(shù)字碼并輸出期望的電阻。在這些實施例中， RDAC 120耦接至校準(zhǔn)碼引擎110，以接收生成的校準(zhǔn)數(shù)字碼。在一些實施例中，數(shù)字模擬轉(zhuǎn) 換器電路100包括數(shù)字輸入陣列和模擬輸出節(jié)點(diǎn)。在操作中，通過校準(zhǔn)碼引擎110(例如，耦接至RDAC 120)來接收包括數(shù)字碼的數(shù) 字信號。而且，基于期望的RDAC和RDAC 120的電阻相對于數(shù)字碼的特性曲線(例如，分別 基于圖3的特性曲線302和304)而自動導(dǎo)出校準(zhǔn)數(shù)字碼。在這些實施例中，基于與期望的 RDAC和RDAC 120的電阻相對于數(shù)字碼的特性曲線相關(guān)聯(lián)的參數(shù)自動導(dǎo)出校準(zhǔn)數(shù)字碼。在 一些實施例中，該參數(shù)包括偏移誤差和增益誤差。此外，自動導(dǎo)出校準(zhǔn)數(shù)字碼包括利用偏移誤差和增益誤差來計算針對每一個接收 的數(shù)字碼的校準(zhǔn)數(shù)字碼。該偏移誤差和增益誤差利用期望的RDAC和RDAC 120的電阻相對 于數(shù)字碼的特性曲線計算。RDAC電路100還包括用于存儲與RDAC 120的電阻相對于數(shù)字 碼的特性曲線相關(guān)聯(lián)的參數(shù)(例如，偏移誤差和增益誤差)的存儲器。在一些實施例中，該 存儲器包括非易失性/易失性RDAC存儲器(例如，非易失性/易失性RDAC存儲器130)。此外，自動導(dǎo)出校準(zhǔn)數(shù)字碼包括形成所接收的數(shù)字碼相對于關(guān)聯(lián)的校準(zhǔn)數(shù)字碼的 查尋表，將該查尋表存儲在非易失性/易失性RDAC存儲器130中，以及利用所存儲的查尋 表自動獲取針對所接收的數(shù)字碼的校準(zhǔn)數(shù)字碼。例如，工藝參數(shù)(如摻雜、氧化物厚度、橫向擴(kuò)散、垂直植入深度、臨界尺度變化 等)的系統(tǒng)性偏差，可導(dǎo)致電阻材料(例如，RDAC120的單位元件)的薄片電阻率發(fā)生變化。 因此，RDAC 120的輸出電阻的端到端容差因薄片電阻率中的變化而改變(例如，減小或增 加)。結(jié)果，輸出電阻的量值與所接收的數(shù)字輸入值的量值不成比例。因此，校準(zhǔn)碼引擎110 針對端到端容差校準(zhǔn)RDAC 120的輸出電阻。在操作中，將校準(zhǔn)數(shù)字碼輸入到RDAC 120中，以獲取期望的電阻。在這些實施例 中，數(shù)字碼包括N位，并且DAC 120被設(shè)置成以計算方式處理數(shù)字輸入的N加一或多位。 在一個示例實施例中，校準(zhǔn)碼引擎110的最高優(yōu)先級規(guī)范是線性誤差(例如，積分非線性 (INL)誤差和微分非線性(DNL)誤差)小于1LSB，即，INL < ILSB并且DNL < ILSB0 為了實現(xiàn)上述規(guī)范，將DAC 120的分辨率增加一位或多位。在圖1所示的示例實施例中，將 N+1位RDAC 120用于以計算方式處理N位數(shù)字輸入碼。結(jié)果，通過在RDAC中提供額外的分 辨率(即，N+1位RDAC 120)，可以將INL和DNL誤差保持在最大+/-05LSB的規(guī)范內(nèi)。此外，在RDAC 120中需要超范圍(over-range)，以適應(yīng)RDAC120的單位元件的薄 片電阻率相對于標(biāo)稱值的減小。在一些實施例中，DAC 120的最大電阻等于或大于期望的最大電阻除以超范圍因子，該超范圍因子等于一減去最大期望的薄片電阻率變化百分比。 在一個示例實施例中，期望的最大電阻是在薄片電阻率的變化為零時獲取的期望的電阻 (即，在理想條件下，RDAC 120旨在生成具有與所接收的數(shù)字輸入信號的量值成比例的量 值的模擬輸出信號)。例如，如上所述，由于RDAC 120的全部單位元件的薄片電阻率中的絕對變化， 因此，總薄片電阻率可以小于標(biāo)稱值。針對薄片電阻率的標(biāo)稱值，假設(shè)期望的電阻為 RTOm(KOhm)。然而，由于工藝變化，假設(shè)薄片電阻率(Mio)從標(biāo)稱值減少x%。因此，利用 Rtotal, NEW = RTOTAL * (l"x)來計算新的電阻。因而，RDAC 120需要被超出范圍(1-χΓ1，以允 許在實際條件下調(diào)整。圖2是可以在圖1所示的RDAC 120中使用的DAC的示例示意圖。這個示例中的 外部電阻器串215和220遞減輸入信號MSB，而內(nèi)部串225遞減LSB。兩個外部串設(shè)計相 同。每一個串都包括具有相等電阻值2N/2R的2Ν/2-1個串聯(lián)連接的電阻器，并具有來自串的 每一端和來自連續(xù)電阻器的接點(diǎn)的切換分接頭。第一串的電阻器指定為Ra并且從Ral向 Ra2N/2-l擴(kuò)展，而第二串的電阻器指定為1 并且從向詘2"2-1擴(kuò)展。Ral和的 外端分別連接至VREF+205和VERF-210，而電阻器Ra2N/2_l和Rbl的外端保持開放。開關(guān)網(wǎng)絡(luò)內(nèi)的針對電阻器串215和220的各開關(guān)分別指定為M和Sb。開關(guān)Sal分 接Ral的外端，Sa2分接Ral和Ra2的接點(diǎn)，等等，直到開關(guān)Sa2N/2-l，其分接電阻器Ra2N/2_l 的外端。開關(guān)Sbl到Sb2N/2-l連接至第二串220中的類似分接點(diǎn)。M開關(guān)的與Ra電阻器 相對的一端都在第一串輸出線230中連接在一起，而Sb開關(guān)的與Rb電阻器相對的一端都 在第二串輸出線235中連接在一起。內(nèi)部或LSB串225包括指定為Rcl到Rc2N/2的f個電阻器，以及指定為Scl到 SC2n/2的2n/2個開關(guān)，每一個電阻器具有電阻值R。Sc開關(guān)的與電阻器Rc相對的一端都連 接至第三串輸出線M0，其在輸出端245處提供總RDAC輸出。如果在變阻器模式下使用 RDAC120，則通常不使用輸出緩和放大器。第一開關(guān)Scl分接Rcl和Rc2的接點(diǎn)，并且每一 個連續(xù)開關(guān)在串中進(jìn)一步向下分接一個連續(xù)電阻器直到Sc2n/2，SC2n/2分接電阻器RC2n/2的 外端。利用這種構(gòu)造，RDAC120能夠按ILSB增量輸出f個輸出電平，并且最低電平等于 VREF-。另選的是，Scl可以從Rcl的外端分接，而可以從最后兩個內(nèi)部串電阻器的接 點(diǎn)分接，產(chǎn)生從VREF-直至VREF+減一個LSB范圍的輸出，但前一布置生成更常規(guī)的輸出范 圍。電阻器Rcl的外端通過連接器線250連接至第一串輸出線230，而最后的內(nèi)部串 電阻器Rc2N/2的外端通過另一連接器線255連接至第二串輸出線235。解碼器260控制開 關(guān)的操作，使得針對任何給定的數(shù)字輸入，三個電阻器串中的每一串中的一個開關(guān)閉合，而 所有其它開關(guān)斷開。針對兩個外部串215和220的開關(guān)網(wǎng)絡(luò)被控制成使得來自外部串215 和220的總計2νΛ-1個電阻器在VREF+205或VREF-210與模擬輸出節(jié)點(diǎn)245之間與內(nèi)部串 225串聯(lián)連接。因而，對于任何給定的數(shù)字輸入，總計存在電阻值為的2ν/2-1個電阻器 和電阻值為R的2Ν/2個電阻器，以使得在VREF+205或VREF-210與模擬輸出節(jié)點(diǎn)245之間 能夠連接2NR的總電阻。對控制切換以提供RDAC轉(zhuǎn)換的方式進(jìn)行如下說明外部串215和220分別包括電 阻器Ral-Ra7和Rbl_Rb7以及開關(guān)&il_Sa8和Sbl_Sb8 ；內(nèi)部串225包括電阻器Rcl_Rc8和
7開關(guān)&1-&8。輸入數(shù)字信號的三個MSB通過外部串215和220轉(zhuǎn)換，而三個LSB通過內(nèi)部 串225轉(zhuǎn)換。對于任何給定的數(shù)字輸入，總計七個外部串電阻器加內(nèi)部串225在VREF+205 或VREF-210與模擬輸出節(jié)點(diǎn)245之間串聯(lián)連接，并且還因為八個內(nèi)部串電阻器的總串聯(lián)電 阻等于單個外部串電阻器的電阻，所以在內(nèi)部串225上呈現(xiàn)VREF+205或VREF-210與模擬 輸出節(jié)點(diǎn)245之間的電壓差的1/8。VREF+205或VREF-210與模擬輸出節(jié)點(diǎn)245之間的差 異的剩余7/8反映在包括在開關(guān)電路中的外部串215和220的各部分上。節(jié)點(diǎn)245處的輸 出電阻等于下部外部串220的分接位置處的電阻加上由內(nèi)部串的分接部分所增加的電阻。根據(jù)上述一個或多個實施例，RDAC 120包括高模擬基準(zhǔn)電壓節(jié)點(diǎn)VREF+205和低 模擬基準(zhǔn)電壓節(jié)點(diǎn)VREF-210，具有各自預(yù)定串聯(lián)連接的電阻器的第一和第二分離外部串 215和220，以及具有串聯(lián)連接的電阻器的內(nèi)部串225。RDAC 120還包括分別連接至第一和 第二外部電阻器串215和220的第一和第二外部開關(guān)網(wǎng)絡(luò)，以提供可選擇的無緩沖分接頭 (即，從外部電阻器串215和220至內(nèi)部電阻器串225的相對端)，從而提供從內(nèi)部電阻器 串225至輸出節(jié)點(diǎn)M5的可選擇的分接頭。此外，如圖2所示，第一外部電阻器串215的一端連接至高基準(zhǔn)電壓節(jié)點(diǎn) VREF+205，而第二外部電阻器串220的一端連接至低基準(zhǔn)電壓節(jié)點(diǎn)VREF-210，每一個外部 串215和220中的電阻器都直接串聯(lián)連接。而且，第一和第二外部電阻器串215和220具 有等量的、電阻大致相等的電阻器。RDAC 120還包括解碼器沈0，該解碼器通過控制第一和第二外部開關(guān)網(wǎng)絡(luò)來將外 部電阻器串215和220的選定部分切換成與所述內(nèi)部電阻器串225串聯(lián)連接，而響應(yīng)于所 接收的校準(zhǔn)數(shù)字碼。例如，該選定部分包括在外部開關(guān)網(wǎng)絡(luò)的切換范圍上大致恒定的總體 串聯(lián)電阻。另外，解碼器260還控制內(nèi)部開關(guān)網(wǎng)絡(luò)，以在模擬電阻水平對應(yīng)于數(shù)字輸入信號 的位置處分接內(nèi)部電阻器串225。可以注意到，外部電阻器串215和220中的電阻器的數(shù)量 和電阻值按對應(yīng)于輸入數(shù)字信號的最高有效位(MSB)或最低有效位(LSB)的方式，遞減高 與低基準(zhǔn)電壓節(jié)點(diǎn)之間的電壓，而內(nèi)部電阻器串225中的電阻器的數(shù)量和電阻值按對應(yīng)于 MSB和LSB中的另一個的方式，遞減外部電阻器串215與220之間的電壓。每一個MSB電阻 器串包括2Ν/2-1個等值電阻器，而每一個LSB電阻器串包括2ΝΛ個等值電阻器。此外，每一 個MSB電阻器串中的每一個電阻器的電阻值是每一個LSB電阻器串中的每一個電阻器的電 阻值的f12倍。在一些實施例中，解碼器260通過首先改變外部串215的開關(guān)網(wǎng)絡(luò)，而響應(yīng)于輸入 數(shù)字信號中的變化來改變外部開關(guān)網(wǎng)絡(luò)的切換模式。這導(dǎo)致高或低基準(zhǔn)電壓節(jié)點(diǎn)VREF+205 或VREF-210與模擬輸出節(jié)點(diǎn)245之間的總電阻增加，進(jìn)一步地，改變另一外部串220的開 關(guān)網(wǎng)絡(luò)的切換模式。圖3是例示根據(jù)實施方式的、因VLSI技術(shù)的工藝差異性而造成輸出電阻的端到端 容差誤差的圖形300，其中VLSI技術(shù)利用期望的RDAC和實際RDAC 120的電阻相對于輸入 碼(數(shù)字輸入碼)的特性曲線。具體來說，圖3例示了 N+1位RDAC 120的理想特性曲線 302和實際特性曲線304。如上所述，因薄片電阻率的變化，實際特性曲線304的斜率可以如圖3所示改變。例如，將理想電阻值視為Rwb(K)，而將實際電阻值視為Rwb(Knew)。假定在縱坐標(biāo)上的與數(shù)字碼相對應(yīng)的某處標(biāo)記電阻Rwb(K)和Rto(Knew)。假設(shè)輸入數(shù)字輸入碼(例如，如圖3 所示舊碼)為DK。此外，理想特性曲線302的斜率通過Rwb(K)/Dk給出，而實際特性曲線304 的斜率通過Rwb (Knew)/Dk給出。因此，可以通過將實際斜率與校準(zhǔn)因子相乘而根據(jù)實際特性 獲取理想特性。例如，假設(shè)理想斜率=Rwb(K)/Dk，而實際斜率=Rwb(Knew)/DK。因此，Rwb(1()/ = Rwb (Knew) /Dk * Rwb⑷/Rwb (Knew))。在這種情況下，校準(zhǔn)因子是可以利用上述方法容易地確定 的 Rwb (K)/Rwb (Knew)。在另一示例實施例中，與在橫坐標(biāo)上和實際特性曲線304相交的理想電阻值 Rwb(K)相對應(yīng)地獲取校準(zhǔn)數(shù)字碼。因而，校準(zhǔn)數(shù)字碼(例如，如圖3所示新碼)基于期望的 RDAC和RDAC 120的電阻相對于數(shù)字碼的特性曲線(例如，分別基于特性曲線302和304)導(dǎo)出。此外，如果電阻器元件的電阻率低于標(biāo)稱，則其不可能通過校準(zhǔn)來獲得全比例的 理想電阻。因此，RDAC 120需要超范圍化，以顧及這種情況。圖4是例示根據(jù)實施例的、在針對實際獲取電阻與輸入數(shù)字碼進(jìn)行偏移和增益誤 差修正之后獲取期望的電阻與輸入數(shù)字碼的示例圖形400。具體來說，圖4例示了利用導(dǎo) 出的校準(zhǔn)數(shù)字碼(例如，圖3所示的新碼)從實際特性曲線304獲取期望的電阻特性曲線 (例如，理想特性曲線302)。如圖4所示，圖形400示出了理想特性曲線302和實際特性曲線304。特性曲線 402在對實際特性曲線304進(jìn)行偏移誤差修正之后獲取。此外，特性曲線404在對特性曲線 402進(jìn)行增益誤差修正之后獲取。結(jié)果，實際特性曲線304的斜率與理想特性曲線302的斜 率成比例。換句話說，這樣生成的模擬輸出的量值與輸入數(shù)字碼的量值成比例。由此，期望 的電阻使用增益和偏移誤差修正利用校準(zhǔn)的數(shù)字碼(新碼)獲取。例如，校準(zhǔn)數(shù)字碼利用偏移誤差和增益誤差如下計算。假設(shè)Rwb(K) ’是根據(jù)實際曲 線304計算出的電阻并且通過Rwb(K)' = Roff+α DkRlsb給出，其中，Rtw是偏移電阻，α是增益誤差，Dk是輸入數(shù)字碼，而Rlsb是單獨(dú)電阻。此外，偏移電阻通過Rtw = DoffRlsb給出，其中，Doff是偏移誤差。通過將Rtw的值代 入Rwb (K)’等式中，于是，針對Rwb (K)’的等式變?yōu)镽wb (K)，= (Doff+ α DK) Rlsb此外，理想轉(zhuǎn)換曲線302的電阻通過Rto(K) =DkI^sb給出。針對每一個k，可以找 到 Knew，使得 R (Knew)’ =Rwb(K)0通過比較以上兩個等式，Doff+α Dknew = DK。這樣，Dknew = (Dk-Doff) / α，其中，Dknew 是通過將數(shù)字碼(Dk)與偏移誤差(Dtw)之差的絕對值除以增益誤差所給出的校準(zhǔn)數(shù)字碼。圖5是根據(jù)一個實施例的、校準(zhǔn)供在針對輸出電阻的端到端容差修正的變阻器模 式中使用的RDAC(如圖1所示RDAC)的處理流程500。具體來說，圖5例示了根據(jù)實施例 的、從RDAC電路100獲取期望的電阻的方法。在操作510中，形成期望的RDAC和RDAC 120的電阻相對于數(shù)字碼的特性曲線。在 操作520中，利用所形成的期望的RDAC和RDAC 120的電阻相對于數(shù)字碼的特性曲線來計
算增益誤差和偏移誤差。在操作530中，將增益誤差和偏移誤差存儲在非易失性/易失性
9RDAC存儲器130中。在操作MO中，通過芯片上校準(zhǔn)碼引擎110來接收包括數(shù)字碼的數(shù)字信號。在操 作550中，利用所存儲偏移誤差和增益誤差自動導(dǎo)出校準(zhǔn)數(shù)字碼。在這些實施例中，基于與 芯片上校準(zhǔn)碼引擎110相關(guān)聯(lián)的芯片上RDAC 120和期望的RDAC的電阻相對于數(shù)字碼的特 性曲線而自動導(dǎo)出校準(zhǔn)數(shù)字碼。此外，在這些實施例中，自動導(dǎo)出校準(zhǔn)數(shù)字碼包括形成所接收的數(shù)字碼相對于關(guān) 聯(lián)校準(zhǔn)數(shù)字碼的查尋表，將該查尋表存儲在非易失性/易失性RDAC存儲器130中，以及利 用所存儲的查尋表自動獲取針對所接收的數(shù)字碼的校準(zhǔn)數(shù)字碼。在操作560中，將校準(zhǔn)數(shù) 字碼輸入到RDAC 120(例如，與芯片上校準(zhǔn)碼引擎110相關(guān)聯(lián))中，來獲取期望的電阻。上述校準(zhǔn)方法以數(shù)字方式調(diào)整，其可以由終端用戶完成，也可以在工廠中在聯(lián)機(jī) 產(chǎn)品測試期間完成。因此，減少了因較慢的調(diào)整工序而損失的市場時間和因不均勻調(diào)整而 造成的產(chǎn)量損失。上述校準(zhǔn)方法容易實現(xiàn)。上述校準(zhǔn)方法確保INL/DNL誤差維持在規(guī)范之內(nèi)，只要RDAC120中具有額外的分 辨率即可。此外，RDAC 120的端到端電阻容差被計算為特定數(shù)字碼處的誤差與該數(shù)字碼 處的實際RDAC輸出(例如，非全比例輸出)的百分比。因此，有限的額外分辨率將限制 RDAC120的較低碼處的碼損失。前述公開和陳述僅僅是對本發(fā)明的例示，而不意圖限制或限定本發(fā)明的范圍。上 面的描述意圖是例示性的，而非限制性的。盡管給出的示例包括許多特殊性，但它們旨在作 為僅對本發(fā)明的某些可能的實施例的例示。給出的示例僅應(yīng)被解釋為對本發(fā)明的一些優(yōu)選 實施例的例示，而本發(fā)明的全部范圍應(yīng)通過所附權(quán)利要求書及其合法等同物來確定。本領(lǐng) 域技術(shù)人員應(yīng)當(dāng)認(rèn)識到，在不脫離本發(fā)明的范圍和精神的情況下，可以設(shè)置之前描述的優(yōu) 選實施例的各種改編例和修改例。因此，應(yīng)當(dāng)理解，除了如在此具體描述以外，還可以按其 它方法具體實踐本發(fā)明。因此，所公開和要求保護(hù)的本發(fā)明的范圍應(yīng)參照本領(lǐng)域技術(shù)人員 的知識并且考慮到上面給出的公開來確定。應(yīng)當(dāng)認(rèn)識到，在此討論的各個實施例可以不是同一實施例，并且可以分組成在此 未明確公開的各種其它實施例。另外，應(yīng)當(dāng)認(rèn)識到，在此公開的各種操作、處理以及方法可以包含在與數(shù)據(jù)處理系 統(tǒng)(例如，計算機(jī)系統(tǒng))相兼容的機(jī)器可讀介質(zhì)和/或機(jī)器可存取介質(zhì)中，并且可以按任意 次序執(zhí)行(例如，包括利用用于實現(xiàn)各種操作的手段)。因此，本說明書和附圖應(yīng)被視為例 示性的而非限制性意義。
10
權(quán)利要求
1.一種校準(zhǔn)電阻器數(shù)字模擬轉(zhuǎn)換器(RDAC)的方法，該電阻器數(shù)字模擬轉(zhuǎn)換器用于針 對輸出電阻中的端到端容差修正的變阻器模式中，所述方法包括通過所述RDAC接收包括數(shù)字碼的數(shù)字信號；和基于期望的RDAC與所述RDAC的電阻相對于數(shù)字碼的特性曲線而自動導(dǎo)出校準(zhǔn)數(shù)字碼。
2.根據(jù)權(quán)利要求1所述的方法，還包括將所述校準(zhǔn)數(shù)字碼輸入到所述RDAC中以獲取期望的電阻。
3.根據(jù)權(quán)利要求1所述的方法，其中，基于電阻相對于數(shù)字碼的特性曲線而自動導(dǎo)出 所述校準(zhǔn)數(shù)字碼包括基于與所述期望的RDAC和所述RDAC的電阻相對于數(shù)字碼的特性曲線相關(guān)聯(lián)的參數(shù)而 自動導(dǎo)出所述校準(zhǔn)數(shù)字碼。
4.根據(jù)權(quán)利要求3所述的方法，其中，所述參數(shù)包括偏移誤差和增益誤差。
5.根據(jù)權(quán)利要求4所述的方法，其中，自動導(dǎo)出所述校準(zhǔn)數(shù)字碼包括利用所述偏移誤差和所述增益誤差來計算每一個所接收的數(shù)字碼的校準(zhǔn)數(shù)字碼。
6.根據(jù)權(quán)利要求5所述的方法，還包括 將所述偏移誤差和所述增益誤差存儲在存儲器中。
7.根據(jù)權(quán)利要求4所述的方法，其中，自動導(dǎo)出所述校準(zhǔn)數(shù)字碼包括 形成所接收的數(shù)字碼相對于關(guān)聯(lián)校準(zhǔn)數(shù)字碼的查尋表；將所述查尋表存儲在非易失性/易失性RDAC存儲器中；以及 利用所存儲的查尋表自動獲取針對所接收的數(shù)字碼的校準(zhǔn)數(shù)字碼。
8.一種從RDAC電路獲取期望的電阻的方法，包括 通過芯片上校準(zhǔn)碼引擎來接收包括數(shù)字碼的數(shù)字信號；基于期望的RDAC和與所述芯片上校準(zhǔn)碼引擎相關(guān)聯(lián)的芯片上RDAC的電阻相對于數(shù)字 碼的特性曲線來自動導(dǎo)出校準(zhǔn)數(shù)字碼；以及將所述校準(zhǔn)數(shù)字碼輸入到與所述芯片上校準(zhǔn)碼引擎相關(guān)聯(lián)的RDAC中，以獲取期望的 電阻。
9.根據(jù)權(quán)利要求8所述的方法，還包括形成所述期望的RDAC和所述RDAC的電阻相對于數(shù)字碼的特性曲線； 利用所形成的所述RDAC和所述期望的RDAC的電阻相對于數(shù)字碼的特性曲線來計算增 益誤差和偏移誤差；以及將所述增益誤差和所述偏移誤差存儲在非易失性/易失性RDAC存儲器中。
10.根據(jù)權(quán)利要求8所述的方法，其中，自動導(dǎo)出所述校準(zhǔn)數(shù)字碼包括 形成所接收的數(shù)字碼相對于關(guān)聯(lián)校準(zhǔn)數(shù)字碼的查尋表；將所述查尋表存儲在非易失性/易失性RDAC存儲器中；以及 利用所存儲的查尋表自動獲取針對所接收的數(shù)字碼的校準(zhǔn)數(shù)字碼。
11.一種RDAC電路，包括校準(zhǔn)碼引擎，該校準(zhǔn)碼引擎被設(shè)置成在接收到包括數(shù)字碼的數(shù)字信號時生成針對數(shù)字 輸入陣列的校準(zhǔn)數(shù)字碼；以及耦接至所述校準(zhǔn)碼引擎的電阻器數(shù)字模擬轉(zhuǎn)換器(RDAC)，該數(shù)字模擬轉(zhuǎn)換器電路具有所述數(shù)字輸入陣列和模擬輸出節(jié)點(diǎn)，其中，所述DAC被設(shè)置成接收所述校準(zhǔn)數(shù)字碼并輸出 期望的電阻，并且其中，所述校準(zhǔn)數(shù)字碼是從期望的RDAC和與所述RDAC電路相關(guān)聯(lián)的所述 RDAC的電阻相對于數(shù)字碼的特性曲線導(dǎo)出的。
12.根據(jù)權(quán)利要求11所述的RDAC電路，其中，所述RDAC還包括高模擬基準(zhǔn)電壓節(jié)點(diǎn)和低模擬基準(zhǔn)電壓節(jié)點(diǎn)；相應(yīng)的預(yù)定串聯(lián)連接電阻器的分離的第一外部串和第二外部串，所述第一外部電阻器 串的一端連接至所述高基準(zhǔn)電壓節(jié)點(diǎn)，并且所述第二外部電阻器串的一端連接至所述低基 準(zhǔn)電壓節(jié)點(diǎn)，每一個外部串的電阻器都直接串聯(lián)連接；串聯(lián)連接電阻器的內(nèi)部串；以及第一外部開關(guān)網(wǎng)絡(luò)和第二外部開關(guān)網(wǎng)絡(luò)，分別連接至第一外部電阻器串和第二外部電 阻器串，以提供從所述外部電阻器串至所述內(nèi)部電阻器串的相對端的可選無緩沖分接頭， 從而提供從所述內(nèi)部電阻器串至所述輸出節(jié)點(diǎn)的可選分接頭。
13.根據(jù)權(quán)利要求12所述的RDAC電路，其中，所述RDAC還包括解碼器，該解碼器通過控制所述第一外部開關(guān)網(wǎng)絡(luò)和所述第二外部開關(guān)網(wǎng)絡(luò)而響應(yīng)于 所接收的校準(zhǔn)數(shù)字碼來將所述外部電阻器串的選定部分切換成與所述內(nèi)部電阻器串串聯(lián) 連接，所述選定部分在所述外部開關(guān)網(wǎng)絡(luò)的切換范圍上具有大致恒定的總體串聯(lián)電阻，所 述解碼器還控制所述內(nèi)部開關(guān)網(wǎng)絡(luò)以在模擬電阻水平對應(yīng)于所述數(shù)字輸入信號的位置處 分接所述內(nèi)部電阻器串，其中，所述外部電阻器串中的電阻器的數(shù)量和電阻值按對應(yīng)于所 述輸入數(shù)字信號的最高有效位(MSB)或最低有效位(LSB)的方式，遞減所述高基準(zhǔn)電壓節(jié) 點(diǎn)與所述低基準(zhǔn)電壓節(jié)點(diǎn)之間的電壓，而所述內(nèi)部電阻器串中的電阻器的數(shù)量和電阻值按 對應(yīng)于所述MSB和所述LSB中的另一個的方式，遞減所述外部電阻器串之間的電壓。
14.根據(jù)權(quán)利要求13所述的RDAC電路，其中，所述解碼器通過首先改變造成所述高基 準(zhǔn)電壓節(jié)點(diǎn)或所述低基準(zhǔn)電壓節(jié)點(diǎn)與所述模擬輸出節(jié)點(diǎn)之間的總電阻增加的外部串的開 關(guān)網(wǎng)絡(luò)的切換，并接著改變另一外部串的開關(guān)網(wǎng)絡(luò)的切換模式，而響應(yīng)于所述輸入數(shù)字信 號中的變化來改變所述外部開關(guān)網(wǎng)絡(luò)的切換模式。
15.根據(jù)權(quán)利要求13所述的RDAC電路。其中，所述數(shù)字碼包括N位，并且所述DAC被 設(shè)置成以計算方式處理數(shù)字輸入的N加一位或多位。
16.根據(jù)權(quán)利要求15所述的RDAC電路，其中，所述數(shù)字模擬轉(zhuǎn)換器的最大電阻等于或 大于期望的最大電阻除以超范圍因子，所述超范圍因子等于一減去最大期望的薄片電阻率 變化百分比。
17.根據(jù)權(quán)利要求13所述的RDAC電路，其中，所述第一外部電阻器串和所述第二外部 電阻器串具有相等數(shù)量的、電阻大致相等的電阻器。
18.根據(jù)權(quán)利要求13所述的RDAC電路，其中，每一個MSB電阻器串都包括2N/2_1個等 值電阻器。
19.根據(jù)權(quán)利要求18所述的RDAC電路，其中，每一個LSB電阻器串都包括2N/2個等值 電阻器。
20.根據(jù)權(quán)利要求19所述的RDAC電路，其中，每一個MSB電阻器串中的每一個電阻器 的電阻值是每一個LSB電阻器串中的每一個電阻器的電阻值的2N/2倍。
21.根據(jù)權(quán)利要求13所述的RDAC電路，還包括存儲器，該存儲器用于存儲與RDAC的電阻相對于數(shù)字碼的特性曲線相關(guān)聯(lián)的參數(shù)。
22.根據(jù)權(quán)利要求21所述的RDAC電路，其中，所述存儲器包括非易失性/易失性RDAC 存儲器。
全文摘要
公開了一種用于校準(zhǔn)RDAC以獲取期望的電阻的系統(tǒng)和方法。在一個實施例中，一種從RDAC電路獲取期望的電阻的方法包括通過芯片上校準(zhǔn)碼引擎來接收包括數(shù)字碼的數(shù)字信號，基于期望的RDAC和與所述校準(zhǔn)碼引擎相關(guān)聯(lián)的RDAC的電阻相對于數(shù)字碼的特性曲線來自動地導(dǎo)出校準(zhǔn)數(shù)字碼，以及將所述校準(zhǔn)數(shù)字碼輸入到與所述校準(zhǔn)碼引擎相關(guān)聯(lián)的所述RDAC中，以獲取期望的電阻。所述方法還包括形成所述期望的RDAC和所述RDAC的電阻相對于數(shù)字碼的特性曲線，利用所形成的所述RDAC和所述期望的RDAC的電阻相對于數(shù)字碼的特性曲線來計算增益誤差和偏移誤差，以及將所述增益誤差和所述偏移誤差存儲在非易失性/易失性RDAC存儲器中。
文檔編號H03M1/10GK102089982SQ200980121421
公開日2011年6月8日 申請日期2009年4月28日 優(yōu)先權(quán)日2008年5月2日
發(fā)明者D·賈因, K·K·吉哈 申請人:美國亞德諾半導(dǎo)體公司