專利名稱：用于多位∑-δ數(shù)/模轉(zhuǎn)換器中的抖動的方法及設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)/模轉(zhuǎn)換器(DAC)，且更特定來說涉及一種具有M位分辨率量化器的 Σ -ΔDAC,所述M位分辨率量化器具有相對于隨機(jī)或偽隨機(jī)序列舍入的數(shù)字輸入以提供用 于移除所述Σ -ADAC的模擬輸出中的不合意空閑音調(diào)的自動動態(tài)抖動。
背景技術(shù)：
當(dāng)今，數(shù)/模轉(zhuǎn)換器(DAC)廣泛用于消費(fèi)型、醫(yī)療、工業(yè)等電子應(yīng)用中。通常，DAC 包含用于接收數(shù)字值且輸出由所述數(shù)字值確定的模擬信號的電路。數(shù)字輸出值通常呈并行 字或串行數(shù)字位串流的形式。存在許多類型的數(shù)/模轉(zhuǎn)換方案，且這些轉(zhuǎn)換方案中的每一 者具有其優(yōu)點及缺點。已經(jīng)歷增加的使用的一種類型的DAC是Σ - ADAC( Σ - Δ與Δ - Σ在本文中將可 互換使用)。Σ - ΔDAC利用Σ -Δ調(diào)制器，其中將數(shù)字值輸入到所述Σ -Δ調(diào)制器且對其 輸出進(jìn)行濾波以產(chǎn)生模擬信號并移除噪聲，例如，音頻D類功率放大器。DAC中的Σ -Δ調(diào) 制器通常將輸入數(shù)字值轉(zhuǎn)換成“一 ”與“零”的數(shù)字串行串，其具有在與由所述數(shù)字值表示 的模擬信號成比例的時間上的平均振幅。借助模擬電路低通濾波器對此數(shù)字串行串進(jìn)行濾 波以產(chǎn)生所要的模擬信號。與較早的Δ調(diào)制技術(shù)相比，Σ -Δ調(diào)制通常實現(xiàn)高準(zhǔn)確度及寬 動態(tài)范圍。Σ -Δ調(diào)制通常稱為經(jīng)過取樣轉(zhuǎn)換器架構(gòu)且通常免除Δ調(diào)制的較早不合意二 階效應(yīng)中的一些效應(yīng)。如果提供某一周期或DC輸入，那么在連續(xù)模式中工作的所有Σ-Δ調(diào)制器在其輸 出處產(chǎn)生空閑音調(diào)。這些空閑音調(diào)是由于量化過程所致且在Σ -Δ調(diào)制器架構(gòu)的設(shè)計中是 固有的。這些空閑音調(diào)是不想要的且在DAC的輸出處產(chǎn)生不合意行為，例如，音頻裝置中 的不合意高音調(diào)。這些音調(diào)會限制DAC裝置的無寄生動態(tài)范圍(SFDR)且因此限制DAC裝 置的信號對噪聲和失真比(SINAD)。這些音調(diào)具有主要取決于防止其由于對輸出信號的簡 單濾波而被移除的輸入信號的振幅及頻率。

發(fā)明內(nèi)容
因此，所需要的是一種用以從數(shù)/模轉(zhuǎn)換器(DAC)的輸出移除空閑音調(diào)的方式。根據(jù)本發(fā)明的教示內(nèi)容，從Σ -Δ數(shù)/模轉(zhuǎn)換器(DAC)的輸出移除空閑音調(diào)是通過以下方式 實現(xiàn)的使用抖動技術(shù)在Σ -Δ調(diào)制器環(huán)路中添加誤差信號，借此使空閑音調(diào)輸出解除相 關(guān)，使得衰減或消去所述空閑音調(diào)。此誤差信號通常為具有零平均值的隨機(jī)高頻信號，使得 其由所述Σ -Δ環(huán)路濾波。誤差信號的隨機(jī)性(其與輸入信號的不相關(guān)性)確定抖動方案 的效率。在Σ -ADAC中，Σ -Δ調(diào)制器為純數(shù)字的，如下文更全面地描述。根據(jù)本發(fā)明的教示內(nèi)容，Σ - Δ DAC包括Σ -ΔΜ位(Μ> 1)多位調(diào)制器，其具有 控制分辨率序列Ν(η)的隨機(jī)或偽隨機(jī)序列產(chǎn)生器及將L位分辨率輸入信號舍入成具有 M-N(η)個經(jīng)填充零的Ν(η)位信號的舍入/舍位塊。偽隨機(jī)或隨機(jī)產(chǎn)生器可以是自由選 擇的，且取決于產(chǎn)生大Ν(η)數(shù)的概率，抖動功能件將在調(diào)制器環(huán)路中引入或多或少的大誤 差。如果分辨率序列正產(chǎn)生大Ν(η)數(shù)，那么抖動誤差功能件將引入小誤差而無論量化器的 數(shù)字輸入如何。當(dāng)所產(chǎn)生的分辨率序列是介于1與M之間的具有1/Μ的概率的整數(shù)時，找 到在抖動量與在環(huán)路中弓丨入的誤差量之間的優(yōu)選折衷中的一者。根據(jù)本發(fā)明的具體實例性實施例，一種用于通過在多位Σ-Δ數(shù)/模轉(zhuǎn)換器(DAC) 中使數(shù)字信號抖動來減少不想要的空閑音調(diào)的設(shè)備包括Σ -Δ多位調(diào)制器，其具有數(shù)字 信號輸入及可變分辨率輸出，所述Σ -AiHi (Μ > 1)多位調(diào)制器包括數(shù)字環(huán)路濾波器； 隨機(jī)序列產(chǎn)生器；及可變分辨率量化器，其中所述數(shù)字環(huán)路濾波器在所述數(shù)字信號輸入處 接收數(shù)字信號并將所述數(shù)字信號轉(zhuǎn)換成L位數(shù)字字，所述隨機(jī)序列產(chǎn)生器創(chuàng)建呈序列形式 的多個隨機(jī)數(shù)Ν(η)，其中Ν(η)為介于1與M之間的隨機(jī)整數(shù)，且所述可變分辨率量化器將 所述L位數(shù)字字減少為N (η)位數(shù)字字且接著給所述N (η)位數(shù)字字添加零以形成M位數(shù)字 字，其中M大于Ν(η)且所述M位數(shù)字字的M-N(η)個最低有效位為零；多位數(shù)/模轉(zhuǎn)換器 (DAC)；及模擬低通濾波器。根據(jù)本發(fā)明的另一具體實例性實施例，一種用于通過在多位(Μ位，M > 1) Σ -Δ 數(shù)/模轉(zhuǎn)換器(DAC)中使數(shù)字信號抖動來減少不想要的空閑音調(diào)的設(shè)備包括Σ -Δ多位 調(diào)制器，其具有數(shù)字信號輸入及多個可變分辨率輸出，所述Σ -Δ多位調(diào)制器包括數(shù)字環(huán) 路濾波器；多個隨機(jī)序列產(chǎn)生器；及多個可變分辨率量化器，其中所述數(shù)字環(huán)路濾波器在 所述數(shù)字信號輸入處接收數(shù)字信號并將所述數(shù)字信號轉(zhuǎn)換成L位數(shù)字字，所述多個隨機(jī)序 列產(chǎn)生器中的每一者創(chuàng)建呈序列形式的多個隨機(jī)數(shù)Ν(η)，其中Ν(η)為介于1與M之間的隨 機(jī)整數(shù)，且所述多個可變分辨率量化器中的每一者將所述L位數(shù)字字減少為N (η)位數(shù)字字 且接著給所述Ν(η)位數(shù)字字添加零以形成M位數(shù)字字，其中M大于Ν(η)且所述M位數(shù)字 字的M-N(η)個最低有效位為零；多個多位數(shù)/模轉(zhuǎn)換器(DAC)，所述多個多位DAC中的每 一者具有模擬輸出及耦合到來自所述Σ-Δ多位調(diào)制器的所述多個可變分辨率輸出中的 相應(yīng)可變分辨率輸出的數(shù)字輸入；及模擬低通濾波器，其具有耦合到所述多個多位DAC的 相應(yīng)輸出的多個模擬輸入。根據(jù)本發(fā)明的又一具體實例性實施例，一種用于通過在多位Σ -ΔΜ位調(diào)制器中 使數(shù)字信號抖動來減少不想要的空閑音調(diào)的方法包括以下步驟借助數(shù)字環(huán)路濾波器將數(shù) 字信號轉(zhuǎn)換成L位數(shù)字字；借助隨機(jī)序列產(chǎn)生器產(chǎn)生隨機(jī)數(shù)序列Ν(η)，其中Ν(η)為介于1 與M之間的隨機(jī)整數(shù)；從所述L位數(shù)字字產(chǎn)生Ν(η)位數(shù)字字；及通過給所述Ν(η)位數(shù)字字 添加零以創(chuàng)建M位數(shù)字字來產(chǎn)生所述M位數(shù)字字，其中M大于Ν(η)，且所述M位數(shù)字字的 M-N(η)個最低有效位為零。


結(jié)合附圖參考下文說明可更全面地理解本發(fā)明的揭示內(nèi)容，在附圖中圖1圖解說明具有多位量化器的單環(huán)路Σ -Δ數(shù)/模轉(zhuǎn)換器(DAC)的示意性框 圖；圖2圖解說明根據(jù)本發(fā)明的具體實例性實施例的具有可變分辨率量化器及隨機(jī) 序列產(chǎn)生器的單環(huán)路Σ -ADAC的示意性框圖；圖3圖解說明根據(jù)本發(fā)明的具體實例性實施例的可變分辨率量化器及隨機(jī)序列 產(chǎn)生器的示意性框圖；圖4圖解說明根據(jù)本發(fā)明的具體實例性實施例的圖2及3中所顯示的隨機(jī)序列產(chǎn) 生器的更詳細(xì)示意性框圖；且圖5圖解說明根據(jù)本發(fā)明的另一具體實例性實施例的具有兩個可變分辨率量化 器及兩個隨機(jī)序列產(chǎn)生器的多位雙重舍位Σ -ADAC的示意性框圖。盡管本發(fā)明易于作出各種修改及替代形式，但在圖式中是顯示并在本文中詳細(xì)地 描述其具體實例性實施例。然而，應(yīng)理解，本文對具體實例性實施例的描述并非打算將本發(fā) 明限制于本文所揭示的特定形式，而是相反，本發(fā)明打算涵蓋所附權(quán)利要求書所界定的所 有修改及等效形式。
具體實施例方式現(xiàn)在參考圖式，其示意性地圖解說明具體實例性實施例的細(xì)節(jié)。圖式中，相同的元 件將由相同的編號表示，且相似的元件將由帶有不同小寫字母后綴的相同編號表示。參考圖1，其描繪具有多位量化器的單環(huán)路Σ-Δ數(shù)/模轉(zhuǎn)換器(DAC)的示意性框 圖。由編號100大體表示的Σ -ADAC包括單環(huán)路Σ -ΔΜ位調(diào)制器102、Μ位數(shù)/模轉(zhuǎn)換器 104及模擬低通濾波器106。Σ -Δ調(diào)制器102包括數(shù)字環(huán)路濾波器110及固定分辨率量 化器108。Σ -Δ調(diào)制器102在其設(shè)計中還可使用多個反饋環(huán)路。固定分辨率量化器108在其輸入處處理L位字且在其輸出處提供M位字(其中L > =Μ)。固定分辨率量化器108通常通過以下方式進(jìn)行簡單M位舍位通過使L-M個最低 有效位無效同時使M個最高有效位保持不變來將L位輸入字舍位成M位輸出字。M是固定 分辨率量化器108的分辨率。當(dāng)Μ> 1時，量化器輸出是多位的且因此Σ - Δ DAC也是多位 (Μ位)的。所述Σ -ΔDAC可并入有一個或一個以上量化器(級聯(lián)架構(gòu))、一個或一個以上 反饋及前饋環(huán)路等。圖1中圖解說明Σ -Δ調(diào)制器102中的單環(huán)路多位。L到M個位的量 化過程可以是(但不限于)舍位或舍入運(yùn)算。舍入運(yùn)算是優(yōu)選的，因為其降低量化誤差但 需要較多電路來執(zhí)行(通常需要加法器而舍位運(yùn)算不需要任何加法器)。參考圖2，其描繪根據(jù)本發(fā)明的具體實例性實施例的具有可變分辨率量化器及隨 機(jī)序列產(chǎn)生器的單環(huán)路Σ - ADAC的示意性框圖。由編號200大體表示的Σ - ADAC包括單 環(huán)路Σ -AiHi (Μ> 1)調(diào)制器202、M位數(shù)/模轉(zhuǎn)換器(DAC) 104及模擬低通濾波器106。 Σ-Δ調(diào)制器202包括數(shù)字環(huán)路濾波器110、可變分辨率量化器208及隨機(jī)序列產(chǎn)生器214。 Σ -Δ調(diào)制器202在其設(shè)計中還可使用多個反饋環(huán)路，且本文中涵蓋多反饋環(huán)路操作。可 變分辨率量化器208可以是M位舍位器或舍入器且具有M位輸出，如本文中更全面地描述。
多位(M位，M > 1) Σ - Δ DAC 200可具有至少一個多位可變分辨率量化器208，其 分辨率相對于由隨機(jī)序列產(chǎn)生器214產(chǎn)生的隨機(jī)或偽隨機(jī)序列變化。來自可變分辨率量化 器208的分辨率序列充當(dāng)抖動算法且提供有效地允許移除Σ -ADAC 200的模擬輸出中的 不合意空閑音調(diào)的自動動態(tài)抖動。Σ-ADAC 200可以是單環(huán)路(例如，如圖1中所顯示)、 多環(huán)路或級聯(lián)架構(gòu)。涵蓋以下情況且其在本發(fā)明的范圍內(nèi)=E-ADAC 200可由通過來自一 個或一個以上隨機(jī)序列產(chǎn)生器214的一個或一個以上隨機(jī)或偽隨機(jī)序列驅(qū)動的一個或一 個以上可變多位分辨率量化器208構(gòu)成。圖2中所顯示的可變分辨率量化器208的輸出具 有M個位。然而，可使用任一數(shù)目的位的輸出且其涵蓋于本文中。現(xiàn)在參考圖3，其描繪根據(jù)本發(fā)明的具體實例性實施例的可變分辨率量化器及隨 機(jī)序列產(chǎn)生器的更詳細(xì)示意性框圖。由編號208大體表示的可變分辨率量化器包括N位舍 位器或舍入器316及填零功能件塊318。在每一取樣η時，介于1與M之間的稱為Ν(η)的 隨機(jī)整數(shù)遵循隨機(jī)或偽隨機(jī)序列。隨機(jī)數(shù)序列N(η)稱為分辨率序列。分辨率序列Ν(η)由 隨機(jī)或偽隨機(jī)序列產(chǎn)生器214確定，例如，如下文更全面描述(圖4)的伽羅瓦線性反饋移 位寄存器(LFSR)、數(shù)字比較器及加法器。將來自環(huán)路濾波器110 (圖幻的L位字以某一頻率fs計時到可變分辨率量化器 208的N位舍位器或舍入器316的輸入中。在以頻率fs進(jìn)行的每一取樣時，N位舍位器或 舍入器316將L位數(shù)字字舍入(或舍位)成N(n)位數(shù)字字。接著在填零功能件塊318中用 零填充來自N位舍位器或舍入器316的輸出以便形成待發(fā)送到M位DAC 104(圖2)的M位 數(shù)字字。填零功能件塊318將每一 M位數(shù)字字輸入中的M-N(η)個最低有效位強(qiáng)制為零。借 此形成含有具有Ν(η)位分辨率的信號信息的新M位字(待轉(zhuǎn)換成模擬信號值的數(shù)字字)。 因此，將L位數(shù)字字編碼成具有可變分辨率序列Ν(η)的M位數(shù)字字。與固定分辨率M位量化器(圖1)相比，具有N (η)分辨率序列的可變分辨率量化 器引入取決于Ν(η)的額外量化誤差。誤差信號是在每一取樣時舍入到M位的輸入信號(L) 與舍入到Ν(η)個位的輸入信號之間的差。由于Ν(η)是隨機(jī)或偽隨機(jī)的，因此其與輸入信 號不相關(guān)。由于舍入過程的平均量化誤差在全動態(tài)輸入范圍上是0，且由于量化是以最大取 樣頻率fs完成的，因此可變分辨率舍入過程添加不相關(guān)高頻零平均信號，其將抖動有效地 引入到數(shù)字信號。通過使數(shù)字信號抖動，空閑音調(diào)通過在Σ -Δ量化器的數(shù)字輸入處添加 隨機(jī)或偽隨機(jī)誤差信號而被“破壞”及“置亂”，借此所述隨機(jī)或偽隨機(jī)信號將由Σ -Δ調(diào)制 器環(huán)路及低通濾波器模擬輸出級濾波，因此在模擬輸出處不需要額外濾波來恢復(fù)減去不合 意空閑音調(diào)的所要信號。所述舍入運(yùn)算可以是舍位、舍入或弱取整運(yùn)算。弱取整或舍入運(yùn)算需要加法器，其 中舍位運(yùn)算需要最小電路量來將M-N(η)個位改變?yōu)?。然而，舍入方案是優(yōu)選的，因為其最 小化誤差信號且因此最小化到輸出信號中的誤差添加，同時維持與舍位或弱取整運(yùn)算相同 的解除與輸入的相關(guān)性的等級。根據(jù)本發(fā)明的教示內(nèi)容的具體實例移除由可變量化器針對大輸入信號誘發(fā)的誤 差信號而無論分辨率序列如何且借此執(zhí)行自動動態(tài)抖動。當(dāng)M > 2且輸出信號譯碼是具 有溢出位的二補(bǔ)數(shù)(其通常用于Σ -ADAC譯碼方案)時，數(shù)字輸出信號可從110···0變?yōu)?010··· 0或者以十進(jìn)制是從-2μ_2變?yōu)?2Μ_2，從而取個可能值。在此情況下，量化器輸 入處的最大值在舍入到N個位(Ν> 1)時不改變，而無論N值如何。此意味著所執(zhí)行的抖動也是自動動態(tài)的，因為對于到量化器的大絕對數(shù)字值輸入來說量化誤差是大致不變的而 無論序列如何且因此提供非常穩(wěn)定的性能。如下為針對3樣本序列的可變量化器輸出的實例(其中L = 4 ；前3個樣本的N(n) 序列為1，2，3 ；M = 3及舍入器的舍位方法)L個位上的數(shù)字輸入=XXXX, YYYY, ZZZZN位舍位器在N (η)個位上的輸出X，YY, ZZZ可變分辨率量化器在M個位上的數(shù)字輸出X00，YYO，ZZZ參考圖4，其描繪根據(jù)本發(fā)明的具體實例性實施例的圖2及3中所顯示的序列產(chǎn) 生器的更詳細(xì)示意性框圖。簡單隨機(jī)序列產(chǎn)生器214可包括R位伽羅瓦LFSR(線性反饋移 位寄存器)422、M-I個并聯(lián)數(shù)字比較器似4及簡單加法器426。此隨機(jī)序列產(chǎn)生器214具 有等概率分布且產(chǎn)生呈偽隨機(jī)序列形式的等概率整數(shù)Ν(η)，N(η)介于1與M之間。如果 (2~R-1)是M的倍數(shù)，那么偽隨機(jī)序列產(chǎn)生器214為等概率的，因為在LFSR寄存器中每LFSR 422的全循環(huán)僅取一次從1到2~R-1的所有整數(shù)。序列長度將確定抖動算法消去不合意空 閑音調(diào)的能力。在長序列的情況下，甚至低頻空閑音調(diào)也將被置亂，且當(dāng)序列為短時，僅使 高頻抖動。將本發(fā)明的教示內(nèi)容實施到Σ -ADAC中實施起來為簡單的且不需要比標(biāo)準(zhǔn)多 位量化器多得多的額外電路，同時提供高效的空閑音調(diào)置亂及對其的實質(zhì)消除。參考圖5，其描繪根據(jù)本發(fā)明的另一具體實例性實施例的具有兩個可變分辨率量 化器及兩個隨機(jī)序列產(chǎn)生器的多位雙重舍位Σ - ADAC的示意性框圖。由編號500大體表 示的多位雙重舍位Σ -ADAC包括兩環(huán)路Σ -AiHi (Μ> 1)調(diào)制器502、多位數(shù)/模轉(zhuǎn)換器 (DAC) 504a及504b以及雙重輸入模擬低通濾波器506。Σ - Δ調(diào)制器502包括數(shù)字環(huán)路濾 波器510、可變分辨率量化器508a及508b以及隨機(jī)序列產(chǎn)生器51 及514b。Σ - Δ調(diào)制 器502在其設(shè)計中使用多個反饋環(huán)路，且本文中涵蓋多反饋環(huán)路操作?？勺兎直媛柿炕?508可以是多位舍位器或舍入器且具有多位輸出，如本文中更全面地描述。Σ -ADAC 500可以是多環(huán)路或具有級聯(lián)架構(gòu)。涵蓋以下情況且其在本發(fā)明的范 圍內(nèi)Σ - Δ DAC 500可由多個可變多位分辨率量化器508構(gòu)成，每一可變多位分辨率量化 器通過來自一個或一個以上隨機(jī)序列產(chǎn)生器514的一個或一個以上隨機(jī)或偽隨機(jī)序列驅(qū) 動。多位(Μ位，M > 1) Σ - Δ DAC 500可具有至少兩個多位可變分辨率量化器508，其 分辨率相對于由隨機(jī)序列產(chǎn)生器514產(chǎn)生的隨機(jī)或偽隨機(jī)序列變化。來自可變分辨率量化 器508的分辨率序列充當(dāng)抖動算法且提供有效地允許移除Σ -ADAC 500的模擬輸出中的 不合意空閑音調(diào)的自動動態(tài)抖動。圖5中所顯示的可變分辨率量化器508a及508b的輸出分別具有Ml及M2個位。 可變分辨率量化器508a及50 可具有相同或不同數(shù)目的位輸出，例如Ml = 3且M2 = 4， 且可使用任一數(shù)目的位輸出且其涵蓋于本文中。DAC 50 及504b的多位輸入將分別匹配 來自可變分辨率量化器508a及508b的所述數(shù)目的位輸出。此外，量化器508中的一者可 以是固定分辨率且另一量化器508可以是可變分辨率。盡管已參考本發(fā)明的實例性實施例來描繪、描述及界定本發(fā)明的各實施例，但此 類參考并不意味著限制本發(fā)明，且不應(yīng)推斷出存在此限制。所揭示的標(biāo)的物能夠在形式及 功能上具有大量修改、替代及等效形式，所屬領(lǐng)域的且受益于本發(fā)明的技術(shù)人員將會聯(lián)想到此類修改、替代及等效形式。所描繪及所描述的本發(fā)明的各實施例僅作為實例，而并非是 對本發(fā)明范圍的窮盡性說明。
權(quán)利要求
1.一種用于通過在多位(M位，M> 1) Σ - Δ數(shù)/模轉(zhuǎn)換器(DAC)中使數(shù)字信號抖動 來減少不想要的空閑音調(diào)的設(shè)備，其包括Σ-Δ多位調(diào)制器，其具有數(shù)字信號輸入及可變分辨率輸出，所述Σ-Δ多位調(diào)制器包括數(shù)字環(huán)路濾波器， 隨機(jī)序列產(chǎn)生器，及 可變分辨率量化器， 其中所述數(shù)字環(huán)路濾波器在所述數(shù)字信號輸入處接收數(shù)字信號并將所述數(shù)字信號轉(zhuǎn)換成L 位數(shù)字字，所述隨機(jī)序列產(chǎn)生器創(chuàng)建呈序列形式的多個隨機(jī)數(shù)Ν(η)，其中Ν(η)為介于1與M之間 的隨機(jī)整數(shù)，且所述可變分辨率量化器將所述L位數(shù)字字減少為N (η)位數(shù)字字且接著給所述N (η)位 數(shù)字字添加零以形成M位數(shù)字字，其中M大于Ν(η)且所述M位數(shù)字字的M-N(η)個最低有 效位為零；多位數(shù)/模轉(zhuǎn)換器(DAC)，其具有模擬輸出及耦合到來自所述Σ 多位調(diào)制器的所述 可變分辨率輸出的數(shù)字輸入；及模擬低通濾波器，其具有耦合到所述多位DAC的所述模擬輸出的模擬輸入。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述隨機(jī)數(shù)序列產(chǎn)生器包括 線性反饋移位寄存器(LFSR)，其具有R位輸出；多個數(shù)字比較器，所述多個數(shù)字比較器中的每一者具有不同的數(shù)字閾值、耦合到所述 LFSR的R位數(shù)字輸入及數(shù)字輸出；及數(shù)字加法器，其具有耦合到所述多個數(shù)字比較器的所述數(shù)字輸出的若干輸入及耦合到 所述可變分辨率量化器的輸出。
3.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述可變分辨率量化器包括N位舍位器，其具有L位輸入、Ν(η)位輸入及Ν(η)位輸出，其中所述L位輸入耦合到所 述數(shù)字信號輸入且所述舍位器的所述N位輸入耦合到所述隨機(jī)序列產(chǎn)生器；及填零功能件，其耦合到所述N位舍位器的所述Ν(η)位輸出，其中所述填零功能件給所 述M位數(shù)字字的M-N(η)個最低有效位添加零。
4.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述可變分辨率量化器包括N位舍入器，其具有L位輸入、Ν(η)位輸入及Ν(η)位輸出，其中所述L位輸入耦合到所 述數(shù)字信號輸入且所述舍入器的所述N位輸入耦合到所述隨機(jī)序列產(chǎn)生器；及填零功能件，其耦合到所述N位舍入器的所述N(η)位輸出，其中所述填零功能件給所 述M位數(shù)字字的M-N(η)個最低有效位添加零。
5.根據(jù)權(quán)利要求2所述的設(shè)備，其中所述LFSR為伽羅瓦LFSR。
6.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述L位數(shù)字字的取樣與所述隨機(jī)數(shù)序列Ν(η)中 的相應(yīng)隨機(jī)數(shù)序列的產(chǎn)生在大致相同時間發(fā)生。
7.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述L位數(shù)字字的取樣與所述隨機(jī)數(shù)序列Ν(η)中 的相應(yīng)隨機(jī)數(shù)序列的產(chǎn)生以頻率fs間隔發(fā)生。
8.一種用于通過在多位(M位，M> 1) Σ - Δ數(shù)/模轉(zhuǎn)換器(DAC)中使數(shù)字信號抖動 來減少不想要的空閑音調(diào)的設(shè)備，其包括Σ-Δ多位調(diào)制器，其具有數(shù)字信號輸入及多個可變分辨率輸出，所述Σ-Δ多位調(diào)制 器包括數(shù)字環(huán)路濾波器， 多個隨機(jī)序列產(chǎn)生器，及 多個可變分辨率量化器， 其中所述數(shù)字環(huán)路濾波器在所述數(shù)字信號輸入處接收數(shù)字信號并將所述數(shù)字信號轉(zhuǎn)換成L 位數(shù)字字，所述多個隨機(jī)序列產(chǎn)生器中的每一者創(chuàng)建呈序列形式的多個隨機(jī)數(shù)Ν(η)，其中Ν(η) 為介于1與M之間的隨機(jī)整數(shù)，且所述多個可變分辨率量化器中的每一者將所述L位數(shù)字字減少為Ν(η)位數(shù)字字且接 著給所述Ν(η)位數(shù)字字添加零以形成M位數(shù)字字，其中M大于Ν(η)且所述M位數(shù)字字的 M-N (η)個最低有效位為零；多個多位數(shù)/模轉(zhuǎn)換器(DAC)，所述多個多位DAC中的每一者具有模擬輸出及耦合到來 自所述Σ-Δ多位調(diào)制器的所述多個可變分辨率輸出中的相應(yīng)可變分辨率輸出的數(shù)字輸 入；及模擬低通濾波器，其具有耦合到所述多個多位DAC的相應(yīng)輸出的多個模擬輸入。
9.根據(jù)權(quán)利要求8所述的設(shè)備，其中所述多個可變分辨率量化器的所述輸出中的每一 者具有不同于其它輸出的位數(shù)目。
10.根據(jù)權(quán)利要求8所述的設(shè)備，其中所述多個可變分辨率量化器的所述輸出具有相 同位數(shù)目。
11.根據(jù)權(quán)利要求8所述的設(shè)備，其中所述多個可變分辨率量化器中的一者具有三位 輸出且所述多個可變分辨率量化器中的另一者具有四位輸出。
12.根據(jù)權(quán)利要求8所述的設(shè)備，其中所述多個隨機(jī)序列產(chǎn)生器中的每一者包括 線性反饋移位寄存器(LFSR)，其具有R位輸出；多個數(shù)字比較器，所述多個數(shù)字比較器中的每一者具有不同的數(shù)字閾值、耦合到所述 LFSR的R位數(shù)字輸入及數(shù)字輸出；及數(shù)字加法器，其具有耦合到所述多個數(shù)字比較器的所述數(shù)字輸出的若干輸入及耦合到 所述可變分辨率量化器的輸出。
13.根據(jù)權(quán)利要求8所述的設(shè)備，其中所述多個可變分辨率量化器中的每一者包括N位舍位器，其具有L位輸入、Ν(η)位輸入及Ν(η)位輸出，其中所述L位輸入耦合到所 述數(shù)字信號輸入且所述舍位器的所述N位輸入耦合到所述隨機(jī)序列產(chǎn)生器；及填零功能件，其耦合到所述N位舍位器的所述N(η)位輸出，其中所述填零功能件給所 述M位數(shù)字字的M-N(η)個最低有效位添加零。
14.根據(jù)權(quán)利要求8所述的設(shè)備，其中所述多個可變分辨率量化器中的每一者包括N位舍入器，其具有L位輸入、Ν(η)位輸入及Ν(η)位輸出，其中所述L位輸入耦合到所 述數(shù)字信號輸入且所述舍入器的所述N位輸入耦合到所述隨機(jī)序列產(chǎn)生器；及填零功能件，其耦合到所述N位舍入器的所述N(η)位輸出，其中所述填零功能件給所 述M位數(shù)字字的M-N(η)個最低有效位添加零。
15.根據(jù)權(quán)利要求12所述的設(shè)備，其中所述LFSR為伽羅瓦LFSR。
16.根據(jù)權(quán)利要求8所述的設(shè)備，其中所述L位數(shù)字字的取樣與所述隨機(jī)數(shù)序列Ν(η) 中的相應(yīng)隨機(jī)數(shù)序列的產(chǎn)生在大致相同時間發(fā)生。
17.根據(jù)權(quán)利要求8所述的設(shè)備，其中所述L位數(shù)字字的取樣與所述隨機(jī)數(shù)序列Ν(η) 中的相應(yīng)隨機(jī)數(shù)序列的產(chǎn)生以頻率fs間隔發(fā)生。
18.一種用于通過在多位Σ -ΔΜ位(Μ> 1)調(diào)制器中使數(shù)字信號抖動來減少不想要的 空閑音調(diào)的方法，所述方法包括以下步驟借助數(shù)字環(huán)路濾波器將數(shù)字信號轉(zhuǎn)換成L位數(shù)字字；借助隨機(jī)序列產(chǎn)生器產(chǎn)生呈序列形式的隨機(jī)數(shù)Ν(η)，其中Ν(η)為介于1與M之間的隨 機(jī)整數(shù)；從所述L位數(shù)字字產(chǎn)生N (η)位數(shù)字字；及通過給所述N(η)位數(shù)字字添加零以創(chuàng)建M位數(shù)字字來產(chǎn)生所述M位數(shù)字字，其中M大 于Ν(η)，且所述M位數(shù)字字的M-N(η)個最低有效位為零。
19.根據(jù)權(quán)利要求18所述的方法，其中所述從所述L位數(shù)字字產(chǎn)生所述Ν(η)位數(shù)字字 的步驟包括借助N位舍位器將所述L位數(shù)字字舍位成所述Ν(η)位數(shù)字字的步驟。
20.根據(jù)權(quán)利要求18所述的方法，其中所述從所述L位數(shù)字字產(chǎn)生所述Ν(η)位數(shù)字字 的步驟包括借助N位舍入器將所述L位數(shù)字字舍入成所述Ν(η)位數(shù)字字的步驟。
21.根據(jù)權(quán)利要求18所述的方法，其中所述產(chǎn)生所述M位數(shù)字字的步驟包括借助填零 功能件給所述M位數(shù)字字的所述M-N(η)個最低有效位添加零的步驟。
22.根據(jù)權(quán)利要求18所述的方法，其中所述產(chǎn)生所述隨機(jī)數(shù)序列Ν(η)的步驟包括以下 步驟提供具有R位輸出的線性反饋移位寄存器(LFSR)；提供多個數(shù)字比較器，所述多個數(shù)字比較器中的每一者具有不同的數(shù)字閾值、耦合到 所述LFSR的R位數(shù)字輸入及數(shù)字輸出；及提供數(shù)字加法器，所述數(shù)字加法器具有耦合到所述多個數(shù)字比較器的所述數(shù)字輸出的 若干輸入及耦合到可變分辨率量化器的輸出，借此產(chǎn)生所述隨機(jī)數(shù)序列N(η)。
23.根據(jù)權(quán)利要求22所述的方法，其中所述LFSR為伽羅瓦LFSR。
24.根據(jù)權(quán)利要求18所述的方法，其中所述將所述數(shù)字信號轉(zhuǎn)換成所述L位字與產(chǎn)生 所述隨機(jī)數(shù)序列Ν(η)的步驟在大致相同時間發(fā)生。
25.根據(jù)權(quán)利要求18所述的方法，其中所述將所述數(shù)字信號轉(zhuǎn)換成所述L位字與產(chǎn)生 所述隨機(jī)數(shù)序列Ν(η)的步驟以頻率fs間隔發(fā)生。
全文摘要
本發(fā)明提供一種多位(M位，M＞1)∑-Δ數(shù)/模轉(zhuǎn)換器(DAC)，其具有可變分辨率多位量化器，所述可變分辨率多位量化器使其數(shù)字值輸入舍位或舍入為遵循隨機(jī)或偽隨機(jī)序列的分辨率以提供用于移除所述∑-ΔDAC的模擬輸出中的不合意空閑音調(diào)的自動動態(tài)抖動。提供介于1與M之間的隨機(jī)數(shù)N(n)，且借助數(shù)字舍位器或舍入器將所述量化器的輸出處的每一M位數(shù)字值中的M-N(n)個最低有效位強(qiáng)制為零?？捎呻S機(jī)或偽隨機(jī)序列產(chǎn)生器(例如，與數(shù)字比較器及加法器組合的伽羅瓦線性反饋移位寄存器)提供所述隨機(jī)數(shù)N(n)。
文檔編號H03M3/04GK102119489SQ200980131350
公開日2011年7月6日 申請日期2009年10月22日 優(yōu)先權(quán)日2008年10月23日
發(fā)明者亞歷山大·巴雷托, 文森特·奎奎姆普瓦, 菲利普·德瓦爾 申請人:密克羅奇普技術(shù)公司