專利名稱：低功率異步計(jì)數(shù)器及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于數(shù)字鎖相環(huán)路(DPLL)中的相位累加的技術(shù)。
背景技術(shù)：
在現(xiàn)代通信電路中，數(shù)字鎖相環(huán)路(DPLL)用以通過鎖相到具有已知頻率的參考信號(hào)來產(chǎn)生具有任意頻率的輸出信號(hào)。為測(cè)量輸出信號(hào)的累加數(shù)字相位，DPLL可使用與時(shí)間-數(shù)字轉(zhuǎn)換器(TDC)組合的計(jì)數(shù)器。計(jì)數(shù)器可對(duì)輸出信號(hào)的循環(huán)中的累加相位的整數(shù)部分進(jìn)行計(jì)數(shù)，而TDC可測(cè)量累加相位的小數(shù)部分。在常規(guī)DPLL設(shè)計(jì)中，計(jì)數(shù)器通常實(shí)施為同步機(jī)構(gòu)，其中(例如)在DPLL輸出信號(hào)的每個(gè)上升沿處對(duì)多個(gè)D-Q觸發(fā)器進(jìn)行同步取樣。因?yàn)镈PLL輸出信號(hào)可為高頻信號(hào)，所以此同步機(jī)構(gòu)可消耗相應(yīng)高功率電平。將需要提供一種新穎DPLL計(jì)數(shù)器設(shè)計(jì)，其消耗的功率比現(xiàn)有技術(shù)同步計(jì)數(shù)器少， 同時(shí)穩(wěn)健且設(shè)計(jì)起來簡單。

發(fā)明內(nèi)容
本發(fā)明的一方面提供一種用于產(chǎn)生輸入信號(hào)的已歷經(jīng)循環(huán)的數(shù)目的數(shù)字表示的方法，所述方法包含在所述輸入信號(hào)的觸發(fā)事件時(shí)取樣第一D信號(hào)以產(chǎn)生第一 Q信號(hào)及第一互補(bǔ)Q信號(hào)，所述第一互補(bǔ)Q信號(hào)耦合到所述第一 D信號(hào)；在所述第一互補(bǔ)Q信號(hào)的觸發(fā)事件時(shí)取樣第二 D信號(hào)以產(chǎn)生第二 Q信號(hào)及第二互補(bǔ)Q信號(hào)，所述第二互補(bǔ)Q信號(hào)耦合到所述第二 D信號(hào)；在參考信號(hào)的觸發(fā)事件時(shí)取樣所述第一 Q信號(hào)以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的第一位；及在所述參考信號(hào)的第一延遲版本的觸發(fā)事件時(shí)取樣所述第二Q信號(hào)以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的第二位。本發(fā)明的另一方面提供一種用于產(chǎn)生輸入信號(hào)的已歷經(jīng)循環(huán)的數(shù)目的數(shù)字表示的設(shè)備，所述設(shè)備包含第一信號(hào)取樣器，其經(jīng)配置以在所述輸入信號(hào)的觸發(fā)事件時(shí)取樣第一 D信號(hào)以產(chǎn)生第一 Q信號(hào)及第一互補(bǔ)Q信號(hào)，所述第一互補(bǔ)Q信號(hào)耦合到所述第一 D信號(hào)；第二信號(hào)取樣器，其經(jīng)配置以在所述第一互補(bǔ)Q信號(hào)的觸發(fā)事件時(shí)取樣第二 D信號(hào)以產(chǎn)生第二 Q信號(hào)及第二互補(bǔ)Q信號(hào)，所述第二互補(bǔ)Q信號(hào)耦合到所述第二 D信號(hào)；第一輔助信號(hào)取樣器，其經(jīng)配置以在參考信號(hào)的觸發(fā)事件時(shí)取樣所述第一Q信號(hào)以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的第一位；及第二輔助信號(hào)取樣器，其經(jīng)配置以在所述參考信號(hào)的第一延遲版本的觸發(fā)事件時(shí)取樣所述第二Q信號(hào)以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的第二位。本發(fā)明的又一方面提供一種用于產(chǎn)生輸入信號(hào)的已歷經(jīng)循環(huán)的數(shù)目的數(shù)字表示的設(shè)備，所述設(shè)備包含用于對(duì)輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目進(jìn)行異步計(jì)數(shù)的計(jì)數(shù)裝置；及用于以恰當(dāng)延遲對(duì)所述計(jì)數(shù)裝置進(jìn)行取樣以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的取樣裝置。
本發(fā)明的再一方面提供一種用于產(chǎn)生輸入信號(hào)的已歷經(jīng)循環(huán)的數(shù)目的數(shù)字表示的計(jì)算機(jī)程序產(chǎn)品，所述產(chǎn)品包含計(jì)算機(jī)可讀媒體，其包含用于使計(jì)算機(jī)在所述輸入信號(hào)的觸發(fā)事件時(shí)取樣第一 D信號(hào)以產(chǎn)生第一 Q信號(hào)及第一互補(bǔ)Q信號(hào)的代碼，所述第一互補(bǔ)Q信號(hào)耦合到所述第一 D信號(hào)；用于使計(jì)算機(jī)在所述第一互補(bǔ)Q信號(hào)的觸發(fā)事件時(shí)取樣第二 D信號(hào)以產(chǎn)生第二 Q信號(hào)及第二互補(bǔ)Q信號(hào)的代碼，所述第二互補(bǔ)Q信號(hào)耦合到所述第二 D信號(hào)；用于使計(jì)算機(jī)在參考信號(hào)的觸發(fā)事件時(shí)取樣所述第一 Q信號(hào)以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的第一位的代碼；及用于使計(jì)算機(jī)在所述參考信號(hào)的第一延遲版本的觸發(fā)事件時(shí)取樣所述第二Q信號(hào)以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的第二位的代碼。


圖1描繪現(xiàn)有技術(shù)DPLL 10的實(shí)施方案。圖2說明在操作期間存在于DPLL 10中的邏輯信號(hào)的例子。圖3描繪用于圖1的DPLL 10中的計(jì)數(shù)器118的現(xiàn)有技術(shù)計(jì)數(shù)器實(shí)施方案300的實(shí)例。圖4說明存在于圖3中所示的現(xiàn)有技術(shù)計(jì)數(shù)器實(shí)施方案300中的邏輯信號(hào)的例子。圖5描繪根據(jù)本發(fā)明的異步計(jì)數(shù)器的示范性實(shí)施例500。圖6描繪存在于圖5中所示的示范性異步計(jì)數(shù)器實(shí)施方案500中的邏輯信號(hào)的例子。圖7描繪使用信號(hào)路徑延遲匹配技術(shù)實(shí)施的圖5中所描繪的延遲模塊502的示范性實(shí)施例700。圖8說明存在于圖7中所示的示范性延遲模塊700中的邏輯信號(hào)的例子。圖9描繪根據(jù)本發(fā)明的方法的示范性實(shí)施例。
具體實(shí)施例方式以下結(jié)合附圖闡述的具體實(shí)施方式
意在作為本發(fā)明的示范性實(shí)施例的描述，且并不意在表示可實(shí)踐本發(fā)明的僅有示范性實(shí)施例。在此描述各處所使用的術(shù)語“示范性”的意思是“充當(dāng)實(shí)例、例子或說明”，且應(yīng)未必被解釋為相對(duì)于其它示范性實(shí)施例優(yōu)選或有利。
具體實(shí)施方式
包括特定細(xì)節(jié)以便實(shí)現(xiàn)提供對(duì)本發(fā)明的示范性實(shí)施例的透徹理解的目的。所屬領(lǐng)域的技術(shù)人員將顯而易見可在無這些特定細(xì)節(jié)的情況下實(shí)踐本發(fā)明的示范性實(shí)施例。 在一些例子中，按框圖形式展示眾所周知的結(jié)構(gòu)及裝置以便避免模糊本文中呈現(xiàn)的示范性實(shí)施例的新穎性。在本說明書中及在權(quán)利要求書中，應(yīng)理解當(dāng)一元件被稱為“連接”或“耦合”到另一元件時(shí)，其可直接連接或耦合到另一元件，或可存在介入元件。相比來說，當(dāng)一元件被稱為“直接連接到”或“直接耦合到”另一元件時(shí)，不存在介入元件。圖1描繪現(xiàn)有技術(shù)DPLL 10的實(shí)施方案。DPLL 10包括數(shù)字相位比較器102、數(shù)字環(huán)路濾波器106、數(shù)字控制振蕩器(DCO) 114、計(jì)數(shù)器118、時(shí)間-數(shù)字轉(zhuǎn)換器(TDC) 120、校準(zhǔn)乘法器124及組合器126。
6
在操作期間，DCO 114產(chǎn)生具有由數(shù)字輸入信號(hào)112a控制的頻率的輸出信號(hào) 114a。輸出信號(hào)114a(也表示為DCLK)及參考信號(hào)130a(也表示為FCLK)被同時(shí)提供到計(jì)數(shù)器118及TDC 120。一般來說，參考信號(hào)130a的頻率可低于輸出信號(hào)114a的頻率。計(jì)數(shù)器118及TDC 120可經(jīng)配置以周期性測(cè)量從參考時(shí)間起已歷經(jīng)的DCO輸出信號(hào)114a的循環(huán)的累積數(shù)目，其中計(jì)數(shù)器118對(duì)已歷經(jīng)循環(huán)數(shù)目的整數(shù)部分進(jìn)行計(jì)數(shù)，且TDC 120測(cè)量剩余小數(shù)部分。TDC輸出信號(hào)120a在與計(jì)數(shù)器輸出118a組合(126)以形成組合器輸出信號(hào)126a之前進(jìn)一步乘以(124)校準(zhǔn)因子kc 122。組合器輸出信號(hào)126a表示DCO輸出信號(hào) 114a的所測(cè)量的累加相位。在圖1中，組合器輸出信號(hào)126a與累加目標(biāo)相位IOOa比較(102)以產(chǎn)生相位比較器輸出102a，接著將所述相位比較器輸出102a提供到環(huán)路濾波器106。將環(huán)路濾波器輸出 106a提供到增益元件112以產(chǎn)生信號(hào)112a，繼而提供信號(hào)112a以控制DCO輸出信號(hào)114a 的頻率。所屬領(lǐng)域的一般技術(shù)人員將了解，DPLL 10產(chǎn)生經(jīng)鎖相到參考信號(hào)130a的輸出信號(hào) 114a。請(qǐng)注意，僅出于說明性目的展示圖1中的DPLL 10的現(xiàn)有技術(shù)實(shí)施方案。所屬領(lǐng)域的一般技術(shù)人員將了解，本發(fā)明的技術(shù)可易于應(yīng)用于替代性DPLL架構(gòu)(圖中未繪示)。 舉例來說，DPLL 10可并入有圖1中未展示的額外濾波或增益元件。此外，DPLL 10可并入有用于使用(例如)此項(xiàng)技術(shù)中眾所周知的兩點(diǎn)調(diào)制技術(shù)來調(diào)制DCO輸出信號(hào)的頻率、振幅或相位的其它元件。預(yù)期這些示范性實(shí)施例處于本發(fā)明的范圍內(nèi)。圖2說明在操作期間存在于DPLL 10中的邏輯信號(hào)的例子。在圖2中，連同參考信號(hào)130a的例子或FCLK展示DCO輸出信號(hào)114a的例子或DCLK。計(jì)數(shù)器輸出信號(hào)118a指示從參考時(shí)間t = t0起已歷經(jīng)的DCLK的循環(huán)的累積整數(shù)數(shù)目。同時(shí)，可觀察到經(jīng)校準(zhǔn)TDC 輸出信號(hào)124a在FCLK的每一上升沿上指示在FCLK的所述上升沿與緊接于前的DCLK的上升沿之間歷經(jīng)的時(shí)間(以信號(hào)114a的循環(huán)表達(dá))。通過將計(jì)數(shù)器輸出信號(hào)118a與經(jīng)校準(zhǔn) TDC輸出信號(hào)124a組合而于FCLK的上升沿上產(chǎn)生組合器輸出信號(hào)126a。舉例來說，在時(shí)間t = tl處，計(jì)數(shù)器輸出信號(hào)118a具有值3，且經(jīng)校準(zhǔn)TDC輸出信號(hào)124a具有值0. 25，組合以產(chǎn)生組合器輸出信號(hào)126a的3. 25個(gè)循環(huán)的總累加相位。類似地，在時(shí)間t = t2處，計(jì)數(shù)器輸出信號(hào)118a具有值6，且經(jīng)校準(zhǔn)TDC輸出信號(hào)124a具有值 0. 5，組合以產(chǎn)生組合器輸出信號(hào)126a的6. 5個(gè)循環(huán)的總累加相位。請(qǐng)注意，所屬領(lǐng)域的一般技術(shù)人員將了解，圖1及圖2中所示的組合器輸出信號(hào) 126a及其它信號(hào)可大體上用任意單位表達(dá)，且本發(fā)明的范圍不限于所使用的任何特定單位。舉例來說，信號(hào)126a可用FCLK的循環(huán)來表達(dá)，或表達(dá)為圖2中展示或未展示的任何單位的按比例縮放版本。預(yù)期這些示范性實(shí)施例處于本發(fā)明的范圍內(nèi)。請(qǐng)注意，圖2中的信號(hào)只是出于說明的目的來展示，且并不意在將本發(fā)明的范圍約束于所示的DCLK與FCLK的任何特定關(guān)系。舉例來說，在替代示范性實(shí)施例(圖中未繪示)中，DCLK與FCLK的相對(duì)頻率可不同于所展示的相對(duì)頻率。預(yù)期這些示范性實(shí)施例處于本發(fā)明的范圍內(nèi)。圖3描繪用于圖1的DPLL 10中的計(jì)數(shù)器118的現(xiàn)有技術(shù)計(jì)數(shù)器實(shí)施方案300的實(shí)例。在圖3中，計(jì)數(shù)器300輸出形成從給定時(shí)間起在DCLK中已歷經(jīng)的循環(huán)的數(shù)目的二進(jìn)制表示的多個(gè)位d0、dl、d2等。為導(dǎo)出這些位，多個(gè)D-Q觸發(fā)器301及一邏輯模塊350經(jīng)配置以保持在DCLK中已歷經(jīng)的循環(huán)的數(shù)目的連續(xù)計(jì)數(shù)(running tally)。多個(gè)觸發(fā)器301 內(nèi)的每一 D-Q觸發(fā)器可由一參考數(shù)字301. η表示，其中變量η —般為對(duì)多個(gè)這些元件內(nèi)的一元件的每一例子的索引。確切地說，D-Q觸發(fā)器301經(jīng)配置為計(jì)數(shù)器觸發(fā)器，其Q輸出共同以二進(jìn)制記數(shù)法表示在任何時(shí)間的DCLK的已歷經(jīng)循環(huán)的數(shù)目。邏輯模塊350經(jīng)配置以使D-Q觸發(fā)器301的輸出位遞增。在所展示的示范性實(shí)施例中，邏輯模塊350輸入D-Q觸發(fā)器301的Qb (反相)輸出，確定Q(非反相)輸出的相應(yīng)值，且使所述值遞增(例如)一。邏輯模塊350將遞增的值提供回到觸發(fā)器301的D輸入，以在DCLK的下一上升沿上同步取樣。確切地說，將信號(hào) DCLK提供到觸發(fā)器301的CLK輸入(常規(guī)地標(biāo)記為每一觸發(fā)器的側(cè)向三角形)。類似地，觸發(fā)器301的Q輸出由D-Q觸發(fā)器310在FCLK的上升沿上同步取樣以產(chǎn)生位d0、dl、d2等。圖4說明存在于圖3中所示的現(xiàn)有技術(shù)計(jì)數(shù)器實(shí)施方案300中的邏輯信號(hào)的例子。在圖4中，在DCLK的接連上升沿上對(duì)包括301. 1,301. 2及301. 3的所有D-Q觸發(fā)器301的D輸入進(jìn)行取樣以產(chǎn)生每一觸發(fā)器的輸出Q/Qb。舉例來說，在時(shí)間t = tl處， DCLK 的相應(yīng)上升沿針對(duì) 301. I(Q)/301. I(Qb)產(chǎn)生值 0/1，針對(duì) 301. 2 (Q)/301. 2 (Qb)產(chǎn)生值0/1，且針對(duì)301. 3 (Q)/301. 3 (Qb)產(chǎn)生值0/1。在時(shí)間t = t2處，DCLK的相應(yīng)上升沿針對(duì) 301. I(Q)/301. I(Qb)取樣值 1/0，針對(duì) 301. 2 (Q)/301. 2 (Qb)取樣值 0/1，且針對(duì) 301. 3 (Q)/301. 3 (Qb)取樣值0/1。請(qǐng)注意，在在DCLK的上升沿上對(duì)觸發(fā)器301進(jìn)行同步取樣之后，所有Q/Qb輸出大體上在大致相同時(shí)間(即，在DCLK的上升沿之后的預(yù)規(guī)定時(shí)鐘到輸出時(shí)間td)可用。隨后，使用觸發(fā)器310在FCLK的上升沿上對(duì)D-Q觸發(fā)器301的Q/Qb 輸出進(jìn)行同步取樣以產(chǎn)生位d0、dl、d2。舉例來說，在時(shí)間t = tS處，F(xiàn)CLK的相應(yīng)上升沿針對(duì)輸出d0/dl/d2取樣值0/0/1。所屬領(lǐng)域的一般技術(shù)人員將了解，在圖3中所描繪的同步計(jì)數(shù)器實(shí)施方案300中， 要求信號(hào)DCLK驅(qū)動(dòng)多個(gè)觸發(fā)器301中的每一觸發(fā)器301. η的D輸入。因?yàn)镈CLK —般可為高頻信號(hào)，所以在DCLK的每個(gè)循環(huán)上驅(qū)動(dòng)所有D-Q觸發(fā)器301的D輸入中所消耗的功率可為相應(yīng)地高。此功率消耗可能為浪費(fèi)的，因?yàn)橛?jì)數(shù)器輸出d0、dl、d2等僅可在相對(duì)較慢參考信號(hào)FCLK的每個(gè)循環(huán)由DPLL取樣一次。圖5描繪根據(jù)本發(fā)明的異步計(jì)數(shù)器的示范性實(shí)施例500。在圖5中，觸發(fā)器501串聯(lián)連接，其中第一觸發(fā)器501. 1的CLK輸入直接耦合到DCLK，且每一觸發(fā)器501. η的Qb輸出信號(hào)耦合到緊接于后的觸發(fā)器501. (η+1)的CLK輸入。此外，每一觸發(fā)器501. η的Qb輸出信號(hào)反饋到同一觸發(fā)器的D輸入。同時(shí)，每一觸發(fā)器501. η的Q輸出信號(hào)耦合到多個(gè)觸發(fā)器510中的相應(yīng)觸發(fā)器510. η的D輸入。觸發(fā)器510由FCLK的連續(xù)延遲版本FCLK_dl、 FCLK_d2等計(jì)時(shí)。在所展示的示范性實(shí)施例中，F(xiàn)CLK的延遲版本由延遲模塊502產(chǎn)生。所屬領(lǐng)域的一般技術(shù)人員將了解，每一觸發(fā)器501. η的Qb輸出耦合回到同一觸發(fā)器的D輸入使每一觸發(fā)器的Q輸出以其相應(yīng)CLK輸入的頻率雙態(tài)觸發(fā)。所屬領(lǐng)域的一般技術(shù)人員將了解，通過將每一觸發(fā)器501. η的Qb輸出進(jìn)一步耦合到后繼的觸發(fā)器501. (η+1) 的CLK輸入，使用所展示的觸發(fā)器501的配置實(shí)現(xiàn)二進(jìn)制增量的操作。為說明觸發(fā)器501的功能性，圖6描繪存在于圖5中所示的示范性異步計(jì)數(shù)器實(shí)施方案500中的邏輯信號(hào)的例子。在圖6中，將第一觸發(fā)器501. 1的互補(bǔ)輸出501. I(Q)/501. I(Qb)展示為由于輸出501. I(Qb)耦合回到觸發(fā)器501. 1的輸入501. I(D) 的事實(shí)而在DCLK的每個(gè)上升沿上雙態(tài)觸發(fā)。輸出501. I(Q)/501. I(Qb)大體上在取樣信號(hào) DCLK的上升沿之后的預(yù)規(guī)定時(shí)鐘到輸出時(shí)間td處可用。同時(shí)，在信號(hào)501. I(Qb)的上升沿上對(duì)從反饋信號(hào)501. 2 (Qb)導(dǎo)出的到后續(xù)觸發(fā)器501. 2的D輸入進(jìn)行取樣以產(chǎn)生互補(bǔ)輸出 501. 2 (Q) /501. 2 (Qb)。輸出 501. 2 (Q)及 501. 2 (Qb)大體上在取樣信號(hào) 501. 1 (Qb)的上升沿之后的時(shí)間td處，或等效地，在DCLK的上升沿之后的2*td處可用。類似地，大體上在信號(hào)501. (n-1) (Qb)的上升沿上對(duì)到每一后續(xù)觸發(fā)器501. η的D輸入進(jìn)行取樣以產(chǎn)生互補(bǔ)輸出501. η (Q)/501. b (Qb)。一般來說，由于存在于觸發(fā)器501的異步取樣機(jī)構(gòu)中的延遲，每一觸發(fā)器501. η的輸出501. η (Q)/501. η (Qb)在DCLK的每一上升沿之后的大致間隔n*td處可用。請(qǐng)注意，就異步計(jì)數(shù)器500來說，信號(hào)DCLK僅需要驅(qū)動(dòng)單個(gè)觸發(fā)器501. 1的時(shí)鐘輸入，而用于觸發(fā)器501. η (η Φ 1)的剩余部分的時(shí)鐘輸入是從緊接于前的觸發(fā)器的Qb輸出導(dǎo)出。此與圖3中所示的同步計(jì)數(shù)器300形成對(duì)比，在同步計(jì)數(shù)器300中，要求信號(hào)DCLK 驅(qū)動(dòng)多個(gè)觸發(fā)器301的所有CLK輸入。因?yàn)槊恳挥|發(fā)器501. η的Qb輸出信號(hào)的頻率至多等于DCLK的頻率，且一般來說小于DCLK的頻率，所以可觀察到觸發(fā)器501消耗的功率比圖 3中所描繪的現(xiàn)有技術(shù)計(jì)數(shù)器實(shí)施方案300中的多個(gè)觸發(fā)器301少。此外，單獨(dú)的邏輯模塊 350對(duì)于計(jì)數(shù)器500來說并非必要，因?yàn)槿缦惹八枋鲞f增邏輯直接建置于觸發(fā)器501的配置中。如上文所描述，由于多個(gè)觸發(fā)器501的異步性質(zhì)，觸發(fā)器501. η的輸出信號(hào)可用于以相對(duì)于DCLK的上升沿變化的延遲進(jìn)行取樣。圖5及圖6進(jìn)一步說明使用延遲模塊502的觸發(fā)器501的輸出的異步取樣。在圖5中，在時(shí)間t = tFCLK處在參考信號(hào)FCLK的上升沿上對(duì)觸發(fā)器510. 1 (其D輸入耦合到觸發(fā)器501. 1的Q輸出信號(hào))進(jìn)行取樣以產(chǎn)生第一輸出位d0。觸發(fā)器510. 2(其D輸入耦合到觸發(fā)器501. 2的Q輸出信號(hào))由FCLK的延遲版本 FCLK_dl在時(shí)間t = tFCLK_dl處取樣以產(chǎn)生第二輸出位dl。類似地，觸發(fā)器510. 3 (其D 輸入耦合到觸發(fā)器501. 3的Q輸出信號(hào))由FCLK的延遲版本FCLK_d2在時(shí)間t = tFCLK_ d2處取樣以產(chǎn)生輸出位d2。圖6展示這些信號(hào)的時(shí)序。所屬領(lǐng)域的一般技術(shù)人員將了解， 所揭示的技術(shù)可應(yīng)用以建構(gòu)適應(yīng)于任意數(shù)目個(gè)輸出位的異步計(jì)數(shù)器。如參考圖5及圖6所描述，延遲模塊502可經(jīng)配置以使FCLK信號(hào)延遲連續(xù)增加的量，以確保僅在其已具有足夠時(shí)間來穩(wěn)定之后才對(duì)到觸發(fā)器510. η的D輸入信號(hào)進(jìn)行取樣。 在示范性實(shí)施例中，為對(duì)觸發(fā)器510. η的D輸入進(jìn)行取樣，F(xiàn)CLK信號(hào)被延遲預(yù)先計(jì)算的間隔n*td_maX加某容限，其中td_max表示多個(gè)觸發(fā)器中的所有觸發(fā)器501. η的時(shí)鐘到輸出時(shí)間的最大值。所屬領(lǐng)域的一般技術(shù)人員將了解，可根據(jù)(例如)計(jì)算機(jī)電路模擬及/或其它技術(shù)來確定td_maX的恰當(dāng)值。為避免如上文所述預(yù)先計(jì)算參數(shù)tdjiiax的值的需要，且為增加異步計(jì)數(shù)器設(shè)計(jì)的穩(wěn)健性，根據(jù)本發(fā)明的另一方面，可使用信號(hào)路徑延遲匹配技術(shù)來實(shí)施延遲模塊502。圖 7描繪使用這些信號(hào)路徑延遲匹配技術(shù)實(shí)施的圖5中所描繪的延遲模塊502的示范性實(shí)施例700。在圖7中，延遲模塊700并入有串聯(lián)耦合的多個(gè)觸發(fā)器720，其中觸發(fā)器720的延遲特性經(jīng)設(shè)計(jì)以與異步計(jì)數(shù)器500中的相應(yīng)觸發(fā)器501的延遲特性匹配。每一觸發(fā)器720. η的Q輸出耦合到緊接于后的觸發(fā)器720. (η+1)的CLK輸入。經(jīng)由延遲，每一觸發(fā)器720. η的Q輸出進(jìn)一步耦合到同一觸發(fā)器720. η的復(fù)位(R)輸入。在圖7中，由兩個(gè)串聯(lián)耦合的反相器740. na及740. nb產(chǎn)生延遲。每一觸發(fā)器720. η的Q輸出進(jìn)一步耦合到固定延遲元件730. η，所述固定延遲元件 730. η使相應(yīng)Q輸出延遲一延遲Τ。每一固定延遲元件730. η的輸出可提供為由延遲模塊 502產(chǎn)生的FCLK的連續(xù)延遲版本。舉例來說，延遲元件730. 2的輸出可提供為如圖7中所示的FCLK_dl，而延遲元件730. 3的輸出可提供為FCLK_d2。圖8說明圖7中所示的示范性延遲模塊700中存在的邏輯信號(hào)的例子。在圖8中， 可觀察到觸發(fā)器720. 1的Q輸出信號(hào)中的上升沿以恰當(dāng)延遲td跟隨參考信號(hào)FCLK中的相應(yīng)上升沿。使觸發(fā)器720. 1的Q輸出信號(hào)進(jìn)一步延遲一間隔T以產(chǎn)生信號(hào)FCLK_dl。類似地，可觀察到下一觸發(fā)器720. 2的Q輸出信號(hào)中的上升沿以恰當(dāng)延遲td跟隨觸發(fā)器720. 1 的Q輸出信號(hào)中的上升沿。觸發(fā)器720. 2的Q輸出信號(hào)進(jìn)一步延遲一間隔T以產(chǎn)生信號(hào) FCLK_d2。在示范性實(shí)施例中，可選擇間隔T以允許以足夠時(shí)間容限對(duì)觸發(fā)器510. η進(jìn)行取樣，以允許觸發(fā)器501的輸出信號(hào)在計(jì)數(shù)器500中穩(wěn)定。圖9描繪根據(jù)本發(fā)明的方法的示范性實(shí)施例。請(qǐng)注意，所述方法僅出于說明性目的來展示，且并不意在將本發(fā)明的范圍約束于所明確揭示的任何特定方法。在圖9中，在步驟900，所述方法在輸入信號(hào)的觸發(fā)事件時(shí)取樣第一 D信號(hào)以產(chǎn)生第一 Q/Qb輸出。在步驟910，所述方法在第一 Qb輸出的觸發(fā)事件時(shí)取樣第二 D信號(hào)以產(chǎn)生第二 Q/ Qb輸出。在步驟920，所述方法在參考信號(hào)的觸發(fā)事件時(shí)取樣第一 Q輸出以產(chǎn)生輸入信號(hào)的已歷經(jīng)循環(huán)的數(shù)目的數(shù)字表示的第一位。在步驟930，所述方法在參考信號(hào)的第一延遲版本的觸發(fā)事件時(shí)取樣第二 Q輸出以產(chǎn)生數(shù)字表示的第二位。所屬領(lǐng)域的技術(shù)人員應(yīng)理解，可使用多種不同技藝及技術(shù)中的任一者表示信息及信號(hào)。舉例來說，可通過電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或光粒子或其任何組合來表示可能貫穿以上描述所引用的數(shù)據(jù)、指令、命令、信息、信號(hào)、位、符號(hào)及碼片。所屬領(lǐng)域的技術(shù)人員將進(jìn)一步了解，結(jié)合本文中所揭示的示范性實(shí)施例而描述的各種說明性邏輯塊、模塊、電路及算法步驟可實(shí)施為電子硬件、計(jì)算機(jī)軟件或兩者的組合。 為了清楚說明硬件與軟件的此可互換性，各種說明性組件、塊、模塊、電路及步驟已根據(jù)其功能性而在上文大體描述。此功能性實(shí)施為硬件還是軟件取決于特定應(yīng)用及強(qiáng)加于整個(gè)系統(tǒng)的設(shè)計(jì)約束。所屬領(lǐng)域的技術(shù)人員可對(duì)于每一特定應(yīng)用以變化的方式實(shí)施所描述的功能性，但這些實(shí)施決策不應(yīng)被解釋為導(dǎo)致脫離本發(fā)明的示范性實(shí)施例的范圍?？赏ㄟ^通用處理器、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)或其它可編程邏輯裝置、離散門或晶體管邏輯、離散硬件組件或其經(jīng)設(shè)計(jì)以執(zhí)行本文中所描述的功能的任何組合來實(shí)施或執(zhí)行結(jié)合本文中所揭示的示范性實(shí)施例而描述的各種說明性邏輯塊、模塊及電路。通用處理器可為微處理器，但在替代方案中，處理器可為任一常規(guī)處理器、控制器、微控制器或狀態(tài)機(jī)。處理器也可被實(shí)施為計(jì)算裝置的組合， 例如，DSP與微處理器的組合、多個(gè)微處理器、結(jié)合一 DSP核心的一個(gè)或一個(gè)以上微處理器或任何其它此類配置。結(jié)合本文中所揭示的示范性實(shí)施例而描述的方法或算法的步驟可直接體現(xiàn)于硬件中、由處理器執(zhí)行的軟件模塊中或兩者的組合中。軟件模塊可駐留于隨機(jī)存取存儲(chǔ)器(RAM)、快閃存儲(chǔ)器、只讀存儲(chǔ)器(ROM)、電可編程ROM(EPROM)、電可擦除可編程 ROM(EEPROM)、寄存器、硬盤、可裝卸盤、CD-ROM或此項(xiàng)技術(shù)中已知的任何其它形式的存儲(chǔ)媒體中。示范性存儲(chǔ)媒體耦合到處理器，使得處理器可從存儲(chǔ)媒體讀取信息及將信息寫入到存儲(chǔ)媒體。在替代方案中，存儲(chǔ)媒體可與處理器成一體式。處理器及存儲(chǔ)媒體可駐留于ASIC 中。所述ASIC可駐留于用戶終端中。在替代方案中，處理器及存儲(chǔ)媒體可作為離散組件駐留于用戶終端中。在一個(gè)或一個(gè)以上示范性實(shí)施例中，所描述的功能可實(shí)施于硬件、軟件、固件或其任何組合中。如果實(shí)施于軟件中，則所述功能可作為一個(gè)或一個(gè)以上指令或代碼而存儲(chǔ)于計(jì)算機(jī)可讀媒體上或經(jīng)由計(jì)算機(jī)可讀媒體傳輸。計(jì)算機(jī)可讀媒體包括計(jì)算機(jī)存儲(chǔ)媒體與通信媒體兩者，通信媒體包括促進(jìn)將計(jì)算機(jī)程序從一處傳送到另一處的任何媒體。存儲(chǔ)媒體可為可由計(jì)算機(jī)存取的任何可用媒體。作為實(shí)例而非限制，這些計(jì)算機(jī)可讀媒體可包含 RAM、ROM、EEPROM、CD-ROM或其它光盤存儲(chǔ)裝置、磁盤存儲(chǔ)裝置或其它磁性存儲(chǔ)裝置，或可用以載運(yùn)或存儲(chǔ)呈指令或數(shù)據(jù)結(jié)構(gòu)形式的所要程序代碼且可由計(jì)算機(jī)存取的任何其它媒體。 又，可適當(dāng)?shù)貙⑷魏芜B接稱為計(jì)算機(jī)可讀媒體。舉例來說，如果使用同軸電纜、光纖電纜、雙絞線、數(shù)字用戶線(DSL)或例如紅外線、無線電及微波等無線技術(shù)從網(wǎng)站、服務(wù)器或其它遠(yuǎn)程源傳輸軟件，則同軸電纜、光纖電纜、雙絞線、DSL或例如紅外線、無線電及微波等無線技術(shù)均包括于媒體的定義中。在本文中使用時(shí)，磁盤及光盤包括壓縮光盤(CD)、激光光盤、光學(xué)光盤、數(shù)字多功能光盤(DVD)、軟盤及藍(lán)光光盤，其中磁盤通常以磁性方式再生數(shù)據(jù)，而光盤以光學(xué)方式用激光再生數(shù)據(jù)。以上各者的組合也應(yīng)包括于計(jì)算機(jī)可讀媒體的范圍內(nèi)。提供對(duì)所揭示示范性實(shí)施例的先前描述以使所屬領(lǐng)域的任何技術(shù)人員能夠制作或使用本發(fā)明。所屬領(lǐng)域的技術(shù)人員將顯而易見對(duì)這些示范性實(shí)施例的各種修改，且在不脫離本發(fā)明的精神或范圍的情況下，本文中定義的一般原理可應(yīng)用于其它示范性實(shí)施例。 因此，本發(fā)明并不意在限于本文中所展示的示范性實(shí)施例，而應(yīng)被賦予與本文中所揭示的原理及新穎特征相一致的最廣范圍。
1權(quán)利要求
1.一種用于產(chǎn)生輸入信號(hào)的已歷經(jīng)循環(huán)的數(shù)目的數(shù)字表示的方法，所述方法包含在所述輸入信號(hào)的觸發(fā)事件時(shí)對(duì)第一 D信號(hào)進(jìn)行取樣以產(chǎn)生第一 Q信號(hào)及第一互補(bǔ)Q 信號(hào)，所述第一互補(bǔ)Q信號(hào)耦合到所述第一 D信號(hào)；在所述第一互補(bǔ)Q信號(hào)的觸發(fā)事件時(shí)對(duì)第二 D信號(hào)進(jìn)行取樣以產(chǎn)生第二 Q信號(hào)及第二互補(bǔ)Q信號(hào)，所述第二互補(bǔ)Q信號(hào)耦合到所述第二 D信號(hào)；在參考信號(hào)的觸發(fā)事件時(shí)對(duì)所述第一Q信號(hào)進(jìn)行取樣以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的第一位；以及在所述參考信號(hào)的第一延遲版本的觸發(fā)事件時(shí)對(duì)所述第二Q信號(hào)進(jìn)行取樣以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的第二位。
2.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包含，對(duì)于所述輸入信號(hào)的循環(huán)的所述數(shù)目的所述數(shù)字表示中的多個(gè)位在第(n-1)互補(bǔ)Q信號(hào)的觸發(fā)事件時(shí)對(duì)第η D信號(hào)進(jìn)行取樣以產(chǎn)生第η Q信號(hào)及第η 互補(bǔ)Q信號(hào)，所述第η互補(bǔ)Q信號(hào)耦合到所述第η D信號(hào)；以及在所述參考信號(hào)的第(n-1)延遲版本的觸發(fā)事件時(shí)對(duì)所述第η Q信號(hào)進(jìn)行取樣以產(chǎn)生所述輸入信號(hào)的循環(huán)的所述已歷經(jīng)數(shù)目的所述數(shù)字表示的第η位；其中η為對(duì)所述輸入信號(hào)的循環(huán)的所述已歷經(jīng)數(shù)目的所述數(shù)字表示中的所述位的索弓丨，且η大于或等于3。
3.根據(jù)權(quán)利要求1所述的方法，每一信號(hào)的所述觸發(fā)事件為所述信號(hào)的上升沿。
4.根據(jù)權(quán)利要求1所述的方法，所述輸入信號(hào)為數(shù)字鎖相環(huán)路中的數(shù)字控制振蕩器 (DCO)的輸出信號(hào)，已歷經(jīng)循環(huán)的所述數(shù)目表示所述DCO輸出信號(hào)的累加相位的整數(shù)部分。
5.根據(jù)權(quán)利要求1所述的方法，所述參考信號(hào)的所述第一延遲版本相對(duì)于所述參考信號(hào)延遲一固定延遲。
6.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包含在所述參考信號(hào)的觸發(fā)事件時(shí)對(duì)靜態(tài)邏輯信號(hào)進(jìn)行取樣以產(chǎn)生第一延遲Q信號(hào)； 將所述第一延遲Q信號(hào)延遲第一預(yù)定延遲以產(chǎn)生所述參考信號(hào)的所述第一延遲版本；以及在所述第一延遲Q信號(hào)的延遲版本的觸發(fā)事件時(shí)復(fù)位所述第一延遲Q信號(hào)。
7.根據(jù)權(quán)利要求6所述的方法，所述靜態(tài)邏輯信號(hào)為邏輯“高”。
8.根據(jù)權(quán)利要求6所述的方法，其進(jìn)一步包含，對(duì)于所述輸入信號(hào)的循環(huán)的所述數(shù)目的所述數(shù)字表示中的多個(gè)位，重復(fù)以下步驟在第(n-1)互補(bǔ)Q信號(hào)的觸發(fā)事件時(shí)對(duì)第η D信號(hào)進(jìn)行取樣以產(chǎn)生第η Q信號(hào)及第η 互補(bǔ)Q信號(hào)，所述第η互補(bǔ)Q信號(hào)耦合到所述第η D信號(hào)；以及在所述參考信號(hào)的第(n-1)延遲版本的觸發(fā)事件時(shí)對(duì)所述第η Q信號(hào)進(jìn)行取樣以產(chǎn)生所述輸入信號(hào)的循環(huán)的所述數(shù)目的所述數(shù)字表示的第η位；其中η為對(duì)所述輸入信號(hào)的循環(huán)的所述數(shù)目的所述數(shù)字表示中的所述位的索引，且η 大于或等于3 ；所述方法進(jìn)一步包含在第(n-1)延遲Q信號(hào)的觸發(fā)事件時(shí)取樣靜態(tài)邏輯信號(hào)以產(chǎn)生第η延遲Q信號(hào)； 將所述第η延遲Q信號(hào)延遲第η預(yù)定延遲以產(chǎn)生所述參考信號(hào)的所述第η延遲版本；以及在所述第η延遲Q信號(hào)的延遲版本的觸發(fā)事件時(shí)復(fù)位所述第η延遲Q信號(hào)。
9.一種用于產(chǎn)生輸入信號(hào)的已歷經(jīng)循環(huán)的數(shù)目的數(shù)字表示的設(shè)備，所述設(shè)備包含第一信號(hào)取樣器，其經(jīng)配置以在所述輸入信號(hào)的觸發(fā)事件時(shí)對(duì)第一 D信號(hào)進(jìn)行取樣以產(chǎn)生第一 Q信號(hào)及第一互補(bǔ)Q信號(hào)，所述第一互補(bǔ)Q信號(hào)耦合到所述第一 D信號(hào)；第二信號(hào)取樣器，其經(jīng)配置以在所述第一互補(bǔ)Q信號(hào)的觸發(fā)事件時(shí)對(duì)第二 D信號(hào)進(jìn)行取樣以產(chǎn)生第二 Q信號(hào)及第二互補(bǔ)Q信號(hào)，所述第二互補(bǔ)Q信號(hào)耦合到所述第二 D信號(hào)；第一輔助信號(hào)取樣器，其經(jīng)配置以在參考信號(hào)的觸發(fā)事件時(shí)對(duì)所述第一 Q信號(hào)進(jìn)行取樣以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的第一位；以及第二輔助信號(hào)取樣器，其經(jīng)配置以在所述參考信號(hào)的第一延遲版本的觸發(fā)事件時(shí)對(duì)所述第二Q信號(hào)進(jìn)行取樣以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的笛一位
10.根據(jù)權(quán)利要求9所述的設(shè)備，每一信號(hào)取樣器包含一D-Q觸發(fā)器。
11.根據(jù)權(quán)利要求9所述的設(shè)備，每一信號(hào)的所述觸發(fā)事件為所述信號(hào)的上升沿。
12.根據(jù)權(quán)利要求9所述的設(shè)備，其進(jìn)一步包含第η信號(hào)取樣器，其經(jīng)配置以在第(η-1)互補(bǔ)Q信號(hào)的觸發(fā)事件時(shí)對(duì)第η D信號(hào)進(jìn)行取樣以產(chǎn)生第η Q信號(hào)及第η互補(bǔ)Q信號(hào)，所述第η互補(bǔ)Q信號(hào)耦合到所述第η D信號(hào)；以及第η輔助信號(hào)取樣器，其經(jīng)配置以在所述參考信號(hào)的第(η-1)延遲版本的觸發(fā)事件時(shí)對(duì)所述第η Q信號(hào)進(jìn)行取樣以產(chǎn)生所述輸入信號(hào)的循環(huán)的所述數(shù)目的所述數(shù)字表示的第η 位；其中η為對(duì)所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示中的所述位的索弓丨，且η大于或等于3。
13.根據(jù)權(quán)利要求9所述的設(shè)備，所述輸入信號(hào)為數(shù)字鎖相環(huán)路中的數(shù)字控制振蕩器 (DCO)的輸出信號(hào)，已歷經(jīng)循環(huán)的所述數(shù)目表示所述DCO輸出信號(hào)的累加相位的整數(shù)部分。
14.根據(jù)權(quán)利要求9所述的設(shè)備，所述參考信號(hào)的所述第一延遲版本相對(duì)于所述參考信號(hào)延遲一固定延遲。
15.根據(jù)權(quán)利要求9所述的設(shè)備，其進(jìn)一步包含匹配延遲取樣線，其包含第一匹配取樣器，其經(jīng)配置以在所述參考信號(hào)的觸發(fā)事件時(shí)對(duì)靜態(tài)邏輯信號(hào)進(jìn)行取樣以產(chǎn)生第一延遲Q信號(hào)，所述第一延遲Q信號(hào)在所述第一延遲Q信號(hào)的延遲版本的觸發(fā)事件時(shí)復(fù)位；以及第一延遲元件，其用于將所述第一延遲Q信號(hào)延遲第一預(yù)定延遲以產(chǎn)生所述參考信號(hào)的所述第一延遲版本。
16.根據(jù)權(quán)利要求15所述的設(shè)備，所述靜態(tài)邏輯信號(hào)為邏輯“高”。
17.根據(jù)權(quán)利要求15所述的設(shè)備，所述設(shè)備進(jìn)一步包含第η信號(hào)取樣器，其經(jīng)配置以在第(η-1)互補(bǔ)Q信號(hào)的觸發(fā)事件時(shí)對(duì)第η D信號(hào)進(jìn)行取樣以產(chǎn)生第η Q信號(hào)及第η互補(bǔ)Q信號(hào)，所述第η互補(bǔ)Q信號(hào)耦合到所述第η D信號(hào)；以及第η輔助信號(hào)取樣器，其經(jīng)配置以在所述參考信號(hào)的第(η-1)延遲版本的觸發(fā)事件時(shí)對(duì)所述第η Q信號(hào)進(jìn)行取樣以產(chǎn)生所述輸入信號(hào)的循環(huán)的所述數(shù)目的所述數(shù)字表示的第η位；其中η為對(duì)所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示中的所述位的索引，且η大于或等于3 ；所述匹配延遲線進(jìn)一步包含第(η-1)延遲線取樣器，其經(jīng)配置以在第(η-1)延遲Q信號(hào)的觸發(fā)事件時(shí)對(duì)靜態(tài)邏輯信號(hào)進(jìn)行取樣以產(chǎn)生第η延遲Q信號(hào)，所述第η延遲Q信號(hào)在所述第η延遲Q信號(hào)的延遲版本的觸發(fā)事件時(shí)復(fù)位；以及第(η-1)延遲元件，其將所述第η延遲Q信號(hào)延遲第η預(yù)定延遲以產(chǎn)生所述參考信號(hào)的所述第η延遲版本。
18.一種用于產(chǎn)生輸入信號(hào)的已歷經(jīng)循環(huán)的數(shù)目的數(shù)字表示的設(shè)備，所述設(shè)備包含 用于對(duì)輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目進(jìn)行異步計(jì)數(shù)的計(jì)數(shù)裝置；以及用于以恰當(dāng)延遲對(duì)所述計(jì)數(shù)裝置進(jìn)行取樣以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的取樣裝置。
19.一種用于產(chǎn)生輸入信號(hào)的已歷經(jīng)循環(huán)的數(shù)目的數(shù)字表示的計(jì)算機(jī)程序產(chǎn)品，所述產(chǎn)品包含計(jì)算機(jī)可讀媒體，其包含用于使計(jì)算機(jī)在所述輸入信號(hào)的觸發(fā)事件時(shí)對(duì)第一D信號(hào)進(jìn)行取樣以產(chǎn)生第一 Q信號(hào)及第一互補(bǔ)Q信號(hào)的代碼，所述第一互補(bǔ)Q信號(hào)耦合到所述第一 D信號(hào)；用于使計(jì)算機(jī)在所述第一互補(bǔ)Q信號(hào)的觸發(fā)事件時(shí)對(duì)第二D信號(hào)進(jìn)行取樣以產(chǎn)生第二 Q信號(hào)及第二互補(bǔ)Q信號(hào)的代碼，所述第二互補(bǔ)Q信號(hào)耦合到所述第二 D信號(hào)；用于使計(jì)算機(jī)在參考信號(hào)的觸發(fā)事件時(shí)對(duì)所述第一Q信號(hào)進(jìn)行取樣以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的第一位的代碼；以及用于使計(jì)算機(jī)在所述參考信號(hào)的第一延遲版本的觸發(fā)事件時(shí)對(duì)所述第二Q信號(hào)進(jìn)行取樣以產(chǎn)生所述輸入信號(hào)的已歷經(jīng)循環(huán)的所述數(shù)目的所述數(shù)字表示的第二位的代碼。
全文摘要
本發(fā)明提供用于低功率異步計(jì)數(shù)器的設(shè)計(jì)技術(shù)。在示范性實(shí)施例中，多個(gè)觸發(fā)器的時(shí)鐘輸入及信號(hào)輸出串聯(lián)連接以實(shí)施異步計(jì)數(shù)機(jī)構(gòu)。所述多個(gè)觸發(fā)器的信號(hào)輸出由參考信號(hào)的連續(xù)延遲版本進(jìn)行取樣。本發(fā)明揭示用于產(chǎn)生參考信號(hào)的連續(xù)延遲版本的其它設(shè)計(jì)技術(shù)。在示范性實(shí)施例中，異步計(jì)數(shù)技術(shù)可用于數(shù)字鎖相環(huán)路(DPLL)的高速計(jì)數(shù)器中。
文檔編號(hào)H03K21/12GK102171929SQ200980139197
公開日2011年8月31日 申請(qǐng)日期2009年10月8日 優(yōu)先權(quán)日2008年10月8日
發(fā)明者張剛 申請(qǐng)人:高通股份有限公司