專利名稱：導(dǎo)電切換電路及其操作方法、導(dǎo)電切換電路塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及導(dǎo)電切換電路，導(dǎo)電切換電路塊，以及導(dǎo)電切換電路的操作方法。
背景技術(shù)：
近年來(lái)，在諸如便攜式電話終端等等的移動(dòng)通信設(shè)備中，GHz頻帶中的高頻的電磁 波被用作載波。在移動(dòng)通信設(shè)備中使用半導(dǎo)體開關(guān)(導(dǎo)電切換電路)。作為半導(dǎo)體開關(guān)，通 常使用GaAs場(chǎng)效應(yīng)晶體管。然而，隨著近年來(lái)微結(jié)構(gòu)技術(shù)的進(jìn)步，逐漸地使用MOSFET(金 屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。圖1是示出MOSFET的一個(gè)示例的電路圖。此MOSFET 100被布置為在導(dǎo)通狀態(tài)下 第一端子101被電氣地連接至第二端子102。在M0SFET100中，漏極被連接至第一端子101， 并且源極被連接至第二端子102。而且，MOSFET 100的柵極經(jīng)由第一電阻器104被連接至 用于控制柵極電壓的控制端子103。MOSFET 100的背柵經(jīng)由第二電阻器105接地。圖2示出處于導(dǎo)通狀態(tài)的等效電路。在導(dǎo)通狀態(tài)下，第一端子101和第二端子102 被電氣地連接。這時(shí)，MOSFET 100能夠被視為電阻器。圖3示出處于截止?fàn)顟B(tài)的MOSFET的等效電路。在MOSFET中，在背柵和源極之間 以及在背柵和漏極之間，分別包括PN結(jié)二極管。因此，在截止?fàn)顟B(tài)下，在漏極和背柵之間生 成結(jié)電容C3，并且在源極和背柵之間生成結(jié)電容C4。而且，經(jīng)由柵極絕緣膜在漏極和柵極 之間生成重疊電容Cl，并且在源極和柵極之間還生成重疊電容C2。在截止?fàn)顟B(tài)下，存在通 過(guò)電容Cl至C4泄漏高頻信號(hào)的情況。在圖3中，當(dāng)?shù)谝浑娮杵?04和第二電阻器105充分大時(shí)，能夠認(rèn)為柵極端和背柵 端是斷開的。結(jié)果，如圖4中所示，電容Cl至C4能夠被表示為一個(gè)電容。該一個(gè)電容(等 效中斷電容)能夠被認(rèn)為是表示在截止?fàn)顟B(tài)的高頻信號(hào)的泄漏性質(zhì)的性能指標(biāo)。在日本專利公開(JP-P 2006-332416A)中描述了用于減少等效中斷電容的技術(shù)。 在JP-P 2006-332416A中，描述了一種半導(dǎo)體器件。該半導(dǎo)體器件具有被形成在第一導(dǎo)電 型的阱中的第二導(dǎo)電型的源極和漏極。在截止?fàn)顟B(tài)，電壓從控制端子施加給源極和漏極，從 而在源極和阱之間以及漏極和阱之間包括的PN結(jié)被反向偏置。另外，作為發(fā)明人能夠已知的技術(shù)，引用了日本專利No. 2964975、日本專利公開 (JP-P 2007-214825A)以及日本專利公開(JP-P2006-121217A)。

發(fā)明內(nèi)容
圖5是示出在JP-P 2006-332416A中描述的半導(dǎo)體器件的電路圖。如圖5中所示， MOSFET 100中的源極和漏極中的一個(gè)經(jīng)由電阻器106連接至控制端子110。而且，源極和 漏極中的另一個(gè)經(jīng)由電阻器107連接至控制端子110。圖6是示出在JP-P 2006-332416A中描述的截止?fàn)顟B(tài)的半導(dǎo)體器件的等效電路。 如圖6中所示，在截止?fàn)顟B(tài)，MOSFET 100被表示為等效中斷電容。在截止?fàn)顟B(tài)，電壓被從控 制端子110施加給源極和漏極從而被包括在源極和阱之間以及漏極和阱之間的PN結(jié)被反向偏置。結(jié)果，等效中斷電容被減少以防止高頻信號(hào)的泄漏。在這里，為了將電壓施加給源 極和漏極，從直流的方面，應(yīng)將源極和漏極與外部端子(第一端子101和第二端子102)分 隔。為此，如圖5中所示，電容器108被插入在外部端子101和MOSFET 100之間，并且電容 器109被插入在外部端子102和MOSFET 100之間。另一方面，圖7是示出導(dǎo)通狀態(tài)的在圖5中描述的半導(dǎo)體器件的等效電路。如圖 7中所示，在導(dǎo)通狀態(tài)，存在用于切斷直流的電容器(108，109)。因此，產(chǎn)生由電容器(108， 109)的電抗引起的插入損耗。為了減少電抗，應(yīng)增加電容器的電容值，并且很難使半導(dǎo)體器件小型化。例如，假 設(shè)導(dǎo)通狀態(tài)的MOSFET 100的電阻是100 Ω。這時(shí)，電容器108，109中的每一個(gè)所要求的電 抗被假定為5 Ω或者更少。在這里，當(dāng)從第一端子101到第二端子102的高頻信號(hào)的頻率是 基于ISM帶的2. 4GHz時(shí)，電容器108，109中的每一個(gè)所要求的電容值變成13pF。在這樣的 情況下，盡管半導(dǎo)體器件的面積被增加，但是電容器能夠被形成在半導(dǎo)體器件中。然后，當(dāng) 高頻信號(hào)的頻率是800MHz時(shí)，每個(gè)電容器所要求的電容值變成40pF。而且，當(dāng)高頻信號(hào)的 頻率是基于FM信號(hào)的70MHz時(shí)，所要求的電容值變成450pF。而且，例如，在用作SPDT (單 刀雙擲)開關(guān)的情況下，在一個(gè)芯片中要求8個(gè)電容器。這樣，取決于高頻信號(hào)的頻率和所 要求的電容器的數(shù)目，很難將電容器形成在一個(gè)芯片中。如果在芯片的外面制備電容器，那 么部件的數(shù)目增加，安裝板被復(fù)雜化，并且安裝板的面積增加。S卩，如上所述，當(dāng)為了切斷直流使用電容器時(shí)，產(chǎn)生由于電抗引起的插入損耗。根據(jù)本發(fā)明的導(dǎo)電切換電路具有第一 M0SFET、經(jīng)由第一節(jié)點(diǎn)被連接至第一 MOSFET的第二M0SFET、以及被連接至第一節(jié)點(diǎn)的第一控制端子。第一MOSFET和第二MOSFET 被連接為在導(dǎo)通狀態(tài)下是串聯(lián)的。當(dāng)?shù)谝?MOSFET和第二 MOSFET是截止?fàn)顟B(tài)時(shí)，第一控制 端子將電壓施加給第一節(jié)點(diǎn)從而在第一 MOSFET和第二 MOSFET中生成的電容被減少。根據(jù)本發(fā)明，在第一 MOSFET和第二 MOSFET中生成的等效中斷電容切斷來(lái)自外部 端子的直流。結(jié)果，通過(guò)將電壓施加給第一節(jié)點(diǎn)能夠減少在第一 MOSFET和第二 MOSFET中 生成的電容。因此，能夠防止高頻信號(hào)的泄漏。另一方面，在導(dǎo)通狀態(tài)，第一 MOSFET和第二 MOSFET擔(dān)任電阻器。結(jié)果，不存在由用于切斷直流的導(dǎo)體的電抗引起的插入損耗。根據(jù)本發(fā)明的導(dǎo)電切換電路塊包括第一導(dǎo)電切換電路，其被提供在第一端和第 二端之間并且在導(dǎo)通狀態(tài)將第一端連接至第二端；和第二導(dǎo)電切換電路，其被提供在接地 和第二端之間并且在截止?fàn)顟B(tài)將第二端連接至接地。第一導(dǎo)電切換電路和第二導(dǎo)電切換電 路中的每一個(gè)是上述的導(dǎo)電切換電路。根據(jù)本發(fā)明的導(dǎo)電切換電路的操作方法是下述導(dǎo)電切換電路的操作方法，該導(dǎo)電 切換電路具有第一 M0SFET、經(jīng)由第一節(jié)點(diǎn)被連接至第一MOSFET的第二 M0SFET、以及被連接 至第一節(jié)點(diǎn)的第一控制端子。第一 MOSFET和第二 MOSFET被連接為在導(dǎo)通狀態(tài)是串聯(lián)的。 該操作方法包括控制第一 MOSFET和第二 MOSFET使其處于截止?fàn)顟B(tài)；并且在截止?fàn)顟B(tài)將 電壓施加給第一節(jié)點(diǎn)從而在第一 MOSFET和第二 MOSFET中生成的電容被減少。根據(jù)本發(fā)明，提供了導(dǎo)電切換電路、導(dǎo)電切換電路塊、以及導(dǎo)電切換電路的操作方 法，其中沒(méi)有生成由用于切斷直流的電容器的電抗引起的插入損失。


圖1是示出MOSFET的一個(gè)示例的電路圖；圖2是示出導(dǎo)通狀態(tài)的等效電路的電路圖；圖3是示出截止?fàn)顟B(tài)的MOSFET的等效電路的電路圖；圖4是示出截止?fàn)顟B(tài)的MOSFET的等效電路的電路圖；圖5是示出半導(dǎo)體器件的一個(gè)示例的電路圖；圖6是示出當(dāng)半導(dǎo)體器件處于截止?fàn)顟B(tài)時(shí)的等效電路的電路圖；圖7是示出當(dāng)半導(dǎo)體器件處于導(dǎo)通狀態(tài)時(shí)的等效電路的電路圖；圖8A是示出根據(jù)第一實(shí)施例的導(dǎo)電切換電路的電路圖；圖8B是示出根據(jù)第一實(shí)施例的變化的導(dǎo)電切換電路的電路圖；圖9是示出根據(jù)第一實(shí)施例的處于截止?fàn)顟B(tài)的等效電路的電路圖；圖10是示出處于導(dǎo)通狀態(tài)的導(dǎo)電切換電路的等效電路圖；圖IlA是示出根據(jù)第二實(shí)施例的導(dǎo)電切換電路的電路圖；圖IlB是示出根據(jù)第二實(shí)施例的變化的導(dǎo)電切換電路的電路圖；圖IlC是示出根據(jù)第二實(shí)施例的另一變化的導(dǎo)電切換電路的電路圖；圖12是示出根據(jù)第二實(shí)施例的處于截止?fàn)顟B(tài)的導(dǎo)電切換電路的等效電路圖；圖13是示出根據(jù)第二實(shí)施例的處于導(dǎo)通狀態(tài)的導(dǎo)電切換電路的等效電路圖；圖14是示出根據(jù)第三實(shí)施例的導(dǎo)電切換電路的電路圖；圖15是示出根據(jù)第四實(shí)施例的導(dǎo)電切換電路塊的電路圖；以及圖16是示出根據(jù)第六實(shí)施例的導(dǎo)電切換電路的電路圖。
具體實(shí)施例方式(第一實(shí)施例)下面將會(huì)參考附圖描述本發(fā)明的第一實(shí)施例。圖8A是示出根據(jù)本實(shí)施例的導(dǎo)電 切換電路20的電路圖。如圖8A中所示，導(dǎo)電切換電路20包括第一端子3、第二端子4、第一 MOSFET 1、第 二 MOSFET 2、第一控制端子5、以及第二控制端子6。導(dǎo)電切換電路20被設(shè)計(jì)為從第一端子 3輸入高頻信號(hào)并且在導(dǎo)通狀態(tài)將該高頻信號(hào)輸出至第二端子4。第一 MOSFET 1和第二 MOSFET 2經(jīng)由第一節(jié)點(diǎn)17連接。第一 MOSFET 1和第二 MOSFET 2被提供為在導(dǎo)通狀態(tài)下第一端子3和第二端子4被電氣地連接并且在截止?fàn)顟B(tài)下 第一端子3和第二端子4被電氣地分離。具體地，在第一 MOSFET 1中，源極和漏極中的一 個(gè)被連接至第一端子3，并且另一個(gè)被連接至第一節(jié)點(diǎn)17。而且，在第二 MOSFET 2中，源極 和漏極中的一個(gè)被連接至第一節(jié)點(diǎn)17，并且另一個(gè)被連接至第二端子4。S卩，在導(dǎo)通狀態(tài)下 第一 MOSFET 1和第二 MOSFET 2被串聯(lián)地電氣地連接。在本實(shí)施例中，假定第一 MOSFET 1和第二 MOSFET 2中的每一個(gè)是增強(qiáng)型的N溝道M0SFET。而且，在第一 MOSFET 1和第二 MOSFET 2中，它們的背柵分別經(jīng)由電阻器(21， 22)被接地。提供第一控制端子5以減少導(dǎo)通狀態(tài)下第一 MOSFET 1和第二 MOSFET 2中生成的 電容。第一控制端子5經(jīng)由電阻器7連接至第一節(jié)點(diǎn)17。電阻器7的電阻值被設(shè)置為在導(dǎo)通狀態(tài)下經(jīng)過(guò)第一端子3到第二端子4的信號(hào)沒(méi)有被泄漏給第一控制端子5 (例如，IOkQ 或者更大)。提供第二控制端子6以切換導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)。第二控制端子6經(jīng)由電阻器8被連接至第一 MOSFET 1的柵極。而且，第二控制端子6經(jīng)由電阻器9被連接至第二 MOSFET 2的柵極。電阻器8和9的每個(gè)值被設(shè)置為防止通過(guò)信號(hào)的泄漏(例如，IOkQ或者更大)。在下面將會(huì)描述導(dǎo)通狀態(tài)下的導(dǎo)電切換電路20的操作。在第一 MOSFET 1和第二 MOSFET 2中的每一個(gè)中，假定閾值電壓Vth是0. 7V。假 定OV的電壓從第二控制端子6施加到每個(gè)MOSFET的柵極，并且+3V的電壓從第一控制端 子5施加到第一節(jié)點(diǎn)17。這時(shí)，第一 MOSFET 1和第二 MOSFET 2將第一端子3—側(cè)和第二 端子4 一側(cè)分別視為源極。為此，[在柵極和源極之間生成的電壓Vgs-閾值電壓Vth]為
。然后，溝道被絕緣。因此，導(dǎo)電切換電路20變成截止?fàn)顟B(tài)。圖9是示出截止?fàn)顟B(tài)的導(dǎo)電切換電路20的等效電路圖。如圖9中所示，第一 MOSFET 1和第二 MOSFET 2被表示為電容器。使用該電容器，從直流的方面，第一節(jié)點(diǎn)17與 第一端子3和第二端子4相分離。為此，通過(guò)被施加給第一節(jié)點(diǎn)17的電壓，使包括在每個(gè) MOSFET(1,2)的背柵和漏極之間的PN結(jié)反向偏置。因此，PN結(jié)的耗盡層被擴(kuò)大，并且在漏 極和背柵之間生成的電容被減少。結(jié)果，減少了每個(gè)MOSFET (1，2)的等效中斷電容，并且防 止高頻率信號(hào)的泄漏。接下來(lái)，將會(huì)描述導(dǎo)通狀態(tài)的導(dǎo)電切換電路的操作。假定+3V的電壓從第二控制端子6施加到各MOSFET (1,2)的柵極，并且OV的電壓 從第一控制端子5施加到第一節(jié)點(diǎn)17。這時(shí)，建立[Vgs-Vth = +3-0. 7 = 2. 3V]，并且導(dǎo)通 每個(gè)MOSFET (1，2)的溝道。圖10示出導(dǎo)通狀態(tài)的導(dǎo)電切換電路20的等效電路。如圖10中所示，M0SFET(1, 2)被視為電阻器。在這里，OV從第一控制端子5施加到第一節(jié)點(diǎn)17，并且電阻器7充分大。 因此，從第一端子3到第二端子4的信號(hào)沒(méi)有被泄漏給第一控制端子5。而且，由于在第一 端子3和第二端子4之間不存在電容器，所以沒(méi)有產(chǎn)生電抗的插入損耗。即，根據(jù)本實(shí)施例， MOSFET在截止?fàn)顟B(tài)用作用于切斷直流的電容器，并且MOSFET在導(dǎo)通狀態(tài)用作電阻器。因此， 能夠抑制截止?fàn)顟B(tài)下的高頻信號(hào)的泄漏，而在導(dǎo)通狀態(tài)下沒(méi)有產(chǎn)生由電抗引起的插入損耗。而且，根據(jù)本實(shí)施例，能夠減少最大容許輸入功率。這將在下面進(jìn)行描述。在MOSFET中，典型地，為了減少導(dǎo)通狀態(tài)下的溝道的電阻值而將閾值電壓設(shè)置為 低。例如，在通過(guò)3V的電壓操作的增強(qiáng)型的N-MOSFET中，閾值電壓Vth被設(shè)置為大約0. 7V。 在這里，通過(guò)用圖1中所示的前述的MOSFET舉例來(lái)描述MOSFET的最大容許輸入功率。在 圖1中所示的MOSFET中，假定第二端子102接地。在這樣的情況下，如果OV從控制端子 103施加到柵極，那么MOSFET 100的溝道被絕緣以處于截止?fàn)顟B(tài)。這時(shí)，假定具有1. 4V的 幅值的交流電壓被施加給第一端子101。這時(shí)，在MOSFET 100中，通過(guò)由圖3中所示的電 容C1、C2引起的壓降，在柵極和源極之間以及柵極和漏極之間施加其幅值是0. 7V的交流電 壓。當(dāng)在柵極和源極之間施加的信號(hào)的電壓最大(0.7V)時(shí)，在柵極和源極之間施加的電壓 等于MOSFET 100的閾值電壓。因此，沒(méi)有保持截止?fàn)顟B(tài)。S卩，在此MOSFET 100中，當(dāng)其幅 值是1. 4V或者更大的交流電壓被提供作為輸入信號(hào)時(shí)沒(méi)有保持截止?fàn)顟B(tài)。S卩，在圖1中所 示的MOSFET中，最大容許輸入功率是1. 4V。
另一方面，在根據(jù)本實(shí)施例的導(dǎo)電切換電路20中，在截止?fàn)顟B(tài)下，第一 MOSFET 1 和第二 MOSFET 2被表示為電容器，如圖9中所示。當(dāng)?shù)谝?M0SFET1和第二 MOSFET 2是等 效的并且高頻信號(hào)的交流電壓被施加給第一端子3時(shí)，通過(guò)兩個(gè)MOSFET (1，2)相等地分壓 施加的直流電壓。當(dāng)假定每個(gè)MOSFET (1，2)能夠保持截止?fàn)顟B(tài)所處的電壓的幅值為如上所 述的1. 4V或者更大時(shí)，導(dǎo)電切換電路20的最大容許輸入功率變成2. 8V，是電壓的幅值的2 倍。即，根據(jù)本發(fā)明，與圖1中所示的MOSFET相比，能夠增加最大容許輸入功率。而且，通過(guò)Wg表示圖1中所示的MOSFET的柵極寬度并且通過(guò)Rch表示溝道電阻。 這時(shí)，如圖2中所示，通過(guò)Ron 1 = Rch表示導(dǎo)通狀態(tài)下的圖1中所示的MOSFET的電阻Ron 1。
相反地，在本實(shí)施例中的導(dǎo)電切換電路20中，當(dāng)每個(gè)M0SFET(1，2)的柵極寬度被 設(shè)置為2 X Wg時(shí)，能夠只增加最大容許輸入功率而沒(méi)有增加導(dǎo)通狀態(tài)的電阻。即，當(dāng)柵極寬 度被設(shè)置為2 X Wg時(shí)，導(dǎo)通狀態(tài)的電阻變成[Rch/2+Rch/2] = Rch = Ronl。因此，能夠只增 加最大容許輸入功率而沒(méi)有改變導(dǎo)通狀態(tài)的電阻。如上所述，根據(jù)本實(shí)施例，為了切斷直流，使用不是電容器的截止?fàn)顟B(tài)的M0SFET。 因此，能夠防止截止?fàn)顟B(tài)下高頻信號(hào)的泄漏而沒(méi)有產(chǎn)生導(dǎo)通狀態(tài)下的插入損耗。為了減少 導(dǎo)通狀態(tài)下的插入損耗，沒(méi)有要求大尺寸的電容器，并且能夠減少導(dǎo)電切換電路20的面 積。而且，在導(dǎo)通狀態(tài)下的電阻沒(méi)有任何改變的情況下能夠增加最大容許輸入功率。這樣，在本實(shí)施例中，每個(gè)MOSFET的背柵通過(guò)電阻器被接地。然而，不需要每個(gè) MOSFET的背柵被接地。圖8B示出根據(jù)本實(shí)施例的變化的導(dǎo)電切換電路20。在此導(dǎo)電切換 電路20中，MOSFET的背柵經(jīng)由電阻器(21，22)被連接至公共電勢(shì)端子23。在截止?fàn)顟B(tài)，用 于減少在每個(gè)MOSFET中產(chǎn)生的電容的電壓被從公共電勢(shì)端子23施加給每個(gè)MOSFET的背 柵。即，其極性與被施加給第一節(jié)點(diǎn)17的電壓的極性相反的電壓(例如，-3V)被施加給每 個(gè)MOSFET的背柵。因此，在每個(gè)MOSFET中，漏極和背柵之間的PN結(jié)的電容被進(jìn)一步減少， 并且在每個(gè)MOSFET中生成的等效中斷電容能夠被進(jìn)一步減少。而且，通過(guò)襯底的偏置效應(yīng) 能夠進(jìn)一步減少每個(gè)MOSFET的閾值電壓。例如，當(dāng)(-3V)被施加給每個(gè)MOSFET的背柵時(shí)， 每個(gè)MOSFET的基本的閾值電壓能夠從0. 7V增加到1. 0V。結(jié)果，在一個(gè)MOSFET中維持截止 狀態(tài)所處的電壓能夠從1. 4V增加到2. 0V。(第二實(shí)施例)接下來(lái)，在下面將會(huì)描述本發(fā)明的第二實(shí)施例。圖IlA是示出根據(jù)本實(shí)施例的導(dǎo) 電切換電路20的電路圖。在導(dǎo)電切換電路20中，第三MOSFET 18被添加給上述實(shí)施例。由 于其它的結(jié)構(gòu)能夠與上述實(shí)施例相同，所以省略了它們?cè)敿?xì)的描述。如圖IlA中所示，第三MOSFET 18被提供在第二 MOSFET 2和第二端子4之間。第 三MOSFET 18的源極和漏極中的一個(gè)被連接至第二節(jié)點(diǎn)19，并且另一個(gè)被連接至第二端子 4。第二 MOSFET 2的源極和漏極在與第一節(jié)點(diǎn)17相反的一側(cè)連接到第二節(jié)點(diǎn)19。而且，第 三MOSFET 18的柵極經(jīng)由電阻器11被連接至第二控制端子6。第二節(jié)點(diǎn)19經(jīng)由電阻器10 被連接至第一控制端子5。電阻器11和10的電阻值中的每一個(gè)被設(shè)置為在導(dǎo)通狀態(tài)沒(méi)有 泄漏高頻信號(hào)(例如，IOkQ或者更多)。將會(huì)描述處于截止?fàn)顟B(tài)的導(dǎo)電切換電路20的操作。與上述實(shí)施例相類似，假定 MOSFET (1，2以及18)的每個(gè)閾值電壓Vth為0. 7V。假定OV的電壓從第二控制端子6施加 到各MOSFET (1，2以及18)的柵極。而且，假定+3V的電壓從第一控制端子5施加到第一節(jié)點(diǎn)17和第二節(jié)點(diǎn)19。這時(shí)，第一 MOSFET 1和第三MOSFET18將第一端子3的一側(cè)和第二 端子4的一側(cè)分別視為源極。根據(jù)[Vgs-Vth = 0-0. 7 = -0. 7V]絕緣第一 MOSFET 1和第 三MOSFET 18的溝道。另一方面，通過(guò)第一控制端子5將第二 MOSFET 2中的源極和漏極偏 置到 +3V。根據(jù)[Vgs-Vth = -3. 0-0. 7 = -3. 7V]，絕緣第二 MOSFET 2 的溝道。圖12示出處于截止?fàn)顟B(tài)的導(dǎo)電切換電路20的等效電路。如圖12中所示， MOSFET(1,2以及18)被表示為電容器。在第二 MOSFET 2中，通過(guò)被施加給第一節(jié)點(diǎn)17和 第二節(jié)點(diǎn)19的電壓減少形成在源極和背柵之間的電容以及形成在漏極和背柵之間的電 容。而且，在第一 M0SFET1和第三MOSFET 18中，通過(guò)被施加給第一節(jié)點(diǎn)17和第二節(jié)點(diǎn)19 的電壓減少在漏極和背柵之間形成的電容。因此，與上述實(shí)施例相類似，能夠減少截止?fàn)顟B(tài) 下MOSFET中生成的電容，并且防止高頻信號(hào)的泄漏。而且，在第二MOSFET 2 中，建立[Vgs-Vth = -3. 0-0. 7 = -3. 7V]。因此，在第二 MOSFET 2中，當(dāng)交流電壓信號(hào)的幅值小于7. 4V時(shí)能夠保持截止?fàn)顟B(tài)。在這里，例如，假定第 一 M0SFET、第二 M0SFET、以及第三MOSFET之間的柵極寬度的比率被設(shè)置為5 1 5。這 時(shí)，在導(dǎo)通狀態(tài)，在第一 M0SFET、第二 M0SFET、以及第三MOSFET之間的等效中斷電容的比率 被設(shè)置為5 1 5。在這里，假定第二端子4被接地并且交流電壓信號(hào)被施加給第一端子 3。在這樣的情況下，在截止?fàn)顟B(tài)，在第一MOSFET、第二MOSFET以及第三MOSFET之間，通過(guò)等 效中斷電容的壓降的比率變成1 5 1。即，大部分的壓降能夠被分配給第二 MOSFET 2。 假定從第一端子3輸入具有9. 8V的幅值的交流電壓信號(hào)。這時(shí)，第一M0SFET、第二M0SFET、 以及第三MOSFET的壓降分別變成1. 4V、7. 0V、以及1. 4V。在所有的每個(gè)MOSFET (1，2以及 18)中，能夠保持截止?fàn)顟B(tài)。即，導(dǎo)電切換電路20的最大容許輸入功率變成9. 8V。日本專利公開(JP-P 2006-121217A)描述其目的在于提高最大容許輸入功率的 技術(shù)。在JP-P 2006-121217A中，描述了該技術(shù)，其中在具有0.7V的閾值電壓的增強(qiáng)型η 溝道MOSFET中，最大容許輸入功率能夠?yàn)?. 4V。如上所述，在根據(jù)本實(shí)施例的導(dǎo)電切換電 路20中，能夠獲得9. 8V的最大容許輸入功率，并且與在JP-P 2006-121217Α中描述的技術(shù) 相比較，進(jìn)一步提高了最大容許輸入功率。接下來(lái)，將會(huì)描述導(dǎo)通狀態(tài)的導(dǎo)電切換電路20的操作。假定+3V的電壓從第二控 制端子6施加到各M0SFET(1，2以及18)的柵極。而且，假定OV的電壓從第一控制端子5施 加到第一節(jié)點(diǎn)17和第二節(jié)點(diǎn)19。這時(shí)，根據(jù)[Vgs-Vth = +3-0. 7 = 2. 3V]，各MOSFET (1，2 以及18)的溝道被導(dǎo)通。圖13示出導(dǎo)通狀態(tài)的導(dǎo)電切換電路20的等效電路。如圖13中 所示，各M0SFET(1，2以及18)變成導(dǎo)通狀態(tài)并且由平常的溝道電阻器表示。由于在第一端 子3和第二端子4之間沒(méi)有產(chǎn)生電容，所以沒(méi)有產(chǎn)生由電抗引起的插入損耗。如上所述，根據(jù)本實(shí)施例，能夠防止截止?fàn)顟B(tài)下的高頻信號(hào)的泄漏，而沒(méi)有產(chǎn)生任 何由于電容器的電抗引起的導(dǎo)通狀態(tài)下的插入損耗。而且，能夠極其地提高最大容許輸入 功率。圖IlB是示出根據(jù)本實(shí)施例的變化的導(dǎo)電切換電路20的電路圖。如變化中所示， 各M0SFET(1，2以及18)的背柵經(jīng)由電阻器(21，22以及24)分別被連接至公共電勢(shì)端子 23。與第一實(shí)施例中的變化相類似，從公共電勢(shì)端子23施加其極性與第一節(jié)點(diǎn)17的極性 相反的電壓。因此，能夠進(jìn)一步減少在各個(gè)MOSFET中生成的電容。存在不具有用于背柵的端子的M0SFET。根據(jù)本實(shí)施例，即使對(duì)于不具有背柵的MOSFET，也能夠提高最大容許輸入功率。圖IlC是示出根據(jù)本實(shí)施例的另一變化的導(dǎo)電切換電路20的電路圖。在此變化中，假定各MOSFET (1，2以及18)為完全耗盡型的SOI (絕緣 體上硅)MOSFET。完全耗盡型的SOI MOSFET是通過(guò)SOI技術(shù)制造的MOSFET并且不具有背 柵端子。其它的結(jié)構(gòu)與本實(shí)施例的相同。在此導(dǎo)電切換電路20中，通過(guò)被施加給第一節(jié)點(diǎn) 17和第二節(jié)點(diǎn)19的電壓來(lái)確定第二 MOSFET 2的閾值電壓。為此，例如，當(dāng)+3V被施加給各 節(jié)點(diǎn)(17，19)時(shí)，在第二 MOSFET 2中建立[Vgs-Vth = 3. 0-0. 7 = -3. 7V]。結(jié)果，與本實(shí)施 例相類似，最大容許輸入功率能夠被提高到9. 8V。(第三實(shí)施例)下面將會(huì)描述本發(fā)明的第三實(shí)施例。圖14是示出根據(jù)本實(shí)施例的導(dǎo)電切換電路 20的電路圖。如圖14中所示，在導(dǎo)電切換電路20中添加了反相器電路15。其它的結(jié)構(gòu)能 夠與上述實(shí)施例相同。因此，省略了它們?cè)敿?xì)的描述。在反相器電路15中，輸入端被連接至第二控制端子6。而且，反相器電路15的輸 出端經(jīng)由電阻器7被連接至第一節(jié)點(diǎn)17。當(dāng)假定反相器電路15的輸出端為第一控制端子 5時(shí)，第一控制端子5和第二控制端子6經(jīng)由反相器電路15被連接在一起。因此，其邏輯電 平與第一節(jié)點(diǎn)17相反的電壓被施加給M0SFET(1，2)的柵極。根據(jù)本實(shí)施例，能夠獲得與上述實(shí)施例相同的效果。此外，由于使用了反相器電路 15，基本控制端子的數(shù)目能夠?yàn)橐?，并且?gòu)造能夠是簡(jiǎn)單的。(第四實(shí)施例)下面將會(huì)描述本發(fā)明的第四實(shí)施例。在本實(shí)施例中，描述了導(dǎo)電切換電路塊，其具 有兩個(gè)導(dǎo)電切換電路，在第一實(shí)施例中描述了其中的每一個(gè)。圖15是示出根據(jù)本實(shí)施例的 導(dǎo)電切換電路塊的電路圖。如圖15中所示，根據(jù)本實(shí)施例的導(dǎo)電切換電路塊包括第一導(dǎo)電切換電路塊20-1 和第二導(dǎo)電切換電路塊20-2。第一導(dǎo)電切換電路塊20-1被構(gòu)造為切換第一端子3是否被連接至第二端子4。另 一方面，第二導(dǎo)電切換電路塊20-2被構(gòu)造為切換第二端子4是否被接地。而且，第一導(dǎo)電切換電路塊20-1中的第二控制端子6-1用作第二導(dǎo)電切換電路 塊20-2中的第一控制端子5-2。即，第二控制端子6-1被連接至第一導(dǎo)電切換電路塊20-1 中的各MOSFET (1-1，2-1)的柵極并且還被連接至第二導(dǎo)電切換電路塊20_2中的第一節(jié)點(diǎn) 17-2。而且，第二控制端子6-1經(jīng)由反相器電路16被連接至第一控制端子5-1。第一控 制端子5-1還用作第二導(dǎo)電切換電路20-2中的第二控制端子6-2。S卩，第一控制端子5-1 經(jīng)由電阻器7-1被連接至第一導(dǎo)電切換電路塊20-1中第一節(jié)點(diǎn)17-1并且還被連接至第二 導(dǎo)電切換電路塊20-2中的各MOSFET (1-2，2-2)的柵極。在根據(jù)本實(shí)施例的導(dǎo)電切換電路塊中，當(dāng)?shù)谝粚?dǎo)電切換電路塊20-1處于導(dǎo)通狀 態(tài)時(shí)，第二導(dǎo)電切換電路塊20-2處于截止?fàn)顟B(tài)。另一方面，當(dāng)?shù)诙?dǎo)電切換電路塊20-2處 于截止?fàn)顟B(tài)時(shí)，第二導(dǎo)電切換電路塊20-2處于導(dǎo)通狀態(tài)，并且第二端子4被接地。如上所 述，根據(jù)本實(shí)施例的導(dǎo)電切換電路塊用作具有所謂的分流功能的1輸入1輸出切換電路塊。 在兩個(gè)導(dǎo)電切換電路(20-1，20-2)中，與上述實(shí)施例類似地，能夠防止截止?fàn)顟B(tài)下的高頻 信號(hào)的泄漏而沒(méi)有產(chǎn)生任何由于電容器的電抗引起的插入損耗，并且能夠提高最大容許輸入功率。而且，由于使用了反相器電路16，所以能夠通過(guò)一個(gè)控制信號(hào)控制電路塊。而且，當(dāng)組合根據(jù)本實(shí)施例準(zhǔn)備的多個(gè)導(dǎo)電切換電路塊和解碼器邏輯電路塊時(shí)， 能夠獲得用于切換高頻信號(hào)的所有的η輸入m輸出電路組。(第五實(shí)施例)
接下來(lái)將說(shuō)明第五實(shí)施例。在本實(shí)施例中，第一和第三MOSFET的閾值電壓Vth被 從第二實(shí)施例(參見(jiàn)圖11A)中改變。其它的結(jié)構(gòu)能夠與第二實(shí)施例相同。因此，省略了它 們的詳細(xì)說(shuō)明。在第二實(shí)施例中，根據(jù)“Vgs-Vth = 0-0. 7 = -0. 7V”，在截止?fàn)顟B(tài)，第一 MOSFET 1 和第三MOSFET 18的溝道被絕緣。另一方面，根據(jù)"Vgs-Vth = -3. 0-0. 7 = -3. 7V”，第二 MOSFET 2的溝道被絕緣。結(jié)果第一 MOSFET 1、第二 MOSFET 2和第三MOSFET 18的最大容 許電壓分別變?yōu)?. 4V、7. 4V以及1. 4V。這里，假定在第一MOSFET 1、第二MOSFET 2和第三MOSFET 18之間，柵極寬度的比 率被設(shè)置為“5 1 5”。而且，假定在導(dǎo)通狀態(tài)，通過(guò)第二控制端子6將+3V施加到每個(gè)MOSFET (1,2,18) 的柵極，并且通過(guò)第一控制端子5將OV施加到第一節(jié)點(diǎn)17和第二節(jié)點(diǎn)19。根據(jù)“Vgs-Vth =+3.0-0.7 = 2. 3V”，每個(gè)MOSFET變?yōu)閷?dǎo)通狀態(tài)。這里，假定每個(gè)MOSFET (1，2，18)的柵 極寬度被設(shè)置為使得每個(gè)MOSFET的溝道電阻等于其柵極寬度為Wg的MOSFET的溝道電 阻(Ronl =Rch)。在該情況下，第一 MOSFET 1、第二 M0SFET2和第三MOSFET 18的柵極 寬度分別變?yōu)?XWg、1.4XWg以及7XWg。在截止?fàn)顟B(tài)，在第一 MOSFET 1、第二 MOSFET 2和第三MOSFET 18之間，壓降的比率變?yōu)椤?.4 7.0 1.4”。根據(jù)第二實(shí)施例，認(rèn)為 第一 MOSFET 1、第二 MOSFET 2和第三MOSFET 18的最大容許電壓分別為1. 4V、7. 4V和
1.4V，根據(jù)“ 1. 4V+7. 0V+1. 4V = 9. 8V”，最大容許輸入電壓增加到9. 8V。另一方面，根據(jù) "7Xffg+l. 4Xffg+7Xffg = 15. 4XWg”，總柵極寬度增加到 15. 4XWg。即，在第二實(shí)施例中，第二 MOSFET 2的最大容許電壓(7. 4V)與第一 MOSFET 1和 第三MOSFET 18的最大容許電壓(1.4V)的比率大。因此，如果第一、第二和第三MOSFET的 柵極寬度被確定為與每個(gè)MOSFET的最大容許電壓對(duì)應(yīng)的電壓被分配給每個(gè)M0SFET，則根 據(jù)“7. 4/1. 4 = 5. 3”，第一和第三MOSFET中的每一個(gè)中的柵極寬度變?yōu)榈诙?MOSFET 2中的 柵極寬度的大約5. 3倍。結(jié)果，增加了整個(gè)電路的面積大小。另一方面，在本實(shí)施例中，第一 MOSFET 1和第三MOSFET 18的閾值電壓分別被設(shè) 置為1. 0V。而且，第二 MOSFET 2的閾值電壓被設(shè)置為0. 7V。在本實(shí)施例中，在截止?fàn)顟B(tài)，根據(jù)“Vgs-Vth = 0-1. 0 = -1. 0V”，第一 MOSFET 1禾口 第三 MOSFET 18 的溝道被絕緣。根據(jù)“Vgs-Vth = -3. 0-0. 7 = -3. 7V”，第二 MOSFET 2 的溝 道被絕緣。即，第一 MOSFET 1、第二 MOSFET 2和第三MOSFET 18的最大容許電壓分別變?yōu)?br> 2.0V、7. 4V和2. 0V。在第一MOSFET 1和第三MOSFET 18中的每一個(gè)中，因?yàn)殚撝惦妷涸黾樱?因此最大容許電壓增加。然而，在第一M0SFET1和第三MOSFET 18中的每一個(gè)中，導(dǎo)通狀態(tài) 的溝道電阻也增加。在第一MOSFET 1和第三MOSFET 18中的每一個(gè)中，溝道電阻的增加比 率與導(dǎo)通狀態(tài)的“Vgs-Vth”成比例并且根據(jù)“ (3. 0-0. 7/3. 0-1. 0) = 2. 0/2. 3 = 1. 15”，變 為第二實(shí)施例中的情況的1. 15倍。這里，假定每個(gè)MOSFET的柵極寬度被設(shè)置為使得在截止?fàn)顟B(tài)與每個(gè)MOSFET的最大容許電壓相對(duì)應(yīng)的電壓被分配到每個(gè)MOSFET。此外，假定在導(dǎo)通狀態(tài)，通過(guò)第二控制端子6將+3V施加到每個(gè)MOSFET (1,2,18)的柵極，并且通過(guò)第一控制端子5將OV施加到第 一和第二節(jié)點(diǎn)(19，17)。這時(shí)，根據(jù)"Vgs-Vth = +3V-1. OV = 2. 0V",第一 MOSFET1 和第三 MOSFET 18 中的每一個(gè)變?yōu)閷?dǎo)電狀態(tài)。根據(jù) “Vgs-Vth = +3V-0. 7V = 2. 3V，，，第二 MOSFET 2的溝道變?yōu)閷?dǎo)電狀態(tài)。假定每個(gè)MOSFET的柵極寬度被設(shè)置成使得每個(gè)MOSFET的溝道電 阻變?yōu)榈扔谄鋿艠O寬度為Wg的MOSFET的溝道電阻(Ronl =Rch)。S卩，第一 MOSFET 1、第 二 MOSFET 2和第三MOSFET 18的柵極寬度被分別設(shè)置為5. 8 X Wg、1. 66 X Wg以及5. 8 X Wg。 在該情況下，在處于絕緣狀態(tài)的第一MOSFET 1、第二MOSFET 2和第三MOSFET 18中，壓降分 別變?yōu)?. 0V、7. OV和2. 0V。整個(gè)電路的最大容許輸入電壓變?yōu)?1. 0V,并且與第二實(shí)施例 相比較是增加的。而且，根據(jù)“5. 8XWg+l. 66Xffg+5.8Xffg = 13. 2 X Wg”，總柵極寬度變?yōu)?13. 2XWg，并且與第二實(shí)施例的情況相比能夠是減小的。如上所述，根據(jù)本實(shí)施例，第一 MOSFET 1和第三MOSFET 18的閾值電壓從0. 7V改 變?yōu)?. 0V。結(jié)果，第一 MOSFET 1和第三MOSFET 18的最大容許電壓從1. 4V改變?yōu)?. 0V。 第二 MOSFET 2的最大容許電壓(7.4V)與第一和第三MOSFET中的每一個(gè)的最大容許電壓 的比率從5. 3倍(7. 4V/1. 4V = 5. 3)減少到3. 7倍(7. 4V/2. OV = 3. 7)。結(jié)果，當(dāng)與每個(gè) MOSFET的最大容許電壓相對(duì)應(yīng)的電壓被分配到每個(gè)MOSFET時(shí)，根據(jù)“7. 4V/2. OV = 3. 7”， 第一 MOSFET 1和第三MOSFET 18的柵極寬度能夠是第二 MOSFET 2的柵極寬度的大約3. 7 倍。因此，與第二實(shí)施例相比較，能夠減小整個(gè)電路的面積大小。如上所述，根據(jù)本實(shí)施例，最大容許輸入電壓能夠進(jìn)一步增加，而沒(méi)有增加導(dǎo)通狀 態(tài)的溝道電阻，并且電路的面積大小能夠減小，因?yàn)榈谝?MOSFET 1和第三MOSFET 18中的 每一個(gè)中的閾值電壓與第二 MOSFET 2中的閾值電壓不同。(第六實(shí)施例)接下來(lái)，將描述第六實(shí)施例。圖16是示出根據(jù)本實(shí)施例的導(dǎo)電切換電路20的電 路圖。根據(jù)本實(shí)施例的導(dǎo)電切換電路20包括被提供在第一端3和第二端4之間的n(n為 大于3的數(shù)字)個(gè)MOSFET (Ml至Mn)。該η個(gè)MOSFET被串聯(lián)地連接。在η個(gè)MOSFET中的 每一個(gè)中，柵極被經(jīng)由電阻器Rl連接到第二控制端子6。而且，提供在兩個(gè)相鄰的MOSFET 之間的每個(gè)節(jié)點(diǎn)被經(jīng)由電阻器R2連接到第一控制端子5。在每個(gè)MOSFET中，背柵被經(jīng)由電 阻器R3接地。其它的結(jié)構(gòu)能夠與第二實(shí)施例相同。因此，省略它們的詳細(xì)說(shuō)明。根據(jù)本實(shí)施例，能夠獲得與上述實(shí)施例相同的效果。即，在截止?fàn)顟B(tài)，第一控制端 子5將電壓施加到每一個(gè)被提供在兩個(gè)相鄰的MOSFET之間的多個(gè)節(jié)點(diǎn)從而在每個(gè)MOSFET 中產(chǎn)生的電容被減少。結(jié)果，能夠防止截止?fàn)顟B(tài)下高頻信號(hào)的泄漏，而沒(méi)有產(chǎn)生任何插入損 耗。而且，能夠更有效地增加最大容許輸入功率。在下面將更詳細(xì)地解釋最大容許輸入功率。在η個(gè)MOSFET當(dāng)中，連接到第一端3 的MOSFET將被描述為第一 MOSFET (Ml)。在η個(gè)MOSFET當(dāng)中，連接到第二端4的MOSFET將 被描述為第三MOSFET (Mn)。而且，提供在第一 MOSFET (Ml)和第三MOSFET (Mn)之間的多個(gè) MOSFET中的每一個(gè)將被描述為第二 MOSFET。假定OV被施加到第二控制端子6并且+3V被施加到第一控制端子5。在該情況 下，根據(jù)"Vgs-Vth = 0-0. 7 = -0. 7V”，第一 MOSFET (Ml)和第三 MOSFET (Mn)的溝道被絕 緣。根據(jù) “Vgs-Vth = -3. 0-0. 7 = -3. 7V”，每個(gè)第二 MOSFET 被絕緣。第一 MOSFET (Ml)、每個(gè)第二 MOSFET以及第三MOSFET (Mn)的最大容許電壓分別變?yōu)?. 4V、7.4V和1. 4V。這 里假定第一 MOSFET (Ml)、每個(gè)第二 MOSFET以及第三MOSFET (Mn)之間的柵極寬度的比率 被設(shè)置為“5 1 5”。在該情況下，根據(jù)“VgS-Vth = +3-0.7 = 2.3V”，每個(gè)M0SFET(Ml 至Mn)變?yōu)閷?dǎo)電狀態(tài)。這里，假定每個(gè)MOSFET(Ml至Mn)的柵極寬度被設(shè)置為使得每個(gè) MOSFET (Ml至Mn)中的溝道電阻等于其柵極寬度為Wg的MOSFET的溝道電阻(Ronl = Rch)。 在該情況下，第一 MOSFET (Ml)、每個(gè)第二 MOSFET以及第三MOSFET (Mn)的柵極寬度分別變 為(5n-8)Wg、(n-1. 6) Wg以及(5n-8)Wg。這時(shí)，導(dǎo)電切換電路20的最大容許輸入電壓變?yōu)?“1. 4X2+7. 4 X (n-2) ” V。在第一控制端子沒(méi)有被偏置并且每個(gè)MOSFET的柵極寬度被設(shè)置 為相等的情況下，最大容許輸入電壓變?yōu)椤?. 4Xn”V。與該情況相比較，根據(jù)本發(fā)明的導(dǎo)電 切換電路20中的最大容許輸入電壓能夠增加。(第七實(shí)施例)接下來(lái)將描述第七實(shí)施例。在本實(shí)施例中，每個(gè)MOSFET (Ml至Mn)的閾值電壓從 第六實(shí)施例中的閾值電壓改變。其它結(jié)構(gòu)能夠與第六實(shí)施例相同。因此，省略它們的詳細(xì) 說(shuō)明。在本實(shí)施例中，第一 MOSFET(Ml)和第三MOSFET(Mn)中的每一個(gè)中的閾值電壓被 設(shè)置為1. 0V，并且每個(gè)第二MOSFET中的閾值電壓被設(shè)置為0. 7V。在該情況下，在截止?fàn)顟B(tài)， 根據(jù)"Vgs-Vth = 0-1. 0 = -1. 0V”，第一 MOSFET (Ml)和第三 MOSFET (Mn)中的每一個(gè)中的溝 道被絕緣。而且，根據(jù)“Vgs-Vth = -3. 0-0. 7 = -3. 7V”，每個(gè)第二 MOSFET的溝道被絕緣。即，第一MOSFET (Ml)、每個(gè)第二 MOSFET以及第三MOSFET (Mn)的最大容許電壓分別 變?yōu)?. 0V、7. 4V和2. 0V。在每個(gè)MOSFET (Ml和Mn)中，通過(guò)閾值電壓的增加增加最大容許 電壓。然而在第一 MOSFET (Ml)以及第三MOSFET (Mn)中的每一個(gè)中，導(dǎo)通狀態(tài)的溝道電阻 也被增加。在第一 MOSFET(Ml)以及第三MOSFET(Mn)中的每一個(gè)中，溝道電阻的增加比率 與導(dǎo)通狀態(tài)的“Vgs-Vth”成反比并且根據(jù)“ (3. 0-0. 7/3. 0-1. 0) = 2. 0/2. 3 = 1. 15”，變?yōu)?第六實(shí)施例中的情況的1. 15倍。這里假定每個(gè)MOSFET (Ml至Mn)的柵極寬度被設(shè)置為使得與每個(gè)MOSFET的最大 容許電壓相對(duì)應(yīng)的電壓被分配給每個(gè)M0SFET。此外，假定在導(dǎo)通狀態(tài)，通過(guò)第二控制端子6 將+3V施加到每個(gè)MOSFET (Ml至Mn)的柵極，并且通過(guò)第一控制端子5將OV施加到每個(gè)節(jié) 點(diǎn)。在該情況下，根據(jù)“Vgs-Vth = +3V-1. OV = 2. 0V”，第一 MOSFET (Ml)和第三 MOSFET (Mn) 中的每一個(gè)變?yōu)閷?dǎo)電狀態(tài)。根據(jù)“Vgs-Vth = +3V-0. 7V = 2. 3V”，每個(gè)第二 MOSFET變?yōu)閷?dǎo) 電狀態(tài)。在該情況下，假定每個(gè)MOSFET (Ml至Mn)的柵極寬度被設(shè)置為使得每個(gè)MOSFET 的導(dǎo)通狀態(tài)的溝道電阻變?yōu)榈扔谄鋿艠O寬度為Wg的MOSFET的溝道電阻。在該情況下，第 一 MOSFET (Ml)、每個(gè)第二 MOSFET以及第三MOSFET (Mn)的柵極寬度變?yōu)?3. 5n_4. 7)Wg、 (n-1.4)Wg以及(3.5n-4.7)Wg。與第六實(shí)施例比較，能夠減少總柵極寬度。而且導(dǎo)電切換 電路的最大容許輸入電壓變?yōu)?2. 0X2+7. 4X (n-2))V。根據(jù)本實(shí)施例，與第六實(shí)施例中的 情況((1.4X2+7. 4X (n-2))V)相比，最大容許輸入電壓能夠增加。如上所述，描述了第一至第七實(shí)施例。這些實(shí)施例不是相同獨(dú)立的。如果不存在 矛盾，則能夠相互組合這些實(shí)施例。例如，在第二實(shí)施例中，通過(guò)反相器電路可以連接第一 控制端子和第二控制端子。而且，作為第四實(shí)施例中的每個(gè)導(dǎo)電切換電路20，可以使用根據(jù) 第二實(shí)施例的導(dǎo)電切換電路。
權(quán)利要求
一種導(dǎo)電切換電路，包括第一MOSFET；第二MOSFET，所述第二MOSFET經(jīng)由第一節(jié)點(diǎn)被連接至所述第一MOSFET；以及第一控制端子，所述第一控制端子連接至所述第一節(jié)點(diǎn)；其中所述第一MOSFET和所述第二MOSFET被提供為在導(dǎo)通狀態(tài)下被串聯(lián)地電氣地連接，并且所述第一控制端子被構(gòu)造為將電壓施加給所述第一節(jié)點(diǎn)從而當(dāng)所述第一MOSFET和所述第二MOSFET是截止?fàn)顟B(tài)時(shí)減少在所述第一MOSFET和所述第二MOSFET中生成的電容。
2.根據(jù)權(quán)利要求1所述的導(dǎo)電切換電路，進(jìn)一步包括，第三M0SFET，所述第三MOSFET 經(jīng)由第二節(jié)點(diǎn)被連接至所述第二 M0SFET，其中所述第二 MOSFET和所述第三MOSFET被連接為在導(dǎo)通狀態(tài)下是串聯(lián)的，并且所述第一控制端子被連接至所述第二節(jié)點(diǎn)并且被構(gòu)造為將電壓施加給所述第二節(jié)點(diǎn) 從而當(dāng)所述第一 M0SFET、所述第二 MOSFET以及所述第三MOSFET是截止?fàn)顟B(tài)時(shí)減少所述第 二 MOSFET和所述第三MOSFET的電容。
3.根據(jù)權(quán)利要求1所述的導(dǎo)電切換電路，其中所述第一控制端子經(jīng)由第一電阻器連接 至所述第一節(jié)點(diǎn)，所述第一電阻器的大小被設(shè)置為在導(dǎo)通狀態(tài)下經(jīng)過(guò)所述第一節(jié)點(diǎn)的信號(hào) 沒(méi)有被泄漏給所述第一控制端子。
4.根據(jù)權(quán)利要求1所述的導(dǎo)電切換電路，其中所述第一MOSFET和所述第二 MOSFET的 背柵分別經(jīng)由10ΚΩ或者更大的電阻器接地。
5.根據(jù)權(quán)利要求1所述的導(dǎo)電切換電路，其中所述第一MOSFET和所述第二 MOSFET的 背柵分別經(jīng)由10ΚΩ或者更大的電阻器連接至不同于地的公共電勢(shì)端子。
6.根據(jù)權(quán)利要求5所述的導(dǎo)電切換電路，其中所述公共電勢(shì)端子被構(gòu)造為將電壓施 加給所述第一 MOSFET和所述第二 MOSFET的所述背柵從而在截止?fàn)顟B(tài)下減少在所述第一 MOSFET和所述第二 MOSFET中生成的電容。
7.根據(jù)權(quán)利要求1所述的導(dǎo)電切換電路，其中所述第一MOSFET和所述第二 MOSFET中 的每一個(gè)具有源極、漏極、以及柵極三個(gè)端子，并且不具有背柵端子。
8.根據(jù)權(quán)利要求1所述的導(dǎo)電切換電路，進(jìn)一步包括，第二控制端子，所述第二控制端 子被連接至所述第一 MOSFET的柵極和所述第二 MOSFET的柵極并且將電壓施加給所述第一 MOSFET和所述第二 MOSFET的柵極以控制所述第一 MOSFET和所述第二 MOSFET的導(dǎo)通/截 止?fàn)顟B(tài)。
9.根據(jù)權(quán)利要求8所述的導(dǎo)電切換電路，其中所述第一控制端子和所述第二控制端子 經(jīng)由反相器電路連接。
10.一種導(dǎo)電切換電路塊，包括第一導(dǎo)電切換電路，所述第一導(dǎo)電切換電路被提供在第一端和第二端之間并且在導(dǎo)通 狀態(tài)下連接所述第一端和所述第二端；和第二導(dǎo)電切換電路，所述第二導(dǎo)電切換電路被提供在地和所述第二端之間并且在導(dǎo)通 狀態(tài)下將所述第二端連接至地；其中所述第一導(dǎo)電切換電路和所述第二導(dǎo)電切換電路中的每一個(gè)是根據(jù)權(quán)利要求1 所述的導(dǎo)電切換電路。
11.根據(jù)權(quán)利要求10所述的導(dǎo)電切換電路塊，其中所述第一導(dǎo)電切換電路中的所述第 一控制端子經(jīng)由反相器電路被連接至所述第二導(dǎo)電切換電路中的所述第一控制端子。
12.一種導(dǎo)電切換電路的操作方法，所述導(dǎo)電切換電路具有第一 MOSFET ；經(jīng)由第一節(jié) 點(diǎn)被連接至所述第一 MOSFET的第二 MOSFET ；以及被連接至所述第一節(jié)點(diǎn)的第一控制端子， 其中在導(dǎo)通狀態(tài)下串聯(lián)地連接所述第一 MOSFET和所述第二 M0SFET，所述方法包括控制所述第一 MOSFET和所述第二 MOSFET使其處于截止?fàn)顟B(tài)； 將電壓施加給所述第一節(jié)點(diǎn)從而當(dāng)所述第一 MOSFET和所述第二 MOSFET是截止?fàn)顟B(tài)時(shí) 所述第一 MOSFET和所述第二 MOSFET中生成的寄生電容減少。
13.根據(jù)權(quán)利要求2所述的導(dǎo)電切換電路，其中所述第一MOSFET的柵極寬度和所述第 三MOSFET的柵極寬度大于所述第二 MOSFET的柵極寬度。
14.一種導(dǎo)電切換電路，包括多個(gè)M0SFET，所述多個(gè)MOSFET被提供在第一端和第二端之間以在導(dǎo)通狀態(tài)下被串聯(lián) 地電氣連接；以及第一控制端子，所述第一控制端子被連接到存在于所述多個(gè)MOSFET之間的多個(gè)節(jié)點(diǎn)； 其中所述第一控制端子被構(gòu)造為將電壓施加到所述多個(gè)節(jié)點(diǎn)中的每一個(gè)從而當(dāng)所述 多個(gè)MOSFET是截止?fàn)顟B(tài)時(shí)減少在所述多個(gè)MOSFET中產(chǎn)生的電容， 所述多個(gè)MOSFET包括 連接到所述第一端的第一 MOSFET ； 連接到所述第二端的第三MOSFET ；以及多個(gè)第二 M0SFET，所述多個(gè)第二 MOSFET被提供在所述第一 MOSFET和所述第三MOSFET 之間，并且所述第一MOSFET的柵極寬度和所述第三MOSFET的柵極寬度大于所述多個(gè)第二 MOSFET 中的每一個(gè)的柵極寬度。
15.一種導(dǎo)電切換電路，包括多個(gè)M0SFET，所述多個(gè)MOSFET被提供在第一端和第二端之間以在導(dǎo)通狀態(tài)下被串聯(lián) 地電氣連接；以及第一控制端子，所述第一控制端子被連接到存在于所述多個(gè)MOSFET之間的多個(gè)節(jié)點(diǎn)； 其中所述第一控制端子被構(gòu)造為將電壓施加到所述多個(gè)節(jié)點(diǎn)中的每一個(gè)，從而當(dāng)所述 多個(gè)MOSFET是截止?fàn)顟B(tài)時(shí)減少在所述多個(gè)MOSFET中產(chǎn)生的電容， 所述多個(gè)MOSFET包括 被連接到所述第一端的第一 MOSFET ； 被連接到所述第二端的第三MOSFET ；以及多個(gè)第二 M0SFET，所述多個(gè)第二 MOSFET被提供在所述第一 MOSFET和所述第三MOSFET 之間，并且所述第一MOSFET和所述第三MOSFET的閾值電壓被設(shè)置為不同于所述多個(gè)第二 MOSFET 中的每一個(gè)的閾值電壓。
全文摘要
本發(fā)明提供一種導(dǎo)電切換電路及其操作方法、導(dǎo)電切換電路塊，其能夠防止高頻信號(hào)的泄漏而沒(méi)有電抗的插入損耗。導(dǎo)電切換電路包括第一MOSFET、經(jīng)由第一節(jié)點(diǎn)被連接至第一MOSFET的第二MOSFET、以及連接至第一節(jié)點(diǎn)的第一控制端子。第一MOSFET和第二MOSFET被提供為在導(dǎo)通狀態(tài)下被串聯(lián)地電氣地連接。第一控制端子被構(gòu)造為將電壓施加給第一節(jié)點(diǎn)從而當(dāng)?shù)谝籑OSFET和第二MOSFET是截止?fàn)顟B(tài)時(shí)第一MOSFET和第二MOSFET的電容減少。
文檔編號(hào)H03K17/693GK101814908SQ201010114388
公開日2010年8月25日 申請(qǐng)日期2010年2月20日 優(yōu)先權(quán)日2009年2月19日
發(fā)明者岡下友則 申請(qǐng)人:恩益禧電子股份有限公司