專利名稱：一種cmos超寬帶預(yù)分頻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于時鐘分頻技術(shù)領(lǐng)域，具體涉及一種基于CMOS工藝的，適用于超寬帶頻 率綜合器鎖相環(huán)路的新型預(yù)分頻器結(jié)構(gòu)。
背景技術(shù)：
隨著寬帶無線通信技術(shù)的發(fā)展，高性能時鐘電路越來越成為這一技術(shù)深入發(fā)展的 瓶頸。高速預(yù)分頻器作為頻率綜合器鎖相系統(tǒng)中最為關(guān)鍵的模塊之一，其主要功能就是將 系統(tǒng)最高時鐘二分頻，并且根據(jù)需要輸出正交I、Q信號。此外，它可以將高速非50%占空 比信號二分頻為50%占空比信號。它不僅決定了系統(tǒng)的最高工作頻率，而且消耗了大部分 系統(tǒng)功耗。目前，CMOS工藝條件下的高速預(yù)分頻器主要基于電流模式邏輯(CML)結(jié)構(gòu)(或稱 之為源極耦合邏輯(SCL))。這種結(jié)構(gòu)的差分對稱性質(zhì)可以很好地兼容壓控振蕩器(VC0)的 差分輸出，不僅如此，它對帶內(nèi)噪聲具有很好的抑制作用。因此CML結(jié)構(gòu)具有很大吸引力。但是傳統(tǒng)的CML結(jié)構(gòu)存在以下兩大缺點(1)由于寬帶通信系統(tǒng)中鎖相環(huán)的參考時鐘頻率往往比較低，而這種結(jié)構(gòu)預(yù)分頻 器雖然可以工作在幾吉赫茲到幾十吉赫茲工作頻段，但是不能工作在兆赫茲數(shù)量級頻段， 這給參考時鐘的選擇帶來了難度或給設(shè)計帶來了一定程度的不便。(2)在高速應(yīng)用中，這種結(jié)構(gòu)的功耗隨工作頻率的提高而顯著增大。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于CMOS工藝的，適用于超寬帶頻率綜合器鎖相環(huán) 路的新型預(yù)分頻器結(jié)構(gòu)，以拓寬電路的工作帶寬，減小功耗。本發(fā)明提供的基于CMOS工藝的，適用于超寬帶頻率綜合器鎖相環(huán)路的預(yù)分頻器 電路結(jié)構(gòu)，該結(jié)構(gòu)包括兩個主從結(jié)構(gòu)差分模擬D鎖存器，兩個D鎖存器接成負反饋形式，輸 入的差分信號，可以為正弦波，也可以為方波。其中，每個D鎖存器的具體電路結(jié)構(gòu)如圖3 所示。本發(fā)明中，CK和壓是輸入差分信號，既可以是來自VC0的正弦信號，也可以是VC0 經(jīng)緩沖器之后的方波信號。本發(fā)明中，一對差分NM0S管M7、M8構(gòu)成邏輯部分，工作在時鐘的跟隨相，即CK信 號的正半周期，其柵極接輸入信號；一對交叉耦合的正反饋NM0S管M5、M6構(gòu)成鎖存部分，工 作在時鐘的鎖存相，即CK信號的負半周期；一對PM0S管M2、M3構(gòu)成一對動態(tài)負載，工作在 時鐘的跟隨相，與邏輯部分一起構(gòu)成一種共源差分放大電路，提供一定增益；NM0S管M9構(gòu) 成邏輯部分的動態(tài)偏置，工作在時鐘的跟隨相。本發(fā)明中，一對PM0S管Ml、M4構(gòu)成另外一對動態(tài)負載，工作在時鐘的鎖存相。PM0S 管Ml、M4可以有效彌補低頻段鎖存相輸出接點的漏電流損失，降低頻率下限。本發(fā)明中，NM0S管M10構(gòu)成鎖存部分的動態(tài)偏置，工作在時鐘的鎖存相。NM0S管M10減小了輸出節(jié)點的動態(tài)范圍，有利于降低功耗。本發(fā)明所有信號工作在大擺幅時鐘控制狀態(tài)，因此采用大信號分析方法優(yōu)化各個 管子。本發(fā)明僅提供定性的優(yōu)化方法。首先分析邏輯部分NM0S管M7、M8，見圖4。在上述方案中，為使輸出迅速跟隨輸 入，要求(a)輸入放大器要有一定增益；(b)輸出節(jié)點，即NM0S管M7、M8的漏極RC時間常 數(shù)盡可能小。由于匪OS管M7、M8僅有一個導(dǎo)通，且工作于飽和區(qū)，不妨設(shè)NM0S管M7導(dǎo)通， NM0S管M8關(guān)閉。則PM0S管M3僅將輸出節(jié)點01拉至電源電壓VDD。而M2工作于線性區(qū)， 其導(dǎo)通電阻為 Ron,23= (u PC0XS23(VDD-1VTHP|)} 1其中P p為PMOS管的電導(dǎo)率；Q為PMOS管氧化層厚度；Vrap為PM0S管閾值電壓。 S23為PM0S管M2、M3的寬長比。因此輸出的正向峰值電平為電源電= VDD，負向峰值電平為Vp_ = VDD-ID,9R。n,23，其中ID,9為NM0S管M9的偏置電流，R。n,23為PM0S管M2或M3的導(dǎo)通電阻。因此， PM0S管M2、M3的寬長比S23與V之間存在折中，S23越大，Vp_越大。分析PM0S管M2、M3，見圖4。根據(jù)大信號分析原理，如果電路要放大一個峰值為 Vp、頻率為&的信號，則其轉(zhuǎn)換速率(SR)必須滿足SR 彡 Vp2 3i f0不妨設(shè)輸出節(jié)點寄生電容為Q，則1 晉 >即丑叫23<分析NM0S管M9，見圖4。上述方案中NM0S管M10為NM0S管M7、M8提供偏置。如 果Vp_較小，會使NM0S管M9進入線性區(qū)，減小了偏置電流，進而減小了 NM0S管M7、M8的跨 導(dǎo)，為保持性能，必然要求增大功耗。因此Vp_與功耗之間存在折中，Vp_越小，功耗越大。分析PM0S管Ml、M4、NM0S管M5、M6，見圖5。在上述方案中，為使輸出鎖存，要求 輸出節(jié)點RC時間常數(shù)盡可能大。與NM0S管M7、M8類似，NM0S管M5、M6僅有一個導(dǎo)通。為 使由PM0S管M1、M4、NM0S管M5、M6構(gòu)成的正反饋電路滿足起振條件，必須使gm,56R。n，14彡1。 此外，為有效彌補低頻段鎖存相輸出接點的漏電流損失，PM0S管M1、M4必須提供足夠電流。分析NM0S管M10，見圖5。上述方案中M10工作于線性區(qū)，為M5、M6提供偏置，并 調(diào)節(jié)Vp_，優(yōu)化功耗。在給定偏置電流ID,1(1的條件下，M10的寬長比S1(1與VDS,1(1成反比。因 此，S10與輸出擺幅之間存在折中，S10越大輸出擺幅越大。綜上分析，本發(fā)明得出以下結(jié)論1.所有管子的寬長比大小定性關(guān)系宜為S9 > S78 > S23 > S14 > S10 > S56 ；其中，S9*M0S管M9的寬長比，S78為M0S管M7、M8的寬長比，S23為M0S管M2、M3 的寬長比，S14為M0S管M1、M4的寬長比，S10為M0S管的寬長比，S56為M0S管M5、M6的寬長 比。2.小的S1(l可以提高預(yù)分頻器的高頻性能。3.大的S14可以提高預(yù)分頻器的低頻性能。(注此結(jié)論已被硅片實測數(shù)據(jù)驗證)有益效果
從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果1、利用本發(fā)明，可以有效拓寬預(yù)分頻器的工作帶寬；2、利用本發(fā)明，可以使預(yù)分頻器工作在幾百兆赫茲到幾十吉赫茲頻段；3、利用本發(fā)明，可以將頻率為f、占空比非50%的信號轉(zhuǎn)化為頻率為0. 5f、占空比 為50%的信號。3、利用本發(fā)明，可以在功耗、噪聲、寬帶、速度等性能之間得到很好的折中；4、利用本發(fā)明，可以有效解決上述傳統(tǒng)CML結(jié)構(gòu)預(yù)分頻器的兩大缺點；5、利用本發(fā)明，可以為寬帶無線通信系統(tǒng)，特別是超寬帶(UWB)系統(tǒng)的設(shè)計帶來 方便。


圖1為傳統(tǒng)CML結(jié)構(gòu)的預(yù)分頻器框圖；圖2為傳統(tǒng)CML結(jié)構(gòu)的預(yù)分頻器時序圖；圖3為本發(fā)明提供的新型預(yù)分頻器的具體電路圖；圖4為本發(fā)明提供的新型預(yù)分頻器跟隨相的關(guān)鍵電路圖；圖5為本發(fā)明提供的新型預(yù)分頻器鎖存相的關(guān)鍵電路圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明進一步詳細說明。圖1為傳統(tǒng)CML結(jié)構(gòu)預(yù)分頻器的結(jié)構(gòu)框圖。該結(jié)構(gòu)包含兩個主從結(jié)構(gòu)差分D鎖存 器，這兩個鎖存器接成負反饋形式，輸入時鐘為差分信號CK和玩，可以是正弦信號，也可以 是方波信號。輸出兩對正交差分信號01、沉和0Q、面。在時鐘的正半周期，主鎖存器工作 在跟隨狀態(tài)，其輸出01、51跟隨輸入面、0Q ；從鎖存器工作在鎖存狀態(tài)，其輸出保持不變，為 前一個時鐘相位的輸出0Q、面。在時鐘的負半周期，主鎖存器工作在鎖存狀態(tài)，其輸出保持 不變，為前一個時鐘相位的輸出01、沉；從鎖存器工作在跟隨狀態(tài)，其輸出0Q、面跟隨輸入 OI.OIo圖2為圖1的時序圖，輸出信號01、W和0Q、面相互正交，且其頻率均為輸入信號 CK、玩的一半。圖3為本發(fā)明提供的新型預(yù)分頻器的具體電路圖。M0S管M7、M8構(gòu)成邏輯部分， 工作在時鐘的跟隨相，即CK信號的正半周期，其柵極接輸入信號；M0S管M5、M6構(gòu)成鎖存部 分，工作在時鐘的鎖存相，即CK信號的負半周期；M0S管M2、M3構(gòu)成一對動態(tài)負載，工作在 時鐘的跟隨相，與邏輯部分一起構(gòu)成一種共源差分放大電路，提供一定增益；M0S管M9構(gòu)成 邏輯部分的動態(tài)偏置，工作在時鐘的跟隨相。M0S管M1、M4構(gòu)成另外一對動態(tài)負載，工作在 時鐘的鎖存相。M0S管Ml、M4可以有效彌補低頻段鎖存相輸出接點的漏電流損失，降低頻 率下限。M0S管M10構(gòu)成鎖存部分的動態(tài)偏置，工作在時鐘的鎖存相。M0S管M10減小了輸 出節(jié)點的動態(tài)范圍，有利于降低功耗。圖4為本發(fā)明提供的新型預(yù)分頻器跟隨相的關(guān)鍵電路圖。此時M0S管M7或M8工 作、M0S管M2、M3、M9工作，其余管子均不工作。此電路構(gòu)成放大器，使輸出跟隨輸入。圖5為本發(fā)明提供的新型預(yù)分頻器鎖存相的關(guān)鍵電路圖。此時M0S管M5或M6工作、M0S管M1、M4、M10工作，其余管子均不工作。此電路構(gòu)成正反饋結(jié)構(gòu)，鎖存輸出信號，使 其保持不變。M0S管M1、M4用于彌補低頻段鎖存相輸出接點的漏電流損失，拓寬頻率下限。 M0S管M10用于調(diào)節(jié)輸出節(jié)點擺幅，節(jié)省功耗。
權(quán)利要求
一種CMOS超寬帶頻率綜合器鎖相環(huán)路的預(yù)分頻器結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)包括兩個主從結(jié)構(gòu)差分模擬D鎖存器，兩個D鎖存器接成負反饋形式，輸入為差分信號，該差分信號為正弦波或者為方波。
2.根據(jù)權(quán)利要求1所述的CMOS超寬帶頻率綜合器鎖相環(huán)路的預(yù)分頻器結(jié)構(gòu)，其特征在 于NMOS管M7、M8構(gòu)成邏輯部分，工作在時鐘的跟隨相，即CK信號的正半周期，其柵極接輸 入信號；NMOS管M5、M6構(gòu)成鎖存部分，工作在時鐘的鎖存相，即CK信號的負半周期；PMOS管 M2、M3構(gòu)成一對動態(tài)負載，工作在時鐘的跟隨相，與邏輯部分一起構(gòu)成一種共源差分放大電 路，提供一定增益；NMOS管M9構(gòu)成邏輯部分的動態(tài)偏置，工作在時鐘的跟隨相。
3.根據(jù)權(quán)利要求2所述的CMOS超寬帶頻率綜合器鎖相環(huán)路的預(yù)分頻器結(jié)構(gòu)，其特征在 于PMOS管M1、M4構(gòu)成另外一對動態(tài)負載，工作在時鐘的鎖存相。
4.根據(jù)權(quán)利要求3所述的CMOS超寬帶頻率綜合器鎖相環(huán)路的預(yù)分頻器結(jié)構(gòu)，其特征在 于PMOS管MlO構(gòu)成鎖存部分的動態(tài)偏置，工作在時鐘的鎖存相。
5.根據(jù)權(quán)利要求4所述的CMOS超寬帶頻率綜合器鎖相環(huán)路的預(yù)分頻器結(jié)構(gòu)，其特征在 于根據(jù)大信號分析方法，定性地給出了管子尺寸關(guān)系如下S9〉S78〉S23〉S14〉S10〉S56 ；其中，S9 SMOS管M9的寬長比，S78為MOS管M7、M8的寬長比，S23為MOS管M2、M3的寬 長比，S14為MOS管Ml、M4的寬長比，Sltl為MOS管的寬長比，Sre為MOS管M5、M6的寬長比。
全文摘要
本發(fā)明屬于時鐘分頻技術(shù)領(lǐng)域，具體為一種CMOS超寬帶頻率綜合器鎖相環(huán)路的預(yù)分頻器結(jié)構(gòu)。該預(yù)分頻器由兩個主從結(jié)構(gòu)差分模擬D鎖存器構(gòu)成，其中，每個D鎖存器有一對差分NMOS管作為邏輯部分、一對交叉耦合的正反饋NMOS管作為鎖存部分、兩對分別工作于正反時鐘相位的互補PMOS管作為動態(tài)負載和一對時鐘控制NMOS管分別作為邏輯部分和鎖存部分的動態(tài)偏置。本發(fā)明通過減小跟隨相位輸出節(jié)點的RC常數(shù)、增大鎖存相位輸出節(jié)點的RC常數(shù)、減小內(nèi)部信號擺幅和補償鎖存相位的漏電流損失的等優(yōu)化方法拓寬電路的工作帶寬，其上下限頻率比可達100左右。本發(fā)明電路同時具備低功耗、低噪聲、寬帶、高速等性能。
文檔編號H03L7/18GK101800542SQ20101012190
公開日2010年8月11日 申請日期2010年3月11日 優(yōu)先權(quán)日2010年3月11日
發(fā)明者梅年松, 洪志良, 陸波, 陳虎 申請人:復(fù)旦大學(xué)