專利名稱：可分裂的查找表及邏輯元件的制作方法
技術領域：
本發(fā)明涉及與可編程邏輯設備或者其他類似設備一同使用的邏輯元件。
背景技術：
可編程邏輯設備(“PLD”)(有時也稱為 CPLD，PAL, PLA, FPLA, EPLD, EEPLD, LCA, FPGA，或者其他的名稱)是眾所周知的集成電路，其提供了固定集成電路的諸多優(yōu)點和自 定義集成電路的靈活性。這樣的設備在本領域是眾所周知的，并且典型地提供一種其至少 一個部分能夠被電子編程以滿足用戶的特殊需要的“不用定制的”的設備。傳統(tǒng)上，專用集 成電路(“ASIC”)是固定集成電路，然而，可能提供具有一個或者多個可編程部分的ASIC; 因而，集成電路設備可能同時具有ASIC和PLD的特性。在這里使用的術語PLD將被認為是 足夠廣泛的，并且包括了這樣的設備。典型地，PLD包括邏輯元件塊，其有時被稱為邏輯陣列塊(“LAB”)或者“可配置邏 輯塊”(“CLB”)。邏輯元件(“LE”)也用其他的名字進行命名，諸如“邏輯電路”或者“邏 輯單元”，該邏輯元件塊也可以包括一個查找表(“LUT”)，乘積項(product term)，執(zhí)行鏈， 寄存器，以及其他的元件。包括基于LUT的邏輯元件在內的邏輯元件，典型地包括可配置元件，這些可配置 元件保存了用于決定邏輯元件所實現(xiàn)的一個或多個特殊函數(shù)的配置數(shù)據(jù)。典型的LUT電路 可以包括保存數(shù)據(jù)(“1”或者“0”)的RAM比特。然而，可以使用其他類型的可配置元件。 一些示例可以包括靜態(tài)存取存儲器，磁存取存儲器，鐵電存取存儲器或者動態(tài)隨機存取存 儲器，電可擦只讀存儲器，閃存，熔斷式可編程連接，反熔斷式可編程連接。在設備的制造期 間通過掩模程序設計也能實現(xiàn)配置元件的編程。盡管掩模程序設計相對于一些已經(jīng)列出的 現(xiàn)場可編程的可選方案可能具有一些缺點，但是其可以被用于某種大量生產(chǎn)應用中。為了 這個目的，通用術語“存儲元件”將被用于指任意一種可編程元件，其可以被配置以決定由 PLD所實現(xiàn)的函數(shù)。正像前面所討論的，通常將查找表(“LUT”)用作基本邏輯元件來構造PLD。例如， 一個K-輸入查找表(K-LUT)典型地包括2K個可編程存儲元件，以及一個2Κ到1的多路復 用器，在K個至多路復用器的選擇輸入的控制下選擇其中一個存儲元件。這K個輸入可被 認為是K-輸入邏輯函數(shù)的輸入，通過將存儲元件的內容設置為合適值，就可以實現(xiàn)任意特 殊的所需的邏輯函數(shù)。在用LUT構造的邏輯電路的成本和速度之間存在一個權衡。典型地，每一 LUT的 成本隨著K的選擇而按指數(shù)規(guī)律地增長，K值越高，構造邏輯電路所需的LUT的數(shù)量的降低 速度越慢。然而，對于更大的K值，串聯(lián)的LUT的數(shù)量將減少，使得邏輯電路變得更快。例 如，采用K = 4，將需要十六個存儲元件和一個16 1的多路復用器以構造一個單一的LUT，并且對于K = 6，將需要六十四個存儲元件和一個64 1的多路復用器。一個給定的邏輯電路可以需要一千個4-LUT，但是僅需要八百個6-LUT。在這種假定下，需要更多的硬件來 構造6-LUT邏輯元件，因為LUT數(shù)量的減少不足以補償每一 LUT復雜性的提高。然而，對于 6-LUT電路系統(tǒng)越來越高的硬件需求由延遲的減少來補償。經(jīng)過邏輯電路最長的路徑可以 是十個4-LUT或八個6-LUT。這樣，6-LUT形式的電路可能更大，但是更快。此外，6-LUT電 路將或許需要更少的PLD可編程路由，這部分地補償了更高的成本所帶來的影響。較大LUT的效率較低的一個原因是，不是所有的邏輯函數(shù)都將使用所有的K個輸 入。對于前面所述的示例，八百個6-LUT實際可以包括三百個6-輸入函數(shù)，三百個5-輸入 函數(shù)，一百個4-輸入函數(shù)以及一百個3-輸入函數(shù)。因而，基于6-LUT的LE在八百中僅有 三百個能完全發(fā)揮其作用。這樣，需要這樣一種具有可編程結構的邏輯元件它能被配置為實現(xiàn)相對大的 LUT，或者做為替換，實現(xiàn)多個較小的LUT。

發(fā)明內容
按照本發(fā)明的第一方面，提供了一種可編程邏輯設備，其包括存儲器；可分裂的 查找表LUT，所述可分裂的LUT包括多個操作模式，所述操作模式包括非分裂操作模式和分 裂操作模式，所述非分裂操作模式生成來自第一等級的多路復用器的單個輸出，所述分裂 操作模式生成來自第二等級的多路復用器的多個輸出。按照本發(fā)明的第二方面，提供了一種系統(tǒng)，包括可分裂的查找表LUT，可分裂的 LUT包括多個等級的多路復用器，所述多個等級的多路復用器包括第一等級的多路復用器 和第二等級的多路復用器，所述第一等級的多路復用器配置成接收來自第二等級的多路復 用器的輸入，其中可分裂的LUT包括多個操作模式，所述多個操作模式包括非分裂操作模 式和分裂操作模式，所述非分裂操作模式生成來自第一等級的多路復用器的單個輸出，所 述分裂操作模式生成來自第二等級的多路復用器的多個輸出。按照本發(fā)明的第三方面，提供了一種可編程邏輯陣列設備，包括多個互連線；多 個邏輯塊，所述多個邏輯塊布置成陣列并且通過多個互連線相互連接；以及多個邏輯元件， 所述多個邏輯元件分別包括在多個邏輯塊中，其中所述邏輯元件還包括6_輸入查找表， 所述6-輸入查找表能夠分裂成第一分裂查找表和第二分裂查找表，其中兩個分裂查找表 共享6個輸入中的至少5個。按照本發(fā)明的第四方面，提供了一種在可編程邏輯設備中使用的邏輯元件，所述 邏輯元件包括多個存儲元件，所述存儲元件的每一個被布置成存儲數(shù)據(jù)值；第一多個多 路復用器，每個多路復用器直接或間接耦合到存儲元件中的一個或多個并且被配置成輸出 存儲在存儲元件中的數(shù)據(jù)值當中的所選擇的一個；以及一組選擇信號，配置成控制第一多 個多路復用器以便輸出分別存儲在存儲元件中的數(shù)據(jù)值當中的一個或多個，所述選擇信號 選擇性耦合到第一多個多路復用器以便實現(xiàn)下列邏輯功能=Z1由完整的選擇信號組導出； Z2由完整的選擇信號組的第一子集導出；以及Z3由選擇信號的第二子集導出，第二子集不 同于第一子集，但是包括至少一個與第一子集一樣的選擇信號。在本發(fā)明的一個實施例中，邏輯元件包括存儲元件，多路復用器和控制信號。這 些多路復用器按等級排列，包括一個最高等級的多路復用器，其具有連接到存儲元件的輸入端和連接到次高等級的多路復用器輸入端的輸出端，這些多路復用器還包含一個第一等 級的多路復用器，其具有連接到第二等級的多路復用器的輸出端的輸入端和至少一個輸出 端。控制信號被連接到多路復用器。在第一種操作模式中，控制信號確定在至少一個第一等 級多路復用器的輸出端處的第一模式輸出，以及在第二操作模式中，控制信號確定在所選 擇的非第一等級多路復用器的輸出端處的第二模式輸出。依照這個實施例的另一個方面， 當邏輯元件在第一操作模式時，第一模式輸出提供一個控制信號的完整函數(shù)。依照另一個 方面，當邏輯元件在第二操作模式時，每一第二模式輸出提供一個適當子集的控制信號的 完整函數(shù)。依照另一個方面，當邏輯元件在第二操作模式時，一個或者多個控制信號被分為 多個子控制信號，以至于使得相應的子控制信號在每一連接到所述分裂控制信號的多路復 用器處替代每一分裂的控制信號。依照另一個方面，邏輯元件進一步包括一個或者多個控 制多路復用器，具有連接到一個或者多個邏輯元件的控制信號的輸出端，并且具有由控制 多路復用器輸入確定的輸入。在某些操作條件下，至少兩個控制多路復用器接收一個相同 的控制多路復用器輸入。依照另一個方面，邏輯元件進一步包括附加多路復用器，該附近的 多路復用器能與觸發(fā)器組合。依照另一個方面，邏輯元件進一步包括一個或者多個被連接 到邏輯元件的模式多路復用器，用于在第一操作模式和第二操作模式之間切換。依照另一 個方面，邏輯元件被包含在一種可編程邏輯設備內，該可編程邏輯設備本身包含在一種數(shù) 據(jù)處理系統(tǒng)中。
本發(fā)明的另一個實施例，一種制造邏輯元件的方法包括提供存儲元件，提供多路 復用器，和提供控制信號。這些多路復用器按等級排列，包括最高等級的多路復用器，其具 有連接到存儲元件的輸入端，和連接到次高等級的多路復用器輸入端的輸出端，這些多路 復用器還包括一個第一等級的多路復用器，其具有連接到第二等級的多路復用器輸出端的 輸入端和至少一個輸出端。控制信號被連接到多路復用器。在第一操作模式下，控制信號 確定在第一等級的多路復用器的至少一個輸出端處的第一模式輸出，以及在第二操作模式 下，控制信號確定所選擇的非第一等級多路復用器的輸出端處的第二模式輸出。這個實施 例可以包括針對其他實施例在前面所討論的方面。依照另一個方面，本方法進一步包括向 邏輯元件添加一個或者多個控制多路復用器，具有連接到一個或者多個邏輯元件的控制信 號的輸出端，并且具有由控制多路復用器輸入確定的輸入。依照另一個方面，本方法進一步 包括向邏輯元件添加一個或者多個連接到該邏輯元件的模式多路復用器，用于在第一操作 模式和第二操作模式之間切換。


圖1示出依照本發(fā)明的一個實施例的可分裂(fraCturable)6-LUT(“6-輸入查找 表”電路)；圖2示出依照本發(fā)明的一個實施例的可分裂(6，2)-LUT ；圖3示出依照本發(fā)明的一個實施例的具有兩個觸發(fā)器的可分裂(6，2)_LUT ；圖4示出依照本發(fā)明的一個實施例的支持6LUT和獨立寄存器的可分裂(6， 2)-LUT ；圖5示出依照本發(fā)明的一個實施例的支持6-LUT和兩個獨立寄存器的可分裂(6， 2)-LUT ；
圖6示出一個示范性的數(shù)據(jù)處理系統(tǒng)，包括示范性可編程邏輯設備，在其中可以 實現(xiàn)依照本發(fā)明的邏輯電路；圖7示出一個常規(guī)的6-LUT;圖8A示出一個常規(guī)的4-LUT ；圖8B示出在圖8A中示出的4 1多路復用器的進一步的細節(jié)。
具體實施例方式圖7示出一個常規(guī)的6-LUT 700，其包括4個4-LUT 702。每一個4-LUT 702包括 十六個存儲元件和一個16 1多路復用器，其由輸入a，b，c，d 704控制。4-LUT 702的輸 出向兩個2 1多路復用器706提供輸入，每一個多路復用器受輸入e708的控制。這些多 路復用器的輸出向附加的2 1多路復用器710提供輸入，該多路復用器710受輸入f712 的控制，從而提供最終的輸出714。以這種方式，能夠實現(xiàn)六個輸入的任意函數(shù)zl (a，b，c， d, e, f) ο圖8A示出一個常規(guī)的4-LUT 800，其能被用作一個圖7示出的6-LUT的組件。 4-LUT 800包括存儲元件819，以及4 1多路復用器850，840。每一存儲元件819能保存 一個數(shù)據(jù)比特(即，1或者0)，并且如所示，每一個存儲元件被連接到多路復用器850的輸 入端，以向其提供該比特。每一多路復用器850的兩個控制輸入端被分別連接到4-LUT 800 的輸入A 814和輸入B 813。如圖所示，這些多路復用器850的每一個的輸出端被連接到 另一個4 1多路復用器840的輸入端。這個多路復用器840的兩個控制輸入端被分別連 接到4-LUT 800的輸入C 811和輸入D 812。這個多路復用器840的輸出端提供4-LUT800 的最終的輸出815。本領域的那些技術人員將理解，諸如圖8A的4-LUT 800的一個4-LUT能提供一個 四個輸入信號的完整函數(shù)。在這個上下文中的“完整”僅僅是指存儲元件819能被編程以 配置4-LUT 800，從而實現(xiàn)任何一個四-輸入函數(shù)。也就是說，能通過對存儲元件819進行 編程來對4-LUT 800進行配置(例如，將數(shù)值載入那些元件)，以至于使得輸出信號Y 815 是輸入信號A 814，B 813，C 811和D 812的全部邏輯函數(shù)中的任何一個，這將被本領域的 那些技術人員理解。類似地，圖7的6-LUT也能提供其6輸入信號的完整函數(shù)。圖8B示出2 1多路復用器841，842的“樹型結構”，其構成最終的4 1多路復 用器840(另一個4 1多路復用器850能夠類似地被表征)。多路復用器841，842的控制 輸入811，812與4-LUT 800的輸入端相對應。更高等級的多路復用器842的輸出(即，更 接近于存儲元件819)送到更接近輸出815的下一個等級841。正像本領域技術人員可以 理解的，可以將組成最終的4 1多路復用器840的2 1多路復用器841，842的“樹型結 構”看作是表征4-LUT 800的更大2 1多路復用器樹型結構的一部分。一般地說，一個典 型的LUT電路具有一個多路復用器的樹型結構，其可以參照相對于LUT電路的輸出所提供 的2 1多路復用器的“等級”。例如，最接近輸出815的多路復用器841可以被稱為在4-LUT 800的整個2 1多路復用器樹型結構中的第一等級多路復用器，并且下一組的兩個多路復用器842可被稱 為該樹型結構中的第二等級。通過將圖8B的結構擴展為圖8A的結構，在4-LUT 800中存 在四個等級的2 1多路復用器。4-LUT 800具有第三等級，包括四個2 1多路復用器(即，每個2 1多路復用器用于每一個多路復用器150)，具有連接到邏輯輸入B 813的控 制輸入，以及一個第四等級，包括八個2 1多路復用器(即，兩個2 1多路復用器用于 每一個多路復用器150)，具有連接到邏輯輸入A 114的控制輸入。正像將被本領域的技術人員所理解的，一個4 1多路復用器可以以不同于所示 出的多路復用器840的方式而被實現(xiàn)，其在兩個不同的等級具有三個2 1多路復用器 841，842的樹型結構。例如，可以由四個選通門來實現(xiàn)一個4 1多路復用器，每一個選通 門可以由兩個控制信號的譯碼輸出來控制。在這樣一個示例中，四個選通門將不能由彼此 的等級來區(qū)別自身，然而，4 1多路復用器將有效實現(xiàn)兩個等級的2 1多路復用。圖1示出一個依照本發(fā)明的第一實施例的可分裂6-LUT 100。與常規(guī)的6-LUT 700 相似，可分裂6-LUT 100包括四個4-LUT 102。每一個4-LUT 102包括十六個存儲元件和一 個受輸入a，b，c, d 104控制的16 1多路復用器。4-LUT 102的輸出端向兩個2 1多 路復用器106提供輸入，這兩個多路復用器中的每一個受輸入e 108的控制。這些多路復 用器106的輸出端向一個附加的2 1多路復用器110提供輸入，該附加的2 1多路復 用器110受輸入f 112的控制，從而提供最終的輸出114。以這種方式，能夠實現(xiàn)6個輸入 的任意函數(shù) zl(a，b，c，d，e，f)。與常規(guī)的6-LUT 700比較，可分裂6-LUT 100包括一個附加的2 1多路復 用器116，其能獲得來自兩個4-LUT 102的輸入，并且受輸入Π12的控制。當用作一個 6-LUT(即，非分裂操作模式)時，輸出信號Z1114是所有6個輸入的完整函數(shù)。當作為兩個 函數(shù)使用時(即，分裂操作模式)，從LUT 100的上半部獲得的輸出zO 118提供a，b，c，d， e的完整函數(shù)，以及，從附加的2 1多路復用器116獲得的Z2120的輸出提供a，b，c，d， f的完整函數(shù)。這樣，LUT能實現(xiàn)兩個5-輸入函數(shù)，這兩個函數(shù)共享四個輸入a，b，c，和d。 可分裂LUT的邏輯外圍電路被用于實現(xiàn)以下的選擇功能當LUT 100被用作單個的6-LUT 時選擇zl函數(shù)114，或當LUT100被用作兩個5-LUT時選擇z0118和z2120。可以理解，LUT 的分裂可以更深一層地繼續(xù)，以使得例如一個可分裂6-LUT能被配置為一個5-LUT和兩個 4-LUT的組合(這可以通過，例如，用頂部的兩個4-LUT 102的相應輸出來替換z0118輸出 來實現(xiàn))。其他組合可能類似地包括一個5-LUT和一個或者兩個3-LUT的組合，或者最直接 從圖1示出的結構得出，一個四個4-LUT的組合。正像圖1所示出的，對于K = 6的情況，一個可分裂的K-LUT僅有K個輸入，以至 于兩個(K-I)函數(shù)必須使用一個共用K輸入信號組。這意味著每一(K-I)-LUT僅有一個 唯一的輸入信號，并且與另一個LUT共享(K-2)個信號。為了增加的可分裂LUT使用的靈 活性，希望包括更多的輸入信號。這可通過從前面的LUT級的公共輸入信號中分裂出信號 來實現(xiàn)。其以一個可分裂(K，M)-LUT來表示，其中M指的是加到LUT的附加輸入信號的數(shù) 量。圖2示出一個依照本發(fā)明的另一個實施例的可分裂(6，2)_LUT。與圖1的可分裂 6-LUT相似，可分裂(6，2)-LUT 200包括四個4-LUT 202。每一個4-LUT 202包括十六個存 儲元件和一個16 1多路復用器。4-LUT202的輸出端向兩個2 1多路復用器206提供 輸入，每一個多路復用器206受輸入e 208的控制。這些多路復用器206的輸出端向附加的 2 1多路復用器210提供輸入，該多路復用器210受輸入f 212的控制，從而輸出最終的 輸出214。一個附加2 1多路復用器216從兩個4-LUT 202獲得輸入，并且受輸入f 212的控制。與可分裂6-LUT 100比較，到四個4-LUT 202的兩個輸入被分裂。也就是說，兩個輸入a和b 204與在可分裂6-LUT 100中的相似輸入104相對應。然而，可分裂6-LUT 100 的輸入c和d 104被分裂為用于4-LUT 202的上半部分的輸入cl和dl 222，以及被用于下 半部分的輸入c2和d2 224。按照慣例，到LUT的輸入按照從最慢到最快的順序被列出(即，a，b，c, d)，以至于 使得d是到每一 4-LUT 202的最快輸入。希望的是將到LUT最快的輸入分裂，使得最快的 輸入彼此獨立。當LUT被用作一個6-LUT時，dl和d2配備有相同的輸入信號(即，d = dl =d2)，類似地，cl和c2配備有相同的輸入信號(即，c = cl = c2)。當LUT被用作兩個 5-LUT時，頂部的兩個4-LUT形成邏輯函數(shù)z0(a，b，cl，dl，e)，而底部的兩個4-LUT形成邏 輯函數(shù)z2 (a, b，c2，d2，f)。這樣，僅有兩個邏輯信號，a和b必須在兩個LUT之間共享。因此，在可分裂模式的操作中，能夠實現(xiàn)五個輸入的完整函數(shù)，用于z0(a，b，cl, dl, e) 218和z2 (a, b，c2，d2，e) 220，并且在非分裂模式的操作中，采用c = cl = c2和d = dl = d2，能夠實現(xiàn)一個六個輸入的完整函數(shù)zl (a, b, c, d，e, f) 214?？商鎿Q地，通過配置LUT，使之沒有對一個或者多個輸入的函數(shù)依賴性，一個可分 裂(6，2)-LUT 200僅僅使用不多于8個不同的輸入信號就能實現(xiàn)任何兩個函數(shù)，諸如，一個 3_輸入函數(shù)和一個5-輸入函數(shù)。例如，通過配置4-LUT 202的上半部分，使之沒有對輸入a 和b 204的依賴性，就可以使一個(6，2)-LUT 200能夠實現(xiàn)函數(shù)20((1，(11，6)218和22(&， b，c2，d2，f)220。通常，一個(K，M)-LUT能實現(xiàn)最多可具有K-I個輸入的任何兩個函數(shù)，這 兩個函數(shù)僅僅使用不多于K+M個不同的輸入信號。通過利用8個輸入&，13，(；1，02，(11，(12，6，和€208，222，204，224，212 以及 zl 214 的輸出，可分裂(6，2)-LUT 200也可被用于不完整邏輯函數(shù)。在這種情況下，能夠實現(xiàn)8-輸 入函數(shù)zl (a, b，cl, c2, d2，e, f)的一些集合，但是，不同于一般的LUT，不是每一個8_輸入 函數(shù)都能被實現(xiàn)。然而，這可以通過試圖設計包含這些函數(shù)和任意函數(shù)的邏輯電路得以開發(fā)。邏輯元件的另一個方面是從LUT提供一個觸發(fā)器的能力。按照慣例，LUT輸出可 以被用作輸入到包含在相同邏輯元件中的觸發(fā)器的數(shù)據(jù)。同樣，在各種配置信息和邏輯信 號的控制下，輸入到觸發(fā)器的數(shù)據(jù)可以被選擇為到LUT的輸入之一。本發(fā)明令人滿意地使 得可以將可分裂LUT與一個或者多個邏輯元件中的觸發(fā)器組合在一起。圖3示出一個依照本發(fā)明的另一個實施例的邏輯元件300。邏輯元件300包括一 個可分裂(6，2)-1^肌302和兩個觸發(fā)器304&，30413。(6, 2)-LUT 302具有輸入A，B，Cl，C2， Dl, D2, EJP F，其中這些輸入通過輸入線 LEIMA，LE 1MB, LEIMCl，LEIMC2, LEIMDl，LEIMD2, LEiMEJPLEIMF 306被供給。另外，通過用一個寄存器值REGO對LEIMCI進行多路復用和 用一個寄存器值REGl對LEIMC2進行多路復用，兩個多路復用器308a，308b供給輸入Cl和 C2。在非分裂模式下，LUT 302提供一個單獨的輸出Z1310，并且在分裂模式下，提供兩個輸 出 z0 123 和 zl 314。LUT 302的輸出是到兩個多路復用器316a，316b的輸入。這些多路復用器316a， 316b提供到另一對多路復用器318a，318b的輸入，另一對多路復用器318a，318b也從輸入 線 LEIMCl 320a 和 LEMC2320b 獲得的輸入，LEIMCl 320a 和 LEIMC2 320b 與反相器 322a,322b, NOR 門 324a，324b，和 NAND 門 326a，326b 組合。來自這些后面的多路復用器318&，31813的輸出和線值1^1]\ 132(^和1^1]\ 2 320b 被送到觸發(fā)器304a，304b,這些觸發(fā)器也接收來自存儲值328和多路復用器330a，330b的 組合的數(shù)據(jù)。這些觸發(fā)器304a，304b的相關結構與那些用在當前由加利福尼亞，圣何塞的 Altera公司當前售賣的Stratix邏輯元件中的結構類似。第一觸發(fā)器304a的輸出連同LUT輸出zO 312和zl 310轉到第一組的三個多路復用器332a，從而確定第一組輸出L0CAL0，LEOUTO和LEOUTl 334a。第二觸發(fā)器304b的輸 出連同LUT輸出zl 310和z2 314轉到第二組的三個多路復用器332b，從而確定第二組輸 出 LOCALl，LE0UT2 和 LE0UT3 334a。這個邏輯元件300令人滿意地包括多路復用結構，用于使多達四個信號從LE輸出 (艮口，LEOUTO，LE0UT1，LE0UT2和 LE0UT3)以及將兩個信號送到內部(即，LOCALO和 LOCAL 1)。 在這個圖中，線信號LEIMx 306指的是連接到邏輯元件的輸入的邏輯信號源。圖3的實施 例令人滿意地包括兩個觸發(fā)器304a，304b。LUT302現(xiàn)在能生成兩個邏輯函數(shù)，因此，希望有 兩個觸發(fā)器，能從非分裂K-LUT，或者從任一分裂LUT載入數(shù)據(jù)。正像前面所討論的，在圖3中示出的觸發(fā)器的連接能夠被推廣。各種各樣的替代 實施例是可能的，其中有關的觸發(fā)器數(shù)據(jù)輸入可以是LUT輸出或者與LUT輸入中的一個相 同。在圖3示出的實施例中，邏輯裝置與加利福尼亞，圣何塞的Altera公司當前售賣的 Stratix邏輯元件類似。在圖3的實施例中，觸發(fā)器304a，304b中的每一個能從6-LUT輸出zl 310或者從 兩個5-LUT輸出zO 312和z2 314的其中一個載入。每一輸出能從6-LUT輸出，一個5-LUT 輸出或者一個觸發(fā)器選擇。多路復用器也被提供，用于將觸發(fā)器的輸出送回到LUT，以提供 與Stratix設備一樣的快速反饋。利用這個結構，6-LUT能供給一個或者兩個觸發(fā)器，每一 個5-LUT能供給一個觸發(fā)器，或者獨立的觸發(fā)器可以與一個共享輸入的5-LUT或一個不共 享輸入的4-LUT相組合。然而，這種結構具有一個限制，也就是不能將一個6-LUT與一個 獨立的觸發(fā)器組合，除非其共享一個輸入，即使在總共有八個輸入可用的情況中也是如此。 這是因為在非分裂6-LUT模式下，Cl和C2，以及Dl和D2必須都提供相同的輸入信號到 LUT( BP, C = Cl = C2，D = Dl = D2)。圖4的實施例針對這個問題。圖4示出一個依照本發(fā)明的另一個實施例的邏輯元件400。這個邏輯元件400與圖 3的邏輯元件300類似，但是在到LUT402的輸入處包含了另加的多路復用。輸入線LEIMCl 406和寄存器值REGO被輸入到多路復用器408a，其為LUT402的Cl輸入提供輸入，并且輸 入線LEIMCl和LEIMC2 406連同寄存器值REGl被輸入到多路復用器408b，其為LUT402的 C2輸入提供輸入。邏輯元件400包括一個可分裂(6，2)_LUT402和兩個觸發(fā)器404a，404b。(6， 2) -LUT402 具有輸入 A，B, Cl, C2, Dl, D2, EjP F，其中通過輸入線 LEIMA，LEIMAB, LEIMCl， LEIMC2, LEIMDl, LEIMD2, LEIME，和LEIMF406提供這些輸入。另外，通過用一個寄存器值 REGO對LEIMCl進行多路復用和用一個寄存器值REGl對LEIMC2進行多路復用，兩個多路復 用器408a，408b饋給輸入Cl和C2。不同于圖3的實施例，為輸入C2提供輸入的第二多路 復用器408b，從輸入線LEIMC1，輸入線LEIMC2 406和寄存器值REGl接收輸入。與先前的實施例300類似，在非分裂模式下，LUT 402提供一個單獨的輸出zl410，并且在分裂模式下，提供兩個輸出zO 412和zl414。同樣，與先前的實施例相同，電路包括用于 LEMCl 420a 和 LEMC2 420b 的附加線，多路復用器 416a，416b，418a，418b，430a， 430b，432a，432b，反相器 422a，422b，NOR 門 424a，424b，NAND 門 426a，426b，存儲值 428，和 輸出 434a，434b。當LUT402在非分裂模式下操作時，圖4的實施例有利地使用附加輸入信號。在這 種結構中，其中通過從原輸入中分裂出來的附加的輸入(在這種情況下Cl)在相應的多路 復用器408b處可以被連接到相應的分裂輸入(在這種情況下C2)。這允許6-LUT將C信號 帶到單獨引腳Cl上，并將其連接到LUT402中的Cl和C2。結果，輸入引腳C2現(xiàn)在能用于另 一個目的，就是在這種情況下，將數(shù)據(jù)信號帶入一個完全獨立的觸發(fā)器404b。這允許邏輯 元件支持一個6LUT，其可以有選擇地為一個觸發(fā)器404a以及一個獨立觸發(fā)器404b提供輸 入。在圖4的實施例中，通過利用兩個觸發(fā)器載入相同數(shù)據(jù)，可以將寄存器的快速反 饋送到LUT的輸入，因此，結果能被反饋到Cl和C2。在一個替代實施例中，REGO和REGl被 輸入到為Cl和C2提供輸入的多路復用器408a，408b中的一個或者兩個。這允許單個的觸 發(fā)器被用于存儲數(shù)據(jù)，并且被反饋回到Cl和C2。各種替代實施例選擇在哪個觸發(fā)器404a， 404b能被用于6-LUT402的快速反饋模式時是不同的，并且最佳的選擇將取決于將被實現(xiàn) 的邏輯電路和在PLD中提供的路由結構的靈活性。盡管通常優(yōu)選的是將到LUT最慢的分裂 輸入提供給觸發(fā)器，但也可以使用其他輸入。圖5示出一個對應于本發(fā)明的另一個實施例的邏輯元件500。這個邏輯元件500 與圖3的邏輯元件300類似，但是在到LUT502的輸入處包括附加多路復用。輸入線LEIMCl 506為LUT502的Cl輸入提供輸入，并且輸入線LEIMC1，輸入線LEIMC2 506連同寄存器值 REGO被輸入到多路復用器508a，該多路復用器508a為LUT502的C2輸入提供輸入。輸入 線LEIMD2 506為LUT502的D2輸入提供輸入，并且輸入線LEIMDl，輸入線LEIMD2 506連 同寄存器值REGl被輸入到多路復用器508b，多路復用器508b為LUT502的Dl輸入提供輸 入。邏輯元件500包括一個可分裂(6，2)_LUT502和兩個觸發(fā)器504a，504b。(6， 2) -LUT502 具有輸入 A，B, Cl, C2, Dl, D2, EjP F，其中通過輸入線 LEIMA，LEIMAB, LEIMCl， LEIMC2，LEIMD1，LEIMD2，LEIME，和 LEIMF506 提供這些輸入。另外，通過將 REGO 與 LEIMCl、 LEIMC2多路復用，以及將REGl與LEIMDl、LEIMD2多路復用，兩個多路復用器508a，508b為 輸入C2和Dl提供輸入。不同于圖3的實施例，為輸入C2提供輸入的第一多路復用器508a 從輸入線LEIMC1，輸入線LEIMC2和寄存器值REGO接收輸入，并且為輸入Dl提供輸入的第 二多路復用器408b從輸入線LEIMD1，輸入線LEIMD2和寄存器值REGl接收輸入。與圖3中的實施例類似，LUT502在非分裂模式下提供一個單獨的輸出zl 510，并 且在分裂模式下，提供兩個輸入zO 512和z2 514。同樣，與先前的實施例相同，電路包括 用于 LEMCl 520a 和 LEMC2520b 的附加線，多路復用器 516a, 516b, 518a, 518b, 530a, 530b, 532a，532b，反相器 522a，522b，NOR 門 524a，524b，NAND 門 526a，526b，存儲值 528，和輸出 534a，534b。圖5的實施例通過將觸發(fā)器504a，504b與LUT相組合來使得增加靈活性，從而允 許6-LUT 502與兩個獨立的寄存器(在第一多路復用器508a處的REGO和在第二多路復用器508b處的REG1)組合。通過允許C1/2或者D1/2被驅動到相應的引腳上，一個單獨的信 號可以被用于C和D中的每一個。在圖5的實施例中，Cl能被用作一個LUT輸入，C2被用 作一個到觸發(fā)器504b的數(shù)據(jù)輸入，而D2被用作到LUT的另一個輸入，Dl被用作到觸發(fā)器 504a的數(shù)據(jù)輸入。對于哪個輸入被用于哪個觸發(fā)器以及哪個信號被用作LUT輸入或者觸發(fā) 器數(shù)據(jù)的精確選擇將取決于正在被構建的邏輯電路的性質。此外，從哪些輸入中分裂出輸 入的選擇可以根據(jù)所包括的觸發(fā)器封裝靈活性程度而發(fā)生變化。隨著并入更多的多路復用 器以增加觸發(fā)器的封裝靈活性，所增加的延遲將引起其優(yōu)選地從更慢的輸入中分裂出輸入 而不是從最快的輸入中分裂出輸入。最佳選擇取決于將被實現(xiàn)的邏輯電路以及LUT設計中 的延遲的權衡。
在圖5的實施例中，僅通過用于邏輯元件中的單獨的觸發(fā)器來支持快速反饋。正 像前面所討論的，通過添加附加輸入到多路復用器從而支持兩個快速反饋來實現(xiàn)替代實施 例。圖6示出一個數(shù)據(jù)處理系統(tǒng)600，具有一個PLD610，可以包括如前面所討論的本發(fā) 明的實施例。PLD610包括多個邏輯陣列塊(LAB)，諸如所示出的LAB612(僅示出一個LAB， 以避免附圖過于復雜)。LAB 612包括多個邏輯元件，諸如所示出的邏輯元件611 (僅示出 一個邏輯元件，以避免附圖過于復雜)。數(shù)據(jù)處理系統(tǒng)600可以包括下列組件中的一個或者 多個處理器640 ；存儲器650 ；I/O電路620 ；以及外圍設備630。這些組件通過系統(tǒng)總線 665連接在一起，并且放在一個電路板660上，其被包含在一個最終用戶系統(tǒng)670中。系統(tǒng)600能被用于各種各樣的應用中，諸如計算機組網(wǎng)，數(shù)據(jù)組網(wǎng)，檢測儀表，視 頻處理，數(shù)字信號處理，或者任意其他的期望利用可編程或者可再編程的優(yōu)點的應用，PLD 610能被用于執(zhí)行各種不同的邏輯函數(shù)。例如，PLD 610能被配置為一個處理器或者控制 器，與處理器640協(xié)同工作(或者，在替代實施例中，一個PLD其本身可用作一個單獨的系 統(tǒng)處理器)。PLD610也可以被用作一個判定器，用于判定是否可以訪問系統(tǒng)600的共享資 源。在另一個例子中，PLD 610能被配置為一個在處理器和系統(tǒng)600的其他組件之一之間 的接口。應當注意，系統(tǒng)600僅是示范性的。盡管僅在前面詳細描述了本發(fā)明的某些示范 性實施例，本領域的技術人員將容易地理解，在不從本質上脫離本發(fā)明的新穎的教導和優(yōu) 點的前提下，可能對示范性實施例進行許多修改。因此，所有這樣的修改都被包含在本發(fā)明 的范圍之內。
權利要求
一種可編程邏輯設備，包括存儲器；可分裂的查找表LUT，所述可分裂的LUT包括多個操作模式，所述操作模式包括非分裂操作模式和分裂操作模式，所述非分裂操作模式生成來自第一等級的多路復用器的單個輸出，所述分裂操作模式生成來自第二等級的多路復用器的多個輸出。
2.如權利要求1所述的可編程邏輯設備，其中可分裂的LUT包括多個分裂操作模式。
3.如權利要求1所述的可編程邏輯設備，其中在非分裂操作模式中操作的可分裂的 LUT 提供 6-LUT。
4.如權利要求3所述的可編程邏輯設備，其中在分裂操作模式中操作的可分裂的LUT 提供兩個4-LUT。
5.如權利要求1所述的可編程邏輯設備，其中可分裂的LUT還包括含有第一觸發(fā)器和 第二觸發(fā)器的多個觸發(fā)器。
6.如權利要求5所述的可編程邏輯設備，其中可分裂的LUT還包括耦合在第一多個多 路復用器、第一觸發(fā)器、第二觸發(fā)器之間的第三等級的多路復用器。
7.如權利要求1所述的可編程邏輯設備，其中用于導出來自第一等級的多路復用器的 單個輸出的完整的信號組包括6個信號。
8.如權利要求1所述的可編程邏輯設備，其中用于導出來自第二等級的多路復用器的 多個輸出的完整的信號組包括兩組信號，每組包括5個信號。
9.一種系統(tǒng)，包括可分裂的查找表LUT，所述可分裂的LUT包括多個等級的多路復用器，所述多個等級 的多路復用器包括第一等級的多路復用器和第二等級的多路復用器，所述第一等級的多路 復用器配置成接收來自第二等級的多路復用器的輸入，其中可分裂的LUT包括多個操作模 式，所述多個操作模式包括非分裂操作模式和分裂操作模式，所述非分裂操作模式生成來 自第一等級的多路復用器的單個輸出，所述分裂操作模式生成來自第二等級的多路復用器 的多個輸出。
10.如權利要求9所述的系統(tǒng)，其中可分裂的LUT包括多個分裂操作模式。
11.如權利要求9所述的系統(tǒng)，其中在非分裂操作模式中操作的可分裂的LUT提供 6-LUT。
12.如權利要求11所述的系統(tǒng)，其中在分裂操作模式中操作的可分裂的LUT提供兩個 4-LUT。
13.如權利要求9所述的系統(tǒng)，其中可分裂的LUT還包括多個觸發(fā)器。
14.如權利要求13所述的系統(tǒng)，其中可分裂的LUT還包括在第一多個多路復用器、第一 觸發(fā)器、第二觸發(fā)器之間耦合的第三等級的多路復用器。
15.如權利要求9所述的系統(tǒng)，其中用于導出來自第一等級的多路復用器的單個輸出 的完整的信號組包括6個信號。
16.如權利要求9所述的系統(tǒng)，其中用于導出來自第二等級的多路復用器的多個輸出 的完整的信號組包括兩組信號，每組包括5個信號。
17.一種可編程邏輯陣列設備，包括多個互連線；多個邏輯塊，所述多個邏輯塊布置成陣列并且通過多個互連線相互連接；以及多個邏輯元件，所述多個邏輯元件分別包括在多個邏輯塊中，其中所述邏輯元件還包括6-輸入查找表，所述6-輸入查找表能夠分裂成第一分裂查找表和第二分裂查找表，其 中兩個分裂查找表共享6個輸入中的至少5個。
18.如權利要求17所述的可編程邏輯陣列設備，其中6個輸入分別被指定為a、b、c、d、e、f ο
19.如權利要求18所述的可編程邏輯陣列設備，其中第一分裂查找表的輸入包括輸入 a、b、c、d 禾口 e。
20.如權利要求19所述的可編程邏輯陣列設備，其中第一分裂查找表的輸入還包括f。
21.如權利要求17所述的可編程邏輯陣列設備，其中第二分裂查找表的輸入包括輸入 a、b、c、d 禾口 e。
22.如權利要求17所述的可編程邏輯陣列設備，其中利用一組多路復用器實現(xiàn)6-輸入 查找表。
23.如權利要求22所述的可編程邏輯陣列設備，其中利用一組多路復用器的第一子集 實現(xiàn)第一分裂查找表。
24.如權利要求23所述的可編程邏輯陣列設備，其中利用一組多路復用器的第二子集 實現(xiàn)第二分裂查找表。
25.如權利要求24所述的可編程邏輯陣列設備，其中第一子集和第二子集中的一個或 多個多路復用器是相同的多路復用器。
26.如權利要求24所述的可編程邏輯陣列設備，其中第一子集和第二子集的多路復用 器配置成接收分別在第一分裂查找表和第二分裂查找表之間共享的至少5個輸入。
27.如權利要求17所述的可編程邏輯陣列設備，其中邏輯元件還包括觸發(fā)器，所述觸 發(fā)器能夠編程耦合到6-輸入查找表的輸出或者耦合到第一或第二分裂查找表的其中之一。
28.如權利要求27所述的可編程邏輯陣列設備，其中所述邏輯元件還包括第二觸發(fā) 器，所述第二觸發(fā)器能夠編程耦合到6-輸入查找表的輸出或者耦合到第一或第二分裂查 找表的其中之一。
29.如權利要求17所述的可編程邏輯陣列設備，其中第一分裂查找表和第二分裂查找 表共享6-輸入查找表的多路復用器級。
30.如權利要求29所述的可編程邏輯陣列設備，其中設置了5個共享輸入分別到第一 分裂查找表和第二分裂查找表的共享多路復用器級。
31.如權利要求30所述的可編程邏輯陣列設備，其中設置了查找表的第六輸入到非共 享多路復用器級。
32.—種在可編程邏輯設備中使用的邏輯元件，所述邏輯元件包括多個存儲元件，所述存儲元件的每一個被布置成存儲數(shù)據(jù)值；第一多個多路復用器，每個多路復用器直接或間接耦合到存儲元件中的一個或多個并 且被配置成輸出存儲在存儲元件中的數(shù)據(jù)值當中的所選擇的一個；以及一組選擇信號，配置成控制第一多個多路復用器以便輸出分別存儲在存儲元件中的數(shù)據(jù)值當中的一個或多個，所述選擇信號選擇性耦合到第一多個多路復用器以便實現(xiàn)下列邏 輯功能Z1由完整的選擇信號組導出；Z2由完整的選擇信號組的第一子集導出；以及Z3由選擇信號的第二子集導出，第二子集不同于第一子集，但是包括至少一個與第一 子集一樣的選擇信號。
33.如權利要求32所述的邏輯元件，還包括第一觸發(fā)器，配置成根據(jù)選擇信號組的狀態(tài)來接收存儲在多個存儲元件中的、指示功 能\ατ、的值的數(shù)據(jù)值當中的所選擇的一個；以及第二觸發(fā)器，配置成根據(jù)選擇信號組的狀態(tài)來接收存儲在多個存儲元件中的、指示功 能Zi、Z2或Z3的值的數(shù)據(jù)值當中的一個。
34.如權利要求33所述的邏輯元件，還包括第二多個多路復用器，耦合在第一多個多 路復用器、第一觸發(fā)器、第二觸發(fā)器之間，所述第二多個多路復用器配置成選擇性耦合由選 擇信號確定的選擇的數(shù)據(jù)值，用于確定功能\、Z2或Z3的值到第一觸發(fā)器和第二觸發(fā)器的 輸入。
35.如權利要求34所述的邏輯元件，還包括第三多個多路復用器，所述第三多個多路 復用器配置成生成一個或多個邏輯元件輸出，第三多個多路復用器配置成接收分別由選擇信號的狀態(tài)確定的功能Zp Z2或Z3的選擇值；以及來自第一觸發(fā)器或第二觸發(fā)器的輸出。
36.如權利要求34所述的邏輯元件，其中多個存儲元件、第一多個多路復用器和選擇 信號組實現(xiàn)查找表LUT。
37.如權利要求36所述的邏輯元件，其中LUT是可分裂的。
38.如權利要求34所述的邏輯元件，其中所述第一觸發(fā)器輸出第一觸發(fā)器輸出信號， 所述第一觸發(fā)器輸出信號反饋到LUT輸入。
39.如權利要求38所述的邏輯元件，其中第二觸發(fā)器輸出第二觸發(fā)器輸出信號，所述 第二觸發(fā)器輸出信號反饋到LUT。
40.如權利要求32所述的邏輯元件，其中用于導出邏輯功能Z1的完整的選擇信號組包 括6個信號。
41.如權利要求32所述的邏輯元件，其中用于導出邏輯信號Z2和Z3的選擇信號的第 一子集和第二子集中的每一個包括5個信號。
全文摘要
本發(fā)明涉及可分裂的查找表及邏輯元件。一種邏輯元件包括存儲元件，多路復用器和控制信號。這些多路復用器按等級排列并且包括最高等級的多路復用器，其具有連接到存儲元件的輸入端和連接到次高等級的多路復用器輸入端的輸出端，這些多路復用器還包括一個第一等級的多路復用器，其具有連接到第二等級的多路復用器的輸出端的輸入端和至少一個輸出端?？刂菩盘柋贿B接到多路復用器。在第一種操作模式下，控制信號確定在至少一個第一等級多路復用器輸出端處的第一模式輸出，在第二操作模式下，控制信號確定在所選擇的非第一等級多路復用器輸出端處的第二模式輸出。
文檔編號H03K19/173GK101820278SQ20101014283
公開日2010年9月1日 申請日期2004年2月9日 優(yōu)先權日2003年2月10日
發(fā)明者A·李, B·彼得森, D·路易斯, S·卡普塔諾盧 申請人:阿爾特拉公司