專利名稱：內(nèi)嵌晶閘管的pmos晶體管以及開關(guān)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及靜電保護(hù)電路設(shè)計(jì)領(lǐng)域，尤其涉及一種內(nèi)嵌晶閘管的PMOS晶體管以及具有靜電保護(hù)能力的開關(guān)電路。
背景技術(shù)：
在開關(guān)電路中，通常使用高壓場效應(yīng)晶體管器件做為開關(guān)器件，圖1提供了一種現(xiàn)有的開關(guān)電路的示意圖。所述開關(guān)電路包括輸入單元100、輸出單元101、開關(guān)晶體管 102、控制單元103以及負(fù)載單元104，所述輸入單元100通過開關(guān)晶體管102連接至輸出單元101，所述控制單元103連接開關(guān)晶體管102，控制開關(guān)晶體管102的開啟或關(guān)閉，所述負(fù)載單元104耦合至開關(guān)晶體管102與負(fù)載單元104的連接節(jié)點(diǎn)。進(jìn)一步的，圖2提供了圖1所示開關(guān)電路的具體電路圖，包括電源線VDD，作為輸入單元，并作為供電電源；PMOS晶體管，作為開關(guān)晶體管，所述高壓PMOS晶體管的源極連接電源線VDD，漏極作為輸出端，并通過負(fù)載電阻R連接至負(fù)載線VEE ；控制電路Core Circuit, 連接高壓PMOS晶體管的柵極，控制高壓PMOS晶體管的開閉，所述電源線VDD以及地線GND 耦接于控制電路為其提供工作電源。通常在芯片的供電電路中還會(huì)包括電源鉗位電路，因此在正常工作時(shí)，電源線VDD 上的電壓變化幅度并不會(huì)太大，PMOS晶體管可以滿足正常的開關(guān)需求。當(dāng)電源線VDD上產(chǎn)生靜電破壞(ESD)后，相當(dāng)于在電源線VDD上加載一個(gè)大能量高電壓的ESD靜電脈沖，所述 ESD靜電脈沖加載至PMOS晶體管的源極，將極易損壞PMOS晶體管。因此上述開關(guān)電路缺乏靜電保護(hù)能力。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種內(nèi)嵌可控硅的PMOS晶體管以及開關(guān)電路，解決現(xiàn)有使用PMOS晶體管作為開關(guān)器件的開關(guān)電路缺乏靜電保護(hù)能力的問題。本發(fā)明提供了一種內(nèi)嵌晶閘管的PMOS晶體管，包括半導(dǎo)體襯底；形成于半導(dǎo)體襯底表面的柵極；形成于柵極兩側(cè)半導(dǎo)體襯底內(nèi)的源極以及擴(kuò)散區(qū)；形成于擴(kuò)散區(qū)內(nèi)的漏極以及N型注入?yún)^(qū)；所述擴(kuò)散區(qū)的摻雜類型與源極以及漏極相同，且摻雜濃度低于所述源極以及漏極；所述N型注入?yún)^(qū)與漏極電連接，且摻雜濃度高于半導(dǎo)體襯底?？蛇x的，所述漏極以及N型注入?yún)^(qū)遠(yuǎn)離于柵極不被柵極所覆蓋。所述半導(dǎo)體襯底與源極電連接。本發(fā)明提供了一種開關(guān)電路，包括輸入單元、輸出單元、開關(guān)晶體管、控制單元及負(fù)載單元，所述輸入單元通過開關(guān)晶體管連接至輸出單元，所述控制單元連接開關(guān)晶體管， 控制開關(guān)晶體管的開啟或關(guān)閉，所述負(fù)載單元耦接至開關(guān)晶體管與輸出單元的連接節(jié)點(diǎn)，其特征在于，還包括晶閘管，所述晶閘管并聯(lián)于開關(guān)晶體管?？蛇x的，所述開關(guān)晶體管為PMOS晶體管，所述晶閘管的陽極連接至開關(guān)晶體管的源極，陰極連接至開關(guān)晶體管的漏極?？蛇x的，所述開關(guān)晶體管為NMOS晶體管，所述晶閘管的陽極連接至開關(guān)晶體管的漏極，陰極連接至開關(guān)晶體管的源極?？蛇x的，所述開關(guān)晶體管為橫向擴(kuò)散型功率晶體管。本發(fā)明還提供了一種開關(guān)電路，包括輸入單元、輸出單元、開關(guān)晶體管、控制單元及負(fù)載單元，所述輸入單元通過開關(guān)晶體管連接至輸出單元，所述控制單元連接開關(guān)晶體管，控制開關(guān)晶體管的開啟或關(guān)閉，所述負(fù)載單元耦接至開關(guān)晶體管與輸出單元的連接節(jié)點(diǎn)，其特征在于，所述開關(guān)晶體管為前述內(nèi)嵌晶閘管的PMOS晶體管與現(xiàn)有技術(shù)相比，本發(fā)明提供的開關(guān)電路具有以下優(yōu)點(diǎn)所述開關(guān)晶體管還并聯(lián)有晶閘管，所述晶閘管可以是外接晶閘管，也可以內(nèi)嵌于開關(guān)晶體管中，當(dāng)產(chǎn)生靜電破壞后，ESD靜電脈沖加載至開關(guān)晶體管時(shí)，所述晶閘管可以觸發(fā)導(dǎo)通，從而釋放靜電荷，以保護(hù)開關(guān)晶體管不受到靜電損害。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其他目的、特征和優(yōu)勢(shì)將更加清晰。附圖中與現(xiàn)有技術(shù)相同的部件使用了相同的附圖標(biāo)記。附圖并未按比例繪制，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中為清楚起見，放大了層和區(qū)域的尺寸。圖1為現(xiàn)有開關(guān)電路的示意圖；圖2為現(xiàn)有開關(guān)電路的一個(gè)具體電路圖；圖3為本發(fā)明所述開關(guān)電路的示意圖；圖4為本發(fā)明所述開關(guān)電路的具體實(shí)施例電路圖；圖5為本發(fā)明所述的內(nèi)嵌晶閘管的PMOS晶體管的結(jié)構(gòu)剖面圖；圖6為圖5所示PMOS晶體管的等效電路圖。
具體實(shí)施例方式現(xiàn)有的開關(guān)電路中，開關(guān)晶體管容易因?yàn)殪o電破壞而遭到損傷，本發(fā)明所述開關(guān)電路，在開關(guān)晶體管上并聯(lián)晶閘管，使得產(chǎn)生靜電破壞時(shí)，ESD靜電脈沖可以觸發(fā)導(dǎo)通晶閘管，迅速釋放靜電荷，以保護(hù)開關(guān)晶體管避免被靜電損壞。圖3為本發(fā)明所述的開關(guān)電路，包括輸入單元100、輸出單元101、開關(guān)晶體管102、 控制單元103及負(fù)載單元104，所述輸入單元100通過開關(guān)晶體管102連接至輸出單元101， 所述控制單元103連接開關(guān)晶體管102，控制開關(guān)晶體管102的開啟或關(guān)閉，所述負(fù)載單元 104耦結(jié)至開關(guān)晶體管102與輸出單元101的連接節(jié)點(diǎn)。還包括晶閘管105，所述晶閘管 105并聯(lián)于開關(guān)晶體管102。當(dāng)所述開關(guān)晶體管102為PMOS晶體管，所述晶閘管105的陽極連接至開關(guān)晶體管的源極，陰極連接至開關(guān)晶體管102的漏極。當(dāng)開關(guān)晶體管102為NMOS晶體管，所述晶閘管105的陽極連接至開關(guān)晶體管的漏極，陰極連接至開關(guān)晶體管102的源極。
為了提高開關(guān)晶體管的耐高壓能力，所述開關(guān)晶體管可以為橫向擴(kuò)散型功率晶體管。圖4為本發(fā)明所述開關(guān)電路的一個(gè)具體實(shí)施例電路圖。所述開關(guān)電路包括電源線VDD，類似于輸入單元，并作為供電電源；PMOS晶體管，作為開關(guān)晶體管，優(yōu)選的，所述PMOS晶體管可以為高壓橫向擴(kuò)散型 PMOS晶體管(HVPM0S)。所述PMOS晶體管的源極連接電源線VDD，漏極作為輸出端Output。在所述PMOS晶體管的上還并聯(lián)有晶閘管SCR，所述晶閘管SCR的陽極連接至PMOS 晶體管的源極，而陰極連接至PMOS晶體管的漏極。所述PMOS晶體管的漏極通過負(fù)載電阻R連接至負(fù)載線VEE ；控制電路(Core Circuit)，連接PMOS晶體管的柵極，控制PMOS晶體管的開閉，所述電源線VDD以及地線GND耦接于控制電路為其提供工作電源。在正常工作時(shí)，晶閘管SCR處于關(guān)閉狀態(tài)，因此必須使得晶閘管SCR的觸發(fā)電壓小于電源VDD的正常工作電壓。而PMOS晶體管在控制電路的控制下開啟或關(guān)閉。在發(fā)生靜電破壞時(shí)，電源線VDD上產(chǎn)生大能量高電壓的ESD靜電脈沖，所述ESD靜電脈沖將觸發(fā)導(dǎo)通晶閘管SCR，由于晶閘管SCR導(dǎo)通后內(nèi)阻極小，因此所述靜電脈沖將經(jīng)由晶閘管SCR釋放，而不通過PMOS晶體管對(duì)其產(chǎn)生損傷，當(dāng)ESD靜電脈沖釋放后，晶閘管SCR 由于維持電流減弱將再次關(guān)閉，開關(guān)電路恢復(fù)正常工作的狀態(tài)。上述過程，即實(shí)現(xiàn)了對(duì)PMOS 晶體管的靜電保護(hù)。除了在上述實(shí)施例中，在開關(guān)晶體管上外接晶閘管，還可以將晶閘管直接整合至 PMOS晶體管中，以簡化電路結(jié)構(gòu)，節(jié)省芯片面積。因此本發(fā)明還提供了一種內(nèi)嵌晶閘管的 PMOS晶體管。如圖5所示，本發(fā)明還提供了一種內(nèi)嵌晶閘管的PMOS晶體管。所述PMOS晶體管基于橫向擴(kuò)散型功率晶體管。本實(shí)施例中所述內(nèi)嵌晶閘管的PMOS晶體管包括N型半導(dǎo)體襯底200 ；形成于N型半導(dǎo)體襯底表面的柵極201 ；形成于柵極201兩側(cè)N型半導(dǎo)體襯底內(nèi)的P型源極202以及擴(kuò)散區(qū)203 ；形成于擴(kuò)散區(qū)203內(nèi)的P型漏極204以及N型注入?yún)^(qū)205 ；所述擴(kuò)散區(qū)203的摻雜類型與源極202以及漏極204相同，且摻雜濃度低于所述源極202以及漏極204 ；所述N型注入?yún)^(qū)205與漏極204電連接，且摻雜濃度高于半導(dǎo)體襯底200。在圖5所示實(shí)施例中，為了進(jìn)一步提高PMOS晶體管的耐高壓能力，所述漏極204 以及N型注入?yún)^(qū)可以遠(yuǎn)離于柵極201，而不被柵極201所覆蓋。此外為了消除襯底偏置效應(yīng)，還可以將半導(dǎo)體襯底200與源極202電連接。具體的，半導(dǎo)體襯底200內(nèi)還包括N型連接區(qū)206，所述N型連接區(qū)206與源極201電連接。圖6為圖5所示PMOS晶體管的等效電路圖。結(jié)合圖5以及圖6所示，假設(shè)將源極 202作為陽極，而漏極204作為陰極。P型源極202與N型半導(dǎo)體襯底200以及P型擴(kuò)散區(qū) 203構(gòu)成了一個(gè)等效PNP三極管Tl，在上述PNP三極管Tl中，由于P型擴(kuò)散區(qū)203的摻雜濃度低于P型源極202，因此P型源極202 —端為發(fā)射極。所述N型半導(dǎo)體襯底200與P型擴(kuò)散區(qū)203以及N型注入?yún)^(qū)205構(gòu)成了一個(gè)等效NPN三極管T2，在上述NPN三極管T2中， 由于N型注入?yún)^(qū)的摻雜濃度高于N型半導(dǎo)體襯底，因此N型注入?yún)^(qū)一端為發(fā)射極。
結(jié)合上述說明，所述三極管Tl的基極連接于三極管T2的集電極，發(fā)射極作為陽極，集電極連接三極管T2的基極，所述三極管T2的發(fā)射極作為陰極，上述三極管Tl與三極管T2構(gòu)成了一個(gè)典型的晶閘管結(jié)構(gòu)。因此在本發(fā)明所述PMOS晶體管內(nèi)相當(dāng)于寄生了一個(gè)陽極與源極電連接，陰極與漏極電連接的晶閘管，所述晶閘管與PMOS晶體管相并聯(lián)。上述PMOS晶體管的源漏極之間電壓處于正常工作范圍時(shí)，PMOS晶體管的柵極 201，控制源漏極之間產(chǎn)生導(dǎo)電溝道，形成電流，而實(shí)現(xiàn)開關(guān)功能。當(dāng)源漏極之間的電壓過大，則觸發(fā)內(nèi)嵌晶閘管工作，在源極、襯底、擴(kuò)散區(qū)、漏極之間產(chǎn)生較大漏電流，而不通過柵極底部的溝道導(dǎo)電，因而保護(hù)PMOS晶體管，避免器件損壞。將上述內(nèi)嵌晶閘管的PMOS晶體管應(yīng)用至開關(guān)電路中，作為開關(guān)晶體管使用，既可以獲得本發(fā)明所述的開關(guān)電路，所述開關(guān)電路具有靜電保護(hù)能力。具體工作原理與前述開關(guān)電路實(shí)施例相同，此處不再贅述。本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種內(nèi)嵌晶閘管的PMOS晶體管，其特征在于，包括半導(dǎo)體襯底；形成于半導(dǎo)體襯底表面的柵極；形成于柵極兩側(cè)半導(dǎo)體襯底內(nèi)的源極以及擴(kuò)散區(qū)；形成于擴(kuò)散區(qū)內(nèi)的漏極以及N型注入?yún)^(qū)；所述擴(kuò)散區(qū)的摻雜類型與源極以及漏極相同，且摻雜濃度低于所述源極以及漏極；所述N型注入?yún)^(qū)與漏極電連接，且摻雜濃度高于半導(dǎo)體襯底。
2.一種如權(quán)利要求1所述的PMOS晶體管，其特征在于，所述漏極以及N型注入?yún)^(qū)遠(yuǎn)離于柵極不被柵極所覆蓋。
3.—種如權(quán)利要求1所述的PMOS晶體管，其特征在于，所述半導(dǎo)體襯底與源極電連接。
4.一種開關(guān)電路，包括輸入單元、輸出單元、開關(guān)晶體管、控制單元及負(fù)載單元，所述輸入單元通過開關(guān)晶體管連接至輸出單元，所述控制單元連接開關(guān)晶體管，控制開關(guān)晶體管的開啟或關(guān)閉，所述負(fù)載單元耦接至開關(guān)晶體管與輸出單元的連接節(jié)點(diǎn)，其特征在于，還包括晶閘管，所述晶閘管并聯(lián)于開關(guān)晶體管。
5.一種如權(quán)利要求4所述的開關(guān)電路，其特征在于，所述開關(guān)晶體管為PMOS晶體管，所述晶閘管的陽極連接至開關(guān)晶體管的源極，陰極連接至開關(guān)晶體管的漏極。
6.一種如權(quán)利要求4所述的開關(guān)電路，其特征在于，所述開關(guān)晶體管為NMOS晶體管，所述晶閘管的陽極連接至開關(guān)晶體管的漏極，陰極連接至開關(guān)晶體管的源極。
7.—種如權(quán)利要求4所述的開關(guān)電路，其特征在于，所述開關(guān)晶體管為橫向擴(kuò)散型功率晶體管。
8.一種開關(guān)電路，包括輸入單元、輸出單元、開關(guān)晶體管、控制單元及負(fù)載單元，所述輸入單元通過開關(guān)晶體管連接至輸出單元，所述控制單元連接開關(guān)晶體管，控制開關(guān)晶體管的開啟或關(guān)閉，所述負(fù)載單元耦接至開關(guān)晶體管與輸出單元的連接節(jié)點(diǎn)，其特征在于，所述開關(guān)晶體管為權(quán)利要求1所述內(nèi)嵌晶閘管的PMOS晶體管。
全文摘要
本發(fā)明提供了一種內(nèi)嵌晶閘管的PMOS晶體管以及開關(guān)電路，所述PMOS晶體管包括半導(dǎo)體襯底；形成于半導(dǎo)體襯底表面的柵極；形成于柵極兩側(cè)半導(dǎo)體襯底內(nèi)的源極以及擴(kuò)散區(qū)；形成于擴(kuò)散區(qū)內(nèi)的漏極以及N型注入?yún)^(qū)；所述擴(kuò)散區(qū)的摻雜類型與源極以及漏極相同，且摻雜濃度低于所述源極以及漏極；所述N型注入?yún)^(qū)與漏極電連接，且摻雜濃度高于半導(dǎo)體襯底。本發(fā)明所述的開關(guān)電路具有較佳的靜電保護(hù)能力。
文檔編號(hào)H03K17/687GK102208413SQ20101014407
公開日2011年10月5日 申請(qǐng)日期2010年3月31日 優(yōu)先權(quán)日2010年3月31日
發(fā)明者單毅, 唐成瓊 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司