專利名稱：一種雙輸入運算放大器共享的余量增益放大電路的制作方法
技術領域：
本發(fā)明屬于集成電路設計中的數(shù)據(jù)轉換器技術領域，具體涉及一種雙輸入運算放 大器共享的余量增益放大電路。
背景技術：
模數(shù)轉換器是通信電路中的重要模塊，實現(xiàn)從模擬信號到數(shù)字信號的轉換。對于 功能越來越豐富的移動手持終端而言，由于受到重量和體積的限制，僅能通過有限的電池 提供能量，所以迫切需要電子器件低功耗技術。在低功耗技術上的優(yōu)勢意味著在這個快速 成長的市場上將占有更大的份額，獲得更高的利潤。此外，功耗的增加會引起芯片發(fā)熱，從而降低電路的可靠性和使用壽命。芯片升溫 將引發(fā)硅片連線故障、封裝故障、電學參數(shù)漂移、電遷移等一系列的故障機制。一般，溫度每 升高10°C，器件的故障率就要提高2倍。功耗的急劇增加，需要昂貴的封裝以及熱沉布置， 提高了芯片的成本，還會因為冷卻設備而增加額外開支，對面向商用的產品而言，降低了產 品的市場競爭力。提高單位能量的處理效率可以減緩這個問題。實現(xiàn)低功耗的主要方法就是在相鄰兩級余量增益放大電路共享使用一個運算放 大器，這是因為運算放大器僅在保持時段工作，而在采樣時段不工作。這樣可以將整個模數(shù) 轉換器的功耗降低一半左右。目前廣泛使用的運算放大器共享余量增益放大電路，其系統(tǒng) 結構如圖1所示，包括運算放大器130，子模數(shù)轉換器110、140，子數(shù)模轉換器120、150，運 算放大器共享開關 118,122,電容 113、114、124、125，控制開關 111、112、113、115、117、118、 119、126、126、127。電路通過控制運算放大器共享開關118、122來在第一級和第二級之間 切換使用。隨之而來的問題是運算放大器共享開關118、122存在的寄生電容118、122會 使得第一級和第二級之間有一個信號通路。當?shù)谝患壴诓蓸拥臅r候，后級正在保持，這時， 任何在第一級輸入端101變化的信號(可能是輸入信號101，也可能是比較器子模數(shù)轉換 器110、140的回饋噪聲等)都會通過寄生通道到運算放大器的輸入而影響第二級的保持信 號。同樣，當?shù)谝患壖壴诒３郑诙壴诓蓸訒r，也會產生這樣的影響。此外，由于輸入管柵 電容仍保留著前一次工作時殘留的電荷，在參與下一次保持工作時就會對信號的精準度產 生影響，這稱為記憶效應。記憶效應是與信號相關的，會降低模數(shù)轉換器的精度。

發(fā)明內容
為解決上述運算放大器共享余量增益放大電路記憶效應和級間饋通的問題，本發(fā) 明提供一種雙輸入運算放大器共享的余量增益放大電路。本發(fā)明提供雙輸入運算放大器共享的余量增益放大電路，包括開關內置的雙差 分輸入對運算放大器電路，該放大器電路被兩個相鄰兩級余量增益放大電路共享使用，用 于放大并保持輸入信號，供量化和采樣；外部控制時鐘，包括雙相交疊時鐘，雙相非交疊時 鐘，以及各時鐘的延時時鐘，控制整個電路中各個開關的導通和關斷。本發(fā)明將傳統(tǒng)的運算放大器外的開關內置到運算放大器當中，通過切換運算放大器中的開關來分別在共享運算放大器的兩級余量增益放大電路之間切換使用。本發(fā)明提供的雙輸入運算放大器共享的余量增益放大電路300，其具體構成為開關內置的雙差分輸入對運算放大器電路400。用于將采樣電容上保存的電壓信 號，放大至兩倍增益，并供下一級或后續(xù)電路進行采樣和量化。子模數(shù)轉換電路110。用于將第一級的輸入差分信號211、212進行量化，并將量化 結果經處理后傳遞給子數(shù)?；旌想娐?20。子模數(shù)轉換電路140。用于將第一級的輸出差分信號205、206進行量化，并將量化 結果經處理后傳遞給子數(shù)?；旌想娐?50。子數(shù)?；旌想娐?20。用于接收子模數(shù)轉換電路110的控制信號，產生不同的電壓 信號施加在第一電容261、第二電容262相應端口，完成加法或減法或保持不變的操作。子數(shù)?；旌想娐?40。用于接收子模數(shù)轉換電路140的控制信號，產生不同的電壓 信號施加在第五電容265、第六電容266相應端口，完成加法或減法或保持不變的操作。第一電容261、第二電容262、第三電容263、第四電容264組成第一級采樣和反饋 電容。第五電容265、第六電容266，第七電容267、第八電容268組成第二級采樣和反饋電 容。第一級采樣和反饋電容用于對第一級的輸入差分信號211、212進行采樣和放大，供第 二級的采樣和反饋電容進行采樣。第二級采樣和反饋電容。用于對第一級輸出差分信號205、206進行采樣和放大， 供后續(xù)電路進行采樣。第一-第十六開關231、232、233、234、235、236、237、238、239、240、241、242、234、 244、245、246，分別由相應的時鐘控制信號①1、①2、①1D、①2D控制，當時鐘控制信號為 高電平時，第一-第十六開關 231、232、233、234、235、236、237、238、239、240、241、242、234、 244、245、246導通，當時鐘控制信號為低電平時，第一-第十六開關231、232、233、234、235、 236、237、238、239、240、241、242、234、244、245、246 關斷，完成信號的傳遞。共模輸入電壓215，用于在兩對運算放大器差分輸入對管401、402和403、404非使 能狀態(tài)下柵極電壓的復位。上述方案中，所述開關內置的雙差分輸入對運算放大器電路400包括兩對運算放大器差分輸入對管401、402和403、404，運算放大器共享開關405、 406、407、408，由NM0S管構成。兩對運算放大器差分輸入對管401、402和403、404，分別串 聯(lián)運算放大器共享開關開關405、406、407、408。兩對運算放大器差分輸入對管401、402和 403,404的柵極分別連接輸入信號Vinp,a，Vinn,a，Vinp,b，Vim,b。運算放大器共享開關405、406 由時鐘信號OlDn控制，當時鐘信號OlDn為高電平時，運算放大器共享開關405、406導 通，輸入對管401、402進入使能狀態(tài)。當時鐘信號OlDn為低電平時，運算放大器共享開關 405、406關斷，輸入對管401、402進入非使能狀態(tài)。運算放大器共享開關407、408由時鐘信 號0 2Dn控制，當時鐘信號0 2Dn為高電平時，運算放大器共享開關407、408導通，輸入對 管403、404進入使能狀態(tài)。當時鐘信號0 2Dn為低電平時，運算放大器共享開關407、408 關斷，輸入對管403、404進入非使能狀態(tài)。輔助增益自舉運算放大器410和輔助增益自舉運算放大器420，用于增大運算放 大器的直流增益。M0S管421、422、423、424、425、426、427、428用于參與開關內置的雙差分輸入對運算放大器電路400工作，實現(xiàn)信號的放大和傳遞。共模反饋電路430，用于穩(wěn)定開關內置的雙差分輸入對運算放大器電路400的共 模輸出電壓。偏置信號451、452。用于保持運算放大器工作在正常狀態(tài)。電源電壓457、458。用于提供電路的電源。本發(fā)明的有益效果本發(fā)明提供的雙輸入運算放大器共享的余量增益放大電路300，通過將運算放大 器共享開關內置到雙差分輸入對運算放大器電路400內部，切斷級間寄生電容產生的饋通 通路。通過將兩對差分對管401、402和403、404的柵極交替復位至共模輸入電壓，完全消 除了記憶效應。從而提高了運算放大器共享余量增益放大電路的建立精度，提高了模數(shù)轉 換器的精度。此外，由于運算放大器共享開關405、406、407、408被嵌入到了運算放大器內 部，而不是傳統(tǒng)的同時連接在運算放大器輸入端。從而消除了由于傳統(tǒng)的運算放大器共享 開關寄生電容118、122導致的第一級和第二級之間的饋通通路。此外，通過將運算放大器 共享開關405、406、407、408嵌入到運算放大器內部，有效的消除了時鐘饋通，有效的減小 了運算放大器共享開關405、406、407、408帶來的輸入電阻。從而可以有效的降低模數(shù)轉換 器的功耗，提高模數(shù)轉換器的精度。


圖1為現(xiàn)有技術的運算放大器共享余量增益放大電路結構示意圖。圖2為本發(fā)明使用的雙輸入運算放大器共享的余量增益放大電路結構示意圖。圖3為本發(fā)明使用的開關內置的雙差分輸入對運算放大器電路示意圖。圖4為本發(fā)明使用的時序圖。
具體實施例方式
下面結合附圖與具體實施方式
對本發(fā)明作進一步詳細說明。圖2為本發(fā)明使用的雙輸入運算放大器共享的余量增益放大電路結構示意圖，包 括開關內置的雙差分輸入對運算放大器電路400，子模數(shù)轉換電路110，子模數(shù)轉換電路 140，子數(shù)?；旌想娐?20，子數(shù)?；旌想娐?40，采樣和反饋電容261、262、263、264、265、 266、267、268，開關 231、232、233、234、235、236、237、238、239、240、241、242、234、244、245、 246，共模輸入電壓215。圖3為本發(fā)明使用的開關內置的雙差分輸入對運算放大器電路400示意圖，包括 兩對運算放大器差分輸入對管401、402和403、404，運算放大器共享開關405、406、407、 408，由NM0S構成。兩對運算放大器差分輸入對管401、402和403、404，分別串聯(lián)運算放大器 共享開關405、406、407、408。兩對運算放大器差分輸入對管401、402和403、404的柵極分 別連接輸入信號義一^^^一，義―。運算放大器共享開關405、406由時鐘信號①lDn 控制，當時鐘信號OlDn為高電平時，運算放大器共享開關405、406導通，輸入對管401、402 進入使能狀態(tài)。當時鐘信號OlDn為低電平時，運算放大器共享開關405、406關斷，輸入對 管401、402進入非使能狀態(tài)。運算放大器共享開關407、408由時鐘信號0 2Dn控制，當時 鐘信號①2Dn為高電平時，運算放大器共享開關407、408導通，輸入對管403、404進入使能
6狀態(tài)。當時鐘信號。2Dn為低電平時，運算放大器共享開關407、408關斷，輸入對管403、 404進入非使能狀態(tài)。輔助增益自舉運算放大器410和輔助增益自舉運算放大器420，用于 增大運算放大器的直流增益。M0S管421、422、423、424、425、426、427、428用于參與開關內 置的雙差分輸入對運算放大器電路400工作，實現(xiàn)信號的放大和傳遞。共模反饋電路430， 用于穩(wěn)定開關內置的雙差分輸入對運算放大器電路400的共模輸出電壓。偏置信號451、 452。用于保持運算放大器工作在正常狀態(tài)。電源電壓457、458，用于提供電路的電源。圖4為本發(fā)明使用的時序圖，包括雙相非交疊時鐘Ol和0 2，將雙相非交疊時鐘 延時的產生的延時雙相非交疊時鐘OlD和①2D，將延時雙相非交疊時鐘反相產生的延時 雙相交疊時鐘OlDn和0 2Dn。這些時鐘用于控制電路中各個開關的導通與關閉。下面說明雙輸入運算放大器共享的余量增益放大電路的工作原理。當時鐘Ol為高的時候，運算放大器差分輸入對管401、402的柵極接共模輸入電 壓215進行復位，這時運算放大器差分輸入對管403、404處于使能狀態(tài)，運算放大器進行第 二級的保持工作。同樣的，當02為高電平時，運算放大器差分輸入對管403、404的柵極接 共模輸入電壓215進行復位，運算放大器差分輸入對管401、402處于使能狀態(tài)，運算放大器 進行第一級的保持工作。因為兩對差分輸入對管401、402和403、404交替的連接到共模輸 入電壓215進行復位，因此完全消除了傳統(tǒng)方法中存在的記憶效應。此外，由于運算放大器 共享開關405、406、407、408被嵌入到了運算放大器內部，而不是傳統(tǒng)的同時連接在運算放 大器輸入端。從而消除了由于傳統(tǒng)的運算放大器共享開關寄生電容118、122導致的第一級 和第二級之間的饋通通路。此外，通過將運算放大器共享開關405、406、407、408嵌入到運 算放大器內部，有效的消除了時鐘饋通，有效的減小了運算放大器共享開關405、406、407、 408存在的寄生輸入電阻。開關內置的雙差分輸入對運算放大器電路400中運算放大器共享開關405、406、 407,408的控制信號之所以采用雙相交疊時鐘OlDn和①2Dn，是因為若采用傳統(tǒng)的雙相非 交疊時鐘OlD和0 2D的話，在輸入信號大于一定幅值時，差分輸出信號的建立會出現(xiàn)不同 步的現(xiàn)象，從而使得建立時間大大加長。究其原因，是因為運算放大器在雙向非交疊時鐘控制下，當兩相時鐘均為低電平 時，主運算放大器500下半通路截止，而上半部分電流源仍可以工作。這就使得電流不能通 過下半部分流到地，而是對保持有電荷的輸出負載電容進行充電，引起的電荷堆積導致兩 差分負載電容電壓同時抬高，因而有可能導致差分輸出端455,456電壓較高的一側對應的 輸出節(jié)點電壓高于設計的最大值，此時輸出節(jié)點以上的管子漏源電壓會小于過驅動電壓， 從而使管子進入線性區(qū)。當運算放大器共享開關打開時，管子就需要從線性區(qū)出來，因此 大信號建立時間會相應增加，而差分輸出端電壓較低的一側可能還來不不及進入線性區(qū)， 因為雙向非交疊的時間較短，因此導致差分信號兩端建立不同步。因此采用雙相交疊時鐘 ①lDn和①2Dn來控制運算放大器共享開關405、406、407、408，則由于在任何時刻都保留有 電流通路，因而可以避免電荷堆積從而很好的解決這個問題。由于雙相交疊時鐘OlDn和0 2Dn在現(xiàn)有技術的運算放大器共享余量增益放大電 路的中也存在，因此采用這種方法不需要增加額外的時鐘。綜上所述，本發(fā)明通過采用雙輸入差分對管401、402、403、404，交替工作和復位至 共模輸入電壓，同時將運算放大器共享開關405、406、407、408嵌入至運算放大器400內部，達到了消除記憶效應和級間饋通通路的目的，在不增加多余時鐘和面積以及功耗的條件 下，有效的提高了余量增益放大電路的建立精度，從而可以有效的減小模數(shù)轉換器的功耗， 提高模數(shù)轉換器的精度。 最后應說明的是，以上實施例僅用以說明本發(fā)明的技術方案而非限制，盡管參照 較佳實施例對本發(fā)明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發(fā)明的 技術方案進行修改或者等同替換，而不脫離本發(fā)明技術方案的精神和范圍，其均應涵蓋在 本發(fā)明的權利要求范圍當中。
權利要求
一種雙輸入運算放大器共享的余量增益放大電路，其特征在于，包括開關內置的雙差分輸入對運算放大器電路，被兩個相鄰兩級余量增益放大電路共享使用，用于放大并保持輸入信號，供量化和采樣；外部控制時鐘，包括雙相交疊時鐘，雙相非交疊時鐘，以及各時鐘的延時時鐘，控制整個電路中各個開關的導通和關斷。
2.根據(jù)權利要求1所述的雙輸入運算放大器共享的余量增益放大電路，其特征在于， 其具體構成為開關內置的雙差分輸入對運算放大器電路(400)，用于將采樣電容上保存的電壓信號， 放大至兩倍增益，并供下一級或后續(xù)電路進行采樣和量化；第一子模數(shù)轉換電路(110)，用于將第一級的輸入差分信號(211、212)進行量化，并將 量化結果經處理后傳遞給第一子數(shù)模混合電路(120)；第二子模數(shù)轉換電路(140)，用于將第一級的輸出差分信號(205、206)進行量化，并將 量化結果經處理后傳遞給第二子數(shù)模混合電路(150)；第一子數(shù)?；旌想娐?120)，用于接收第一子模數(shù)轉換電路(110)的控制信號，產生不 同的電壓信號施加在第一電容(261)、第二電容(262)相應端口，完成加法或減法或保持不 變的操作；第二子數(shù)模混合電路(150)，用于接收第二子模數(shù)轉換電路(140)的控制信號，產生不 同的電壓信號施加在第五電容(265)、第六電容(266)相應端口，完成加法或減法或保持不 變的操作；第一電容(261)、第二電容(262)、第三電容(263)、第四電容(264)組成第一級采樣和 反饋電容；第五電容(265)、第六電容(266)，第七電容(267)、第八電容(268)組成第二級 采樣和反饋電容；第一級采樣和反饋電容用于對第一級的輸入差分信號(211、212)進行采 樣和放大，供第二級的采樣和反饋電容進行采樣；第二級采樣和反饋電容，用于對第一級輸出差分信號(205、206)進行采樣和放大，供 后續(xù)電路進行采樣；第一-第十六開關(231、232、233、234、235、236、237、238、239、240、241、242、234、244、 245、246)，分別由相應的時鐘控制信號①1、①2、①ID、0 2D控制，當時鐘控制信號為高 電平時，第一-第十六開關(231、232、233、234、235、236、237、238、239、240、241、242、234、 244、245、246)導通，當時鐘控制信號為低電平時，第一-第十六開關(231、232、233、234、 235、236、237、238、239、240、241、242、234、244、245、246)關斷，完成信號的傳遞；共模輸入電壓(215)，用于在兩對運算放大器差分輸入對管(401、402和403、404)非使 能狀態(tài)下柵極電壓的復位。
3.根據(jù)權利要求2所述的雙輸入運算放大器共享的余量增益放大電路，其特征在于， 所述的雙輸入運算放大器電路(400)，采用主運算放大器(500)、第一輔助增益自舉運算放大器(410)和第二輔助增益自舉運算放大器(420)，實現(xiàn)高增益和高帶寬；主運算放大 器采用兩對差分輸入對管(401和402、403和404)，各個輸入管(401、402、403、404)均通過 串聯(lián)的開關(405、406、407、408)控制，當對應的控制開關(405、406)或控制開關(407、408) 打開時，輸入對管(401、402)或輸入對管(403、404)工作，當對應的控制開關(405、406)或 控制開關(407、408)關閉時，輸入對管(401、402)或輸入對管(403、404)不工作，并將輸入管柵極連接至共模輸入電壓(215)，差分輸入對管(401、402)供共享運算放大器的第一級 余量增益放大電路，差分輸入對管(403、404)供第二級余量增益放大電路使用；兩對差分 輸入對管(401和402,403和404)分別由雙相交疊的時鐘O lDn和0 2Dn控制。
4.根據(jù)權利要求3所述的雙輸入運算放大器共享的余量增益放大電路，其特征在于， 所述的外部控制時鐘，通過邏輯電路的控制和延時，產生若干組時鐘，包括雙相非交疊時鐘 O 1和①2，將雙相非交疊時鐘延時的產生的延時雙相非交疊時鐘①1D和①2D，將延時雙相 非交疊時鐘反相產生的延時雙相交疊時鐘OlDn和。2Dn，以及其他所需要的時鐘。
全文摘要
本發(fā)明屬于集成電路設計中的數(shù)據(jù)轉換器技術領域，具體為一種雙輸入運算放大器共享的余量增益放大電路。該放大電路包含一個雙輸入運算放大器，時鐘產生電路，子數(shù)模轉換器，子模數(shù)轉換器，電容，開關等。本發(fā)明采用兩組輸入差分對的運算放大器，以雙向交疊時鐘控制的嵌入在運算放大器內部的開關控制兩組差分輸入對管，在時鐘兩個相位交替使用，同時輸入差分對交替復位至共模輸入電壓，完全消除了傳統(tǒng)電路中存在的記憶效應和級間饋通的影響，在保持相同面積，功耗，電路復雜度的情況下，可以提高信號建立精度，從而提高模數(shù)轉換的精度。
文檔編號H03F3/45GK101860335SQ20101019162
公開日2010年10月13日 申請日期2010年6月3日 優(yōu)先權日2010年6月3日
發(fā)明者唐長文, 尹睿 申請人:復旦大學