專利名稱：電荷泵時(shí)鐘產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種電荷泵時(shí)鐘產(chǎn)生電路。
背景技術(shù)：
電荷泵電路廣泛應(yīng)用于存儲(chǔ)器等芯片中，通常為芯片的數(shù)據(jù)操作提供高電壓。因此電荷泵用于將輸入的低電壓信號(hào)轉(zhuǎn)換為高電壓信號(hào)，例如在現(xiàn)有的便攜式設(shè)備的嵌入式可編程EEPROM存儲(chǔ)器中需要內(nèi)部電荷泵電路產(chǎn)生高電平來(lái)進(jìn)行寫和擦除數(shù)據(jù)。圖1為一種現(xiàn)有的電荷泵電路。具體結(jié)構(gòu)如圖1所示，第一電容Cl和第三電容C3 是等值的耦合電容，NMOS管m的柵漏短接，NMOS管N2的柵漏短接，NMOS管m和N2的襯底接地。該電荷泵電路需要四個(gè)時(shí)鐘信號(hào)，分別是第一時(shí)鐘CLK1、第二時(shí)鐘CLK2和第三時(shí)鐘CLK3、第四時(shí)鐘CLK4。例如申請(qǐng)?zhí)枴?200810179298. 1 ”的中國(guó)專利申請(qǐng)中公開(kāi)了一種電荷泵電路。通常電荷泵電路中都要用到時(shí)鐘信號(hào)，例如在上述的電荷泵電路中需要四個(gè)時(shí)鐘，因此在現(xiàn)有技術(shù)中具有用來(lái)產(chǎn)生時(shí)鐘信號(hào)的時(shí)鐘產(chǎn)生電路。圖2為一種現(xiàn)有的時(shí)鐘產(chǎn)生電路的結(jié)構(gòu)示意圖。如圖2所示，包括振蕩模塊10，重疊修整模塊20和時(shí)鐘驅(qū)動(dòng)模塊 30。時(shí)鐘產(chǎn)生電路的工作原理如下振蕩模塊10產(chǎn)生單一的時(shí)鐘信號(hào)CLK，重疊修整模塊 20將時(shí)鐘信號(hào)CLK轉(zhuǎn)換為幅度和時(shí)鐘信號(hào)CLK相同的四個(gè)子時(shí)鐘信號(hào)，包括第一子時(shí)鐘信號(hào)CLK1_L、第二子時(shí)鐘信號(hào)CLK2_L、第三子時(shí)鐘信號(hào)CLK3_L和第四子時(shí)鐘信號(hào)CLK4_L。 第一子時(shí)鐘信號(hào)CLK1_L、第二子時(shí)鐘信號(hào)CLK2_L、第三子時(shí)鐘信號(hào)CLK3_L和第四子時(shí)鐘信號(hào)CLK4_L相對(duì)時(shí)鐘信號(hào)CLK的延時(shí)很小可以忽略，上述四個(gè)時(shí)鐘中第一子時(shí)鐘信號(hào)CLK1_L 和第二子時(shí)鐘信號(hào)CLK2_L的位相相同，第三子時(shí)鐘信號(hào)CLK3_L和第四子時(shí)鐘信號(hào)CLK4_L 的位相相同，并且第一子時(shí)鐘信號(hào)CLK1_L和第三子時(shí)鐘信號(hào)CLK3_L的位相相反，上述四個(gè)子時(shí)鐘信號(hào)的頻率相同。上述四個(gè)子時(shí)鐘信號(hào)再經(jīng)過(guò)時(shí)鐘驅(qū)動(dòng)模塊30進(jìn)行放大之后，得到為電荷泵提供時(shí)鐘的次時(shí)鐘信號(hào)CLK1、CLK2、CLK3、CLK4，次時(shí)鐘信號(hào)CLKl對(duì)應(yīng)第一子時(shí)鐘信號(hào)CLK1_L，次時(shí)鐘信號(hào)CLK2對(duì)應(yīng)第二子時(shí)鐘信號(hào)CLK2_L，次時(shí)鐘信號(hào)CLK3對(duì)應(yīng)第三子時(shí)鐘信號(hào)CLK3_L，次時(shí)鐘信號(hào)CLK4對(duì)應(yīng)第四子時(shí)鐘信號(hào)CLK4_L。次時(shí)鐘信號(hào)CLK1、CLK2、 CLK3、CLK4用于為電荷泵提供時(shí)鐘。在上述現(xiàn)有的時(shí)鐘產(chǎn)生電路中重疊修整模塊20和時(shí)鐘驅(qū)動(dòng)模塊30都是和電荷泵電路共用工作電壓VDD，但是由于現(xiàn)有的電荷泵電路工作電壓 VDD的變化范圍比較大，例如從1. 8V到5. 5V，因此這樣的電壓VDD使得在高電壓時(shí)時(shí)鐘信號(hào)容易出現(xiàn)波紋，在低電壓時(shí)時(shí)鐘信號(hào)的驅(qū)動(dòng)不夠。為了解決上述問(wèn)題，如圖3a給出了另一種現(xiàn)有的時(shí)鐘產(chǎn)生電路的電路圖，與圖2 所示的時(shí)鐘產(chǎn)生電路不同的是，在該方案中時(shí)鐘驅(qū)動(dòng)的電壓是通過(guò)穩(wěn)壓器40提供的第一電壓VDDQ_R，這樣提供給時(shí)鐘驅(qū)動(dòng)模塊的第一電壓VDDQ_R就是比較穩(wěn)定的電壓，但是由于電荷泵的級(jí)數(shù)越多使得穩(wěn)壓器40的負(fù)載越大，從而即使穩(wěn)壓器40輸入的電壓VDDQ高至 5V,穩(wěn)壓器40提供給時(shí)鐘驅(qū)動(dòng)模塊30的第一電壓VDDQ_R還是很難達(dá)到時(shí)鐘驅(qū)動(dòng)模塊30 所需的工作電壓。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問(wèn)題是提供一種電荷泵時(shí)鐘產(chǎn)生電路，使得電荷泵時(shí)鐘產(chǎn)生電路可以提供給時(shí)鐘驅(qū)動(dòng)電路所需的工作電壓。為了解決上述問(wèn)題，本發(fā)明提供了一種電荷泵時(shí)鐘產(chǎn)生電路，包括振蕩模塊，用于產(chǎn)生單個(gè)時(shí)鐘信號(hào)；重疊修整模塊，用于將所述單個(gè)時(shí)鐘信號(hào)轉(zhuǎn)換為多個(gè)子時(shí)鐘信號(hào)；時(shí)鐘驅(qū)動(dòng)模塊，用于將所述多個(gè)子時(shí)鐘信號(hào)的高電平時(shí)的電壓進(jìn)行轉(zhuǎn)換；穩(wěn)壓器，用于為時(shí)鐘驅(qū)動(dòng)模塊提供待轉(zhuǎn)換的第一電壓；還包括增益模塊，用于在所述單個(gè)時(shí)鐘信號(hào)多個(gè)子時(shí)鐘信號(hào)的上升沿，為時(shí)鐘驅(qū)動(dòng)模塊提供待轉(zhuǎn)換的第二電壓，所述第二電壓高于第一電壓。優(yōu)選的，單個(gè)時(shí)鐘信號(hào)的上升沿或下降沿為多個(gè)子時(shí)鐘信號(hào)的上升沿或下降沿， 所述增益模塊包括單個(gè)時(shí)鐘信號(hào)沿采集電路，用于采集所述單個(gè)時(shí)鐘信號(hào)的上升沿和下降沿；提拉電路，用于在單個(gè)時(shí)鐘信號(hào)的上升沿和下降沿輸出電位為第二電壓的電壓信號(hào)。
優(yōu)選的，所述單個(gè)時(shí)鐘信號(hào)沿采集電路為倒相延遲模塊，用于將根據(jù)單個(gè)時(shí)鐘信號(hào)進(jìn)行位相反相并且進(jìn)行延遲；異或模塊，用于將單個(gè)時(shí)鐘信號(hào)及倒相延遲模塊的輸出結(jié)果進(jìn)行異或。優(yōu)選的，所述倒相延遲模塊為反相器鏈。優(yōu)選的，所述反相器鏈為4級(jí)反相器。優(yōu)選的，所述第一電壓為1. 7V 3V，所述第二電壓為3V 5V。優(yōu)選的，多個(gè)子時(shí)鐘信號(hào)包括第一子時(shí)鐘信號(hào)、第二子時(shí)鐘信號(hào)、第三子時(shí)鐘信號(hào)和第四子時(shí)鐘信號(hào)。優(yōu)選的，所述第一子時(shí)鐘信號(hào)和第二子時(shí)鐘信號(hào)的位相相同，第三子時(shí)鐘信號(hào)和第四子時(shí)鐘信號(hào)的位相相同，并且第一子時(shí)鐘信號(hào)和第三子時(shí)鐘信號(hào)的位相相反。優(yōu)選的，所述多個(gè)子時(shí)鐘信號(hào)和所述單個(gè)時(shí)鐘信號(hào)頻率相同。優(yōu)選的，所述多個(gè)子時(shí)鐘信號(hào)為所述單個(gè)時(shí)鐘信號(hào)的分頻信號(hào)。與現(xiàn)有技術(shù)相比，本發(fā)明主要具有以下優(yōu)點(diǎn)在現(xiàn)有技術(shù)中很難實(shí)現(xiàn)時(shí)鐘驅(qū)動(dòng)模塊的對(duì)電源穩(wěn)定及高電壓的要求，在本發(fā)明中增加了增益模塊，從而可以在單個(gè)時(shí)鐘信號(hào)的上升沿和下降沿輸出高于所述穩(wěn)壓器輸出的工作電壓的電壓信號(hào)，從而為電荷泵時(shí)鐘產(chǎn)生電路中的時(shí)鐘驅(qū)動(dòng)電路提供所需的工作電壓，這樣可以在時(shí)鐘驅(qū)動(dòng)模塊輸出的多個(gè)子時(shí)鐘信號(hào)的上升沿上將多個(gè)子時(shí)鐘信號(hào)拉高， 使得時(shí)鐘驅(qū)動(dòng)模塊的輸出達(dá)到電荷泵對(duì)于高電壓信號(hào)的要求。


通過(guò)附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說(shuō)明，本發(fā)明的上述及其它目的、特征和優(yōu)勢(shì)將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按
4實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。圖1是一種現(xiàn)有的電荷泵電路圖；圖2為一種現(xiàn)有的時(shí)鐘產(chǎn)生電路的結(jié)構(gòu)示意圖；圖3a為另一種現(xiàn)有的時(shí)鐘產(chǎn)生電路的結(jié)構(gòu)示意圖；圖北為圖3a所示的時(shí)鐘產(chǎn)生電路的工作時(shí)序示意圖；圖4為本發(fā)明一實(shí)施例的時(shí)鐘產(chǎn)生電路的結(jié)構(gòu)示意圖；圖fe為本發(fā)明一實(shí)施例的時(shí)鐘產(chǎn)生電路的工作時(shí)序示意圖；圖恥為本發(fā)明一實(shí)施例的時(shí)鐘驅(qū)動(dòng)模塊電路圖；圖6為圖4所示的時(shí)鐘產(chǎn)生電路中增益模塊的結(jié)構(gòu)示意圖；圖7為圖4所示的時(shí)鐘產(chǎn)生電路中增益模塊一優(yōu)選實(shí)施例的結(jié)構(gòu)示意圖。圖8為本發(fā)明的時(shí)鐘產(chǎn)生電路的工作時(shí)序圖；圖9為本發(fā)明的電荷泵時(shí)鐘產(chǎn)生電路的結(jié)構(gòu)示意圖。
具體實(shí)施例方式由背景技術(shù)可知，現(xiàn)有的時(shí)鐘產(chǎn)生電路，由于電荷泵的級(jí)數(shù)越多使得穩(wěn)壓器的負(fù)載較大，這樣使得穩(wěn)壓器的輸出很難達(dá)到時(shí)鐘驅(qū)動(dòng)電路所需的工作電壓，因此現(xiàn)有的時(shí)鐘產(chǎn)生電路由于時(shí)鐘驅(qū)動(dòng)模塊的工作電壓不能滿足需求，從而使得時(shí)鐘產(chǎn)生模塊輸出的時(shí)鐘信號(hào)不能滿足電荷泵的要求。本發(fā)明的發(fā)明人經(jīng)過(guò)大量的實(shí)驗(yàn)，得到了一種電荷泵時(shí)鐘產(chǎn)生電路，包括振蕩模塊，用于產(chǎn)生單個(gè)時(shí)鐘信號(hào)；重疊修整模塊，用于將所述單個(gè)時(shí)鐘信號(hào)轉(zhuǎn)換為多個(gè)子時(shí)鐘信號(hào)；時(shí)鐘驅(qū)動(dòng)模塊，用于將所述多個(gè)子時(shí)鐘信號(hào)的高電平時(shí)的電壓進(jìn)行轉(zhuǎn)換；穩(wěn)壓器，用于為時(shí)鐘驅(qū)動(dòng)模塊提供待轉(zhuǎn)換的第一電壓；還包括增益模塊，用于在所述單個(gè)時(shí)鐘信號(hào)多個(gè)子時(shí)鐘信號(hào)的上升沿，為時(shí)鐘驅(qū)動(dòng)模塊提供待轉(zhuǎn)換的第二電壓，所述第二電壓高于第一電壓。從而可以在單個(gè)時(shí)鐘信號(hào)的上升沿和下降沿輸出高于所述穩(wěn)壓器輸出的工作電壓的電壓信號(hào)，從而為電荷泵時(shí)鐘產(chǎn)生電路中的時(shí)鐘驅(qū)動(dòng)電路提供所需的工作電壓，這樣可以在時(shí)鐘驅(qū)動(dòng)模塊輸出的多個(gè)子時(shí)鐘信號(hào)的上升沿上將多個(gè)子時(shí)鐘信號(hào)拉高，使得時(shí)鐘驅(qū)動(dòng)模塊的輸出達(dá)到電荷泵對(duì)于高電壓信號(hào)的要求。優(yōu)選的，單個(gè)時(shí)鐘信號(hào)的上升沿或下降沿為多個(gè)子時(shí)鐘信號(hào)的上升沿或下降沿， 所述增益模塊包括單個(gè)時(shí)鐘信號(hào)沿采集電路，用于采集所述單個(gè)時(shí)鐘信號(hào)的上升沿和下降沿；提拉電路，用于在單個(gè)時(shí)鐘信號(hào)的上升沿和下降沿輸出電位為第二電壓的電壓信號(hào)。優(yōu)選的，所述單個(gè)時(shí)鐘信號(hào)沿采集電路為倒相延遲模塊，用于將根據(jù)單個(gè)時(shí)鐘信號(hào)進(jìn)行位相反相并且進(jìn)行延遲；異或模塊，用于將單個(gè)時(shí)鐘信號(hào)及倒相延遲模塊的輸出結(jié)果進(jìn)行異或。優(yōu)選的，所述倒相延遲模塊為反相器鏈。優(yōu)選的，所述反相器鏈為4級(jí)反相器。優(yōu)選的，所述第一電壓為1. 7V 3V，所述第二電壓為3V 5V。優(yōu)選的，多個(gè)子時(shí)鐘信號(hào)包括第一子時(shí)鐘信號(hào)、第二子時(shí)鐘信號(hào)、第三子時(shí)鐘信號(hào)和第四子時(shí)鐘信號(hào)。優(yōu)選的，所述第一子時(shí)鐘信號(hào)和第二子時(shí)鐘信號(hào)的位相相同，第三子時(shí)鐘信號(hào)和第四子時(shí)鐘信號(hào)的位相相同，并且第一子時(shí)鐘信號(hào)和第三子時(shí)鐘信號(hào)的位相相反。優(yōu)選的，所述多個(gè)子時(shí)鐘信號(hào)和所述單個(gè)時(shí)鐘信號(hào)頻率相同。優(yōu)選的，所述多個(gè)子時(shí)鐘信號(hào)為所述單個(gè)時(shí)鐘信號(hào)的分頻信號(hào)。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)現(xiàn)方式做詳細(xì)的說(shuō)明。其次，本發(fā)明利用示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說(shuō)明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是實(shí)例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。在本文中所述的工作電壓即電源電壓，本文中所述的連接均為電性連接。圖4為本發(fā)明一實(shí)施例的時(shí)鐘產(chǎn)生電路的結(jié)構(gòu)示意圖。下面結(jié)合圖4對(duì)本發(fā)明進(jìn)行說(shuō)明，如圖4所示，在本實(shí)施例中，所述電荷泵時(shí)鐘產(chǎn)生電路包括振蕩模塊10，所述振蕩模塊10用于產(chǎn)生單個(gè)時(shí)鐘信號(hào)，所述振蕩模塊10可以是本領(lǐng)域技術(shù)人員熟知的振蕩器。所述電荷泵時(shí)鐘產(chǎn)生電路還包括重疊修整模塊20，用于接收單個(gè)時(shí)鐘信號(hào)CLK， 并將所述單個(gè)時(shí)鐘信號(hào)CLK轉(zhuǎn)換為多個(gè)幅度相同的子時(shí)鐘信號(hào)，所述多個(gè)子時(shí)鐘信號(hào)可以為四個(gè)，所述四個(gè)子時(shí)鐘信號(hào)之間的頻率相同，所述四個(gè)子時(shí)鐘信號(hào)的頻率與單時(shí)鐘信號(hào) CLK的頻率可以相同，也可以不同，所述四個(gè)子時(shí)鐘信號(hào)的幅度與單時(shí)鐘信號(hào)CLK的幅度相同，所述四個(gè)子時(shí)鐘信號(hào)中的每?jī)蓚€(gè)子時(shí)鐘信號(hào)位相相同(相同位相的時(shí)鐘信號(hào)稱之為時(shí)鐘信號(hào)對(duì))，不同時(shí)鐘信號(hào)對(duì)之間的信號(hào)的位相相反。圖如為本實(shí)施例的時(shí)鐘產(chǎn)生電路的工作時(shí)序示意圖，作為一個(gè)實(shí)施例，圖fe中的四個(gè)子時(shí)鐘信號(hào)的頻率與單時(shí)鐘信號(hào)CLK的頻率相同，四個(gè)子時(shí)鐘信號(hào)包括第一子時(shí)鐘信號(hào)CLK1_L、第二子時(shí)鐘信號(hào)CLK2_L、第三子時(shí)鐘信號(hào)CLK3_L、第四子時(shí)鐘信號(hào)CLK4_L，第一子時(shí)鐘信號(hào)CLK1_L、第二子時(shí)鐘信號(hào)CLK2_ L、第三子時(shí)鐘信號(hào)CLK3_L和第四子時(shí)鐘信號(hào)CLK4_L相對(duì)時(shí)鐘信號(hào)CLK的延時(shí)很小可以忽略，第一子時(shí)鐘信號(hào)CLK1_L、第二子時(shí)鐘信號(hào)CLK2_L、第三子時(shí)鐘信號(hào)CLK3_L和第四子時(shí)鐘信號(hào)CLK4_L與時(shí)鐘信號(hào)CLK的幅度相同。上述四個(gè)時(shí)鐘中第一子時(shí)鐘信號(hào)CLK1_L和第二子時(shí)鐘信號(hào)CLK2_L的位相相同，第三子時(shí)鐘信號(hào)CLK3_L和第四子時(shí)鐘信號(hào)CLK4_L的位相相同，并且第一子時(shí)鐘信號(hào)CLK1_L和第三子時(shí)鐘信號(hào)CLK3_L的位相相反。另外，所述重疊修整模塊還可以是本領(lǐng)域技術(shù)人員熟知的分頻電路，將所述單個(gè)時(shí)鐘信號(hào)CLK分頻為四個(gè)或者至少兩個(gè)時(shí)鐘信號(hào)。所述電荷泵時(shí)鐘產(chǎn)生電路還包括時(shí)鐘驅(qū)動(dòng)模塊30，用于將多個(gè)子時(shí)鐘信號(hào)的高電平部分的電位轉(zhuǎn)換成另一電位(所述另一電位為待轉(zhuǎn)換電位)(通常將多個(gè)子時(shí)鐘信號(hào)幅度放大)。通常從重疊修整模塊20輸出的時(shí)鐘信號(hào)還不能滿足電荷泵的需求，因此需要經(jīng)過(guò)時(shí)鐘驅(qū)動(dòng)模塊30進(jìn)行放大，增加其輸出的時(shí)鐘信號(hào)的幅度，從而提高所述多個(gè)子時(shí)鐘信號(hào)的電壓。作為一個(gè)實(shí)施例，所述時(shí)鐘驅(qū)動(dòng)模塊30的電路結(jié)構(gòu)請(qǐng)參考圖恥，所述時(shí)鐘驅(qū)動(dòng)模塊30包括兩級(jí)串接的反相器第一反相器301和第二反相器302，所述第一反相器301包括第一 PMOS管302和第一匪OS管303，所述第一 PMOS管302的源極接工作電壓，第一匪OS 管303的源極接地，第一 NMOS管303和第一 PMOS管302的柵極相電連接并作為輸入端，用于輸入子時(shí)鐘信號(hào)(例如在本實(shí)施例中需要輸入四個(gè)子時(shí)鐘信號(hào)，因此采用四個(gè)所述兩級(jí)串接的反相器，每個(gè)兩級(jí)串接的反相器分別連接一個(gè)子時(shí)鐘信號(hào))，第一 NMOS管303和第
6一PMOS管302的漏極相電連接并作為第一反相器301的輸出端；第二反相器304包括第
二PMOS管305和第二 NMOS管306，所述第二 PMOS管305的源極接工作電壓，第二 NMOS管 306的源極接地，第二 NMOS管306和第二 PMOS管305的柵極相電連接并電連接至第一反相器301的輸出端，第二 NMOS管306和第二 PMOS管305的漏極相電連接并作為時(shí)鐘驅(qū)動(dòng)模塊30的輸出端。圖3a所示的現(xiàn)有的時(shí)鐘產(chǎn)生電路的時(shí)鐘驅(qū)動(dòng)模塊30的工作電壓(即將輸入的信號(hào)幅度轉(zhuǎn)換為待轉(zhuǎn)換的電壓)是通過(guò)穩(wěn)壓器40提供，穩(wěn)壓器輸出較穩(wěn)定的第一電壓VDDQ_ R，所述時(shí)鐘驅(qū)動(dòng)模塊30即是將從重疊修整模塊20輸出的多個(gè)子時(shí)鐘信號(hào)的幅度放大為穩(wěn)壓器40輸出的第一電壓VDDQ_R，但是，如前所述，由于電荷泵的級(jí)數(shù)越多使得穩(wěn)壓器40 的負(fù)載越大，這樣即使穩(wěn)壓器40的輸入高至5V的第二電壓VDDQ，穩(wěn)壓器40輸出的第一電壓VDDQ_R仍然很難達(dá)到時(shí)鐘驅(qū)動(dòng)模塊30所需的工作電壓，例如輸出的第一電壓VDDQ_R為 1. 7V，從圖北所示的時(shí)鐘產(chǎn)生電路工作時(shí)序圖可以看出，時(shí)鐘驅(qū)動(dòng)模塊30輸出的為電荷泵提供時(shí)鐘的時(shí)鐘信號(hào)CLK1、CLK2、CLK3、CLK4在其各自的上升沿，電壓上升緩慢，從而達(dá)到穩(wěn)定的電壓值需要較長(zhǎng)的時(shí)間。為了解決該問(wèn)題，本發(fā)明通過(guò)在時(shí)鐘產(chǎn)生電路中增加增益模塊50。繼續(xù)參考圖 4，在發(fā)明的時(shí)鐘產(chǎn)生電路的一個(gè)實(shí)施例中，還設(shè)置有增益模塊50，用于在多個(gè)子時(shí)鐘信號(hào) (第一子時(shí)鐘信號(hào)CLK1_L、第二子時(shí)鐘信號(hào)CLK2_L、第三子時(shí)鐘信號(hào)CLK3_L、第四子時(shí)鐘信號(hào)CLK4_L)的上升沿(即單個(gè)時(shí)鐘信號(hào)CLK的上升或下降沿)拉高輸入時(shí)鐘驅(qū)動(dòng)模塊30 的工作電壓，也就是在多個(gè)子時(shí)鐘信號(hào)(第一子時(shí)鐘信號(hào)CLK1_L、第二子時(shí)鐘信號(hào)CLK2_L、 第三子時(shí)鐘信號(hào)CLK3_L、第四子時(shí)鐘信號(hào)CLK4_L)的上升沿向時(shí)鐘驅(qū)動(dòng)模塊30輸入第二電壓VDDQ，由于第二電壓VDDQ高于第一電壓VDDQ_R(例如第一電壓VDDQ_R為1. 7V，第二電壓為5V)，這樣多個(gè)子時(shí)鐘信號(hào)利用較高電壓的第二電壓VDDQ作為時(shí)鐘驅(qū)動(dòng)電路中的轉(zhuǎn)換電壓，可以防止現(xiàn)有技術(shù)中僅采用穩(wěn)壓器輸出的較低電壓為轉(zhuǎn)換電壓較低所導(dǎo)致的多個(gè)子時(shí)鐘信號(hào)上升沿電壓上升緩慢的問(wèn)題。在本實(shí)施例中，為了實(shí)現(xiàn)簡(jiǎn)便，在第一子時(shí)鐘信號(hào)CLK1_L、第二子時(shí)鐘信號(hào)CLK2_ L、第三子時(shí)鐘信號(hào)CLK3_L、第四子時(shí)鐘信號(hào)CLK4_L的上升沿和下降沿時(shí)都拉高時(shí)鐘驅(qū)動(dòng)模塊30電源輸入端的工作電壓。在多個(gè)子時(shí)鐘信號(hào)為單個(gè)子時(shí)鐘信號(hào)的倍頻時(shí)，也可以在其中幾個(gè)時(shí)鐘信號(hào)的上升沿拉高時(shí)鐘驅(qū)動(dòng)模塊30電源輸入端的工作電壓，從圖fe可以看出，這樣使得時(shí)鐘的上升沿來(lái)到后時(shí)鐘驅(qū)動(dòng)模塊30電源輸入端的工作電壓可以很快的到達(dá)穩(wěn)定的電壓值。具體的增益模塊結(jié)構(gòu)示意圖如圖6所示，所述增益模塊50包括單個(gè)時(shí)鐘信號(hào)沿采集電路60，用于采集所述單個(gè)時(shí)鐘信號(hào)的上升沿和下降沿；提拉電路70，用于在單個(gè)時(shí)鐘信號(hào)CLK的上升沿和下降沿輸出第二電壓VDDQ，所述第二電壓VDDQ作為時(shí)鐘驅(qū)動(dòng)模塊的待轉(zhuǎn)換電壓。具體的，如圖7所示，所述單個(gè)時(shí)鐘信號(hào)沿采集電路60包括倒相延遲模塊80，用于將輸入的單個(gè)時(shí)鐘信號(hào)進(jìn)行反相和延遲；所述異或模塊90的輸入端輸入所述倒相延遲模塊80輸出的信號(hào)CLK_C和所述單個(gè)時(shí)鐘信號(hào)CLK，在異或后輸出脈沖信號(hào)CLK_XOr。如圖8給出單個(gè)時(shí)鐘信號(hào)CLK、倒相延遲模塊80輸出的信號(hào)CLK_C以及異或后輸出的脈沖信號(hào)CLK_XOr的時(shí)序圖，所述倒相延遲模塊80輸出的信號(hào)CLK_C具有小于時(shí)鐘信號(hào)CLK1/2個(gè)周期的延遲，所述具體的倒相延遲模塊可以為奇數(shù)個(gè)反相器串連而成的反相器鏈，例如1 級(jí)反相器、3級(jí)反相器......5級(jí)等等。所述提拉電路70為PMOS晶體管Pl，PMOS晶體管Pl的柵極連接至所述異或模塊 80的輸出端，源極輸入第二電壓VDDQ。根據(jù)圖8所示，在單個(gè)時(shí)鐘信號(hào)CLK的上升沿和下降沿附近，在所述倒相延遲模塊 80的延遲時(shí)間內(nèi)，時(shí)鐘信號(hào)CLK和其經(jīng)過(guò)倒相延遲模塊80輸出的信號(hào)CLK_C是位相不同的信號(hào)，因此在單個(gè)時(shí)鐘信號(hào)CLK的上升沿和下降沿附近所述異或模塊90會(huì)輸出低電壓的脈沖信號(hào)，在這樣的低電壓脈沖信號(hào)下，所述PMOS晶體管Pl的漏極會(huì)在單個(gè)時(shí)鐘信號(hào)CLK的上升沿和下降沿附近輸出會(huì)輸出第二電壓VDDQ，經(jīng)過(guò)所述PMOS晶體管Pl輸出的信號(hào)CLK_ P如圖8所示，所述信號(hào)CLK_p的高電位為第二電壓VDDQ。由于多個(gè)子時(shí)鐘信號(hào)(第一子時(shí)鐘信號(hào)CLK1_L、第二子時(shí)鐘信號(hào)CLK2_L、第三子時(shí)鐘信號(hào)CLK3_L和第四子時(shí)鐘信號(hào)CLK4_ L)為單個(gè)時(shí)鐘信號(hào)CLK的同頻或者分頻信號(hào)，因此多個(gè)子時(shí)鐘信號(hào)的上升沿和下降沿即為單個(gè)時(shí)鐘信號(hào)的上升沿或者下降沿，這樣可以在時(shí)鐘驅(qū)動(dòng)模塊30對(duì)多個(gè)子時(shí)鐘信號(hào)進(jìn)行放大的時(shí)候，在每個(gè)信號(hào)的上升沿，利用第二電壓VDDQ作為待轉(zhuǎn)換的電壓，由于在同一個(gè)瞬態(tài)，第二電壓VDDQ高于穩(wěn)壓器40輸出的較低電壓VDDQ_R，有效地拉升了多個(gè)子時(shí)鐘信號(hào)的上升沿輸出時(shí)的工作電壓，防止時(shí)鐘驅(qū)動(dòng)電路輸出的電壓信號(hào)的上升沿電壓上升緩慢的問(wèn)題，，多個(gè)子時(shí)鐘信號(hào)多個(gè)子時(shí)鐘信號(hào)使得時(shí)鐘驅(qū)動(dòng)模塊的輸出達(dá)到電荷泵對(duì)于高電壓信號(hào)的要求。作為一個(gè)具體實(shí)施例，穩(wěn)壓器40、時(shí)鐘驅(qū)動(dòng)模塊30、增益模塊50的具體結(jié)構(gòu)示意圖請(qǐng)參照?qǐng)D9，所述穩(wěn)壓器40的輸出電壓VDDQ_R以及增益模塊50的輸出信號(hào)CLK_p均作為時(shí)鐘驅(qū)動(dòng)模塊30的工作電壓，當(dāng)時(shí)鐘驅(qū)動(dòng)模塊30在對(duì)多個(gè)子時(shí)鐘信號(hào)(第一子時(shí)鐘信號(hào) CLK1_L、第二子時(shí)鐘信號(hào)CLK2_L、第三子時(shí)鐘信號(hào)CLK3_L和第四子時(shí)鐘信號(hào)CLK4_L)進(jìn)行放大的時(shí)候，盡管穩(wěn)壓器40輸出的電壓?jiǎn)蝹€(gè)時(shí)鐘信號(hào)CLK的上升沿電壓上升較慢，但是由于本發(fā)明的時(shí)鐘產(chǎn)生電路還具有增益模塊50，增益模塊50輸出的信號(hào)CLK_p在單個(gè)時(shí)鐘信號(hào)CLK的上升沿附近為高電位(第二電壓VDDQ)，在單個(gè)時(shí)鐘信號(hào)CLK的上升沿附近，第二電壓VDDQ高于VDDQ_R，時(shí)鐘驅(qū)動(dòng)模塊30的待轉(zhuǎn)換電壓即為第二電壓VDDQ，因此可以將第一子時(shí)鐘信號(hào)CLK1_L...的高電位電壓轉(zhuǎn)換為第二電壓VDDQ，防止僅采用VDDQ_ R作為轉(zhuǎn)換電壓引起時(shí)鐘驅(qū)動(dòng)電路輸出的電壓信號(hào)的上升沿電壓上升緩慢的問(wèn)題。采用本發(fā)明的時(shí)鐘產(chǎn)生電路輸出的多個(gè)次時(shí)鐘信號(hào)(CLK1、CLK2...)時(shí)序請(qǐng)參考圖8所示，可以看出，多個(gè)次時(shí)鐘信號(hào)(CLK1、CLK2...)的上升沿與現(xiàn)有技術(shù)相比上升速度升高很多。本實(shí)施例中，在多個(gè)子時(shí)鐘信號(hào)的上升沿和下降沿均向時(shí)鐘驅(qū)動(dòng)模塊的工作電壓提供第二電壓VDDQ，在其它的實(shí)施例中也可以僅在多個(gè)子時(shí)鐘信號(hào)的上升沿向時(shí)鐘驅(qū)動(dòng)模塊的工作電壓提供第二電壓VDDQ，多個(gè)子時(shí)鐘信號(hào)這樣只要采集單個(gè)時(shí)鐘信號(hào)的上升沿。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種電荷泵時(shí)鐘產(chǎn)生電路，包括振蕩模塊，用于產(chǎn)生單個(gè)時(shí)鐘信號(hào)；重疊修整模塊，用于將所述單個(gè)時(shí)鐘信號(hào)轉(zhuǎn)換為多個(gè)子時(shí)鐘信號(hào)；時(shí)鐘驅(qū)動(dòng)模塊，用于將所述多個(gè)子時(shí)鐘信號(hào)的高電平時(shí)的電壓進(jìn)行轉(zhuǎn)換；穩(wěn)壓器，用于為時(shí)鐘驅(qū)動(dòng)模塊提供待轉(zhuǎn)換的第一電壓；其特征在于，還包括增益模塊，用于在所述單個(gè)時(shí)鐘信號(hào)多個(gè)子時(shí)鐘信號(hào)的上升沿，為時(shí)鐘驅(qū)動(dòng)模塊提供待轉(zhuǎn)換的第二電壓，所述第二電壓高于第一電壓。
2.根據(jù)權(quán)利要求1所述的電荷泵時(shí)鐘產(chǎn)生電路，其特征在于，單個(gè)時(shí)鐘信號(hào)的上升沿或下降沿為多個(gè)子時(shí)鐘信號(hào)的上升沿或下降沿，所述增益模塊包括單個(gè)時(shí)鐘信號(hào)沿采集電路，用于采集所述單個(gè)時(shí)鐘信號(hào)的上升沿和下降沿；提拉電路，用于在單個(gè)時(shí)鐘信號(hào)的上升沿和下降沿輸出電位為第二電壓的電壓信號(hào)。
3.根據(jù)權(quán)利要求2所述的電荷泵時(shí)鐘產(chǎn)生電路，其特征在于，所述單個(gè)時(shí)鐘信號(hào)沿采集電路為倒相延遲模塊，用于將根據(jù)單個(gè)時(shí)鐘信號(hào)進(jìn)行位相反相并且進(jìn)行延遲；異或模塊，用于將單個(gè)時(shí)鐘信號(hào)及倒相延遲模塊的輸出結(jié)果進(jìn)行異或。
4.根據(jù)權(quán)利要求3所述的電荷泵時(shí)鐘產(chǎn)生電路，其特征在于，所述倒相延遲模塊為反相器鏈。
5.根據(jù)權(quán)利要求4所述的電荷泵時(shí)鐘產(chǎn)生電路，其特征在于，所述反相器鏈為4級(jí)反相器。
6.根據(jù)權(quán)利要求4所述的電荷泵時(shí)鐘產(chǎn)生電路，其特征在于，所述第一電壓為1.7V 3V，所述第二電壓為3V 5V。
7.根據(jù)權(quán)利要求1所述的電荷泵時(shí)鐘產(chǎn)生電路，其特征在于，多個(gè)子時(shí)鐘信號(hào)包括第一子時(shí)鐘信號(hào)、第二子時(shí)鐘信號(hào)、第三子時(shí)鐘信號(hào)和第四子時(shí)鐘信號(hào)。
8.根據(jù)權(quán)利要求7所述的電荷泵時(shí)鐘產(chǎn)生電路，其特征在于，所述第一子時(shí)鐘信號(hào)和第二子時(shí)鐘信號(hào)的位相相同，第三子時(shí)鐘信號(hào)和第四子時(shí)鐘信號(hào)的位相相同，并且第一子時(shí)鐘信號(hào)和第三子時(shí)鐘信號(hào)的位相相反。
9.根據(jù)權(quán)利要求1所述的電荷泵時(shí)鐘產(chǎn)生電路，其特征在于，所述多個(gè)子時(shí)鐘信號(hào)和所述單個(gè)時(shí)鐘信號(hào)頻率相同。
10.根據(jù)權(quán)利要求1所述的電荷泵時(shí)鐘產(chǎn)生電路，其特征在于，所述多個(gè)子時(shí)鐘信號(hào)為所述單個(gè)時(shí)鐘信號(hào)的分頻信號(hào)。
全文摘要
本發(fā)明提供了一種電荷泵時(shí)鐘產(chǎn)生電路，包括振蕩模塊，用于產(chǎn)生單個(gè)時(shí)鐘信號(hào)；重疊修整模塊，用于將所述單個(gè)時(shí)鐘信號(hào)轉(zhuǎn)換為多個(gè)子時(shí)鐘信號(hào)；時(shí)鐘驅(qū)動(dòng)模塊，用于提高所述多個(gè)子時(shí)鐘信號(hào)的電壓；穩(wěn)壓器，用于為時(shí)鐘驅(qū)動(dòng)模塊提供等于第一電壓的工作電壓；增益模塊，用于根據(jù)所述單個(gè)時(shí)鐘信號(hào)，在所述多個(gè)子時(shí)鐘信號(hào)的上升沿，為時(shí)鐘驅(qū)動(dòng)模塊提供第二電壓的工作電壓，所述第二電壓高于第一電壓。從而為電荷泵時(shí)鐘產(chǎn)生電路中的時(shí)鐘驅(qū)動(dòng)電路提供所需的工作電壓，使電荷泵的性能更好。
文檔編號(hào)H03K3/02GK102263543SQ201010192829
公開(kāi)日2011年11月30日 申請(qǐng)日期2010年5月26日 優(yōu)先權(quán)日2010年5月26日
發(fā)明者楊光軍 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司