專(zhuān)利名稱(chēng)：用于自適應(yīng)跳閘點(diǎn)檢測(cè)的設(shè)備和方法
技術(shù)領(lǐng)域：
背景技術(shù)：
大部分電子電路(例如，集成電路)都從外部供電電源接收電力。例如，電子系統(tǒng) 可包含將電力供應(yīng)至包含于所述系統(tǒng)中的一個(gè)或一個(gè)以上集成電路的電源(例如，V33)。在 系統(tǒng)啟動(dòng)時(shí)，V33可以初始值(例如，0伏)開(kāi)始，且隨后增加至其滿刻度值(例如，3.3伏)。 然而，許多集成電路包含在正常操作時(shí)需要最小電源電壓(例如，1.5伏)的芯片配置電路 或其它電路。如果將小于所述最小值的電源信號(hào)施加至此類(lèi)配置電路，則芯片可能無(wú)法適 當(dāng)?shù)夭僮?。因此，許多集成電路使用通電復(fù)位(“P0R”)電路來(lái)感測(cè)電源信號(hào)的電壓電平， 并產(chǎn)生指示V33何時(shí)超出最小電源電壓的控制信號(hào)。為完成這項(xiàng)任務(wù)，POR電路通常將電源信號(hào)與具有等于最小電源電壓的電壓電平 的參考信號(hào)相比較，并產(chǎn)生指示V33何時(shí)大于參考電壓的控制信號(hào)。如果參考信號(hào)是一直可 用的外部信號(hào)(亦即，芯片外)，則完成這項(xiàng)任務(wù)極簡(jiǎn)單。然而，在多數(shù)情況下，并不存在可 用的外部參考信號(hào)，而是必須在內(nèi)部產(chǎn)生。先前已知的POR電路通常通過(guò)使用半導(dǎo)體裝置 的特性(例如，晶體管和二極管的閾電壓)來(lái)產(chǎn)生此類(lèi)參考信號(hào)。例如，現(xiàn)在參照?qǐng)D1來(lái)闡述先前已知的POR電路。POR電路10包含跳閘檢測(cè)器電 路12和濾波電路14。跳閘檢測(cè)器電路12具有耦合至V33的輸入且產(chǎn)生輸出信號(hào)Xhi，所述 輸出信號(hào)Xhi可用于指示V33何時(shí)大于內(nèi)部產(chǎn)生的跳閘點(diǎn)參考信號(hào)VKEF。濾波電路14平滑 且進(jìn)一步處理信號(hào)XHI，并產(chǎn)生可用于指示針對(duì)正常電路操作電源信號(hào)V33何時(shí)充分高的輸 出控制信號(hào)PORqut。現(xiàn)在參照?qǐng)D2闡述實(shí)例性先前已知跳閘檢測(cè)器電路12。跳閘檢測(cè)器電路12包含 用二極管連接的P溝道晶體管16，其源極端子耦合至電源V33而其漏極和柵極端子在節(jié)點(diǎn) Vx處耦合在一起。節(jié)點(diǎn)Vx也經(jīng)由電阻器20耦合至接地，且耦合至η溝道晶體管18的柵極。 N溝道晶體管18使其漏極耦合至輸出節(jié)點(diǎn)Xhi，從而也經(jīng)由電阻器22耦合至電源V33。P溝 道晶體管16具有閾電壓VTP，所述閾電壓具有約0. 8伏的標(biāo)稱(chēng)量值，而η溝道晶體管18具 有閾電壓VTN，所述閾電壓具有約0. 8伏的標(biāo)稱(chēng)值。出于簡(jiǎn)單目的，將使用符號(hào)Vtp來(lái)表示ρ 溝道晶體管的量值?，F(xiàn)在參照?qǐng)D2和3闡述實(shí)例性跳閘檢測(cè)器電路12的操作。特定而言，圖3將V33、 Vx和Xhi圖解說(shuō)明為時(shí)間的函數(shù)。在t = 0時(shí)，V33 = 0伏，晶體管16處于關(guān)閉狀態(tài)且沒(méi)有 電流流過(guò)電阻器20。因此，Vx = 0伏，晶體管18處于關(guān)閉狀，沒(méi)有電流流過(guò)電阻器22，且 Xhi = V33 = 0伏。當(dāng)0 < t < T1時(shí)，V33增加，但仍保持在Vtp以下。因此，晶體管16保持關(guān)
4閉狀態(tài)且Vx = 0。在t = T1時(shí)，V33以閾電壓Vtp超出Vx，晶體管16開(kāi)始導(dǎo)電。如果電阻器 20非常大，則晶體管16的漏極電流非常小，且Vx保持低于V33—個(gè)VTP。當(dāng)T1 < t < T2時(shí)， 節(jié)點(diǎn)Vx上的電壓隨著V33的增加而增加，但保持在晶體管18的閾電壓Vtn以下。因此，晶體 管18保持關(guān)閉，沒(méi)有電流流過(guò)電阻器22，且因此Xhi = V330在t = T2時(shí)，Vx大于VTN，而晶 體管18開(kāi)始導(dǎo)電。如果電阻器22為大，則晶體管18的漏極電流為小，且晶體管18將Xhi 拉至接地。因此，當(dāng)V33超出跳閘點(diǎn)參考信號(hào)Vkef VTP+VTN時(shí)，Xhi從正的非零電壓改變至O 伏。然而，閾電壓Vtp和Vtn可隨著工藝和溫度的變化而明顯變化。例如，在正常工藝和 溫度變化范圍內(nèi)，閾電壓Vtp和Vtn可具有0. 6伏至1. 2伏之間的值。因此，跳閘點(diǎn)參考信號(hào) Veef可在Vkefl= 1. 2伏至Vkefh = 2.4伏之間變化。對(duì)于某些電路應(yīng)用，Veef的寬變化是不可 接受的。例如，如上所述，如果芯片配置電路要求V33至少為1.5伏，則如果閾電壓Vtp和Vtn 為低(例如，Vtn = Vtp = 0.6伏，且因此Vkef =1.2伏)，此種電路可出現(xiàn)故障。同樣地，如果 閾電壓Vtp和Vtn兩者均高(例如，Vtn = Vtp = 1. 7伏，且因此Veef = 3. 4伏)，則Xhi可能從不 改變狀態(tài)，且因此POR電路將出現(xiàn)故障。鑒于前述觀點(diǎn)，期望提供可減小跳閘點(diǎn)檢測(cè)電路對(duì)工藝和溫度變化的敏感度的方 法和設(shè)備。也期望提供可在因工藝或溫度條件而降低晶體管閾電壓時(shí)增加跳閘點(diǎn)檢測(cè)電路 的跳閘點(diǎn)參考Vkef的方法和設(shè)備。另外，期望提供可在因工藝或溫度條件而提高晶體管閾電壓時(shí)降低跳閘點(diǎn)檢測(cè)電 路的跳閘點(diǎn)參考Vkef的方法和設(shè)備。

發(fā)明內(nèi)容
鑒于前述觀點(diǎn)，本發(fā)明的目標(biāo)是提供可減小跳閘點(diǎn)檢測(cè)電路對(duì)工藝和溫度變化的 敏感度的方法和設(shè)備。本發(fā)明的目標(biāo)還是提供可在因工藝或溫度條件而降低晶體管閾電壓時(shí)增加跳閘 點(diǎn)檢測(cè)電路的跳閘點(diǎn)參考Vkef的方法和設(shè)備。本發(fā)明的另外目標(biāo)是提供可在因工藝或溫度條件而提高晶體管閾電壓時(shí)降低跳 閘點(diǎn)檢測(cè)電路的跳閘點(diǎn)參考Vkef的方法和設(shè)備。本發(fā)明的這些和其它目標(biāo)是通過(guò)提供自適應(yīng)跳閘點(diǎn)檢測(cè)電路以調(diào)節(jié)跳閘點(diǎn)參考 信號(hào)值來(lái)補(bǔ)償工藝或溫度的變化而不需外部供應(yīng)的參考信號(hào)實(shí)現(xiàn)的。在第一實(shí)例性實(shí)施 例，將受控電流源耦合至跳閘點(diǎn)檢測(cè)電路的內(nèi)部節(jié)點(diǎn)，且所述受控電流源傳導(dǎo)基于工藝和 溫度條件變化的電流。對(duì)于標(biāo)稱(chēng)或慢工藝或者標(biāo)稱(chēng)或低溫度條件，所述跳間點(diǎn)參考信號(hào)值 等于兩個(gè)閾電壓的和。相反地，對(duì)于快工藝或高溫度條件，所述跳閘點(diǎn)參考信號(hào)值增加。在第二實(shí)例性實(shí)施例，將受控電流源耦合至跳閘點(diǎn)檢測(cè)電路的輸出節(jié)點(diǎn)，且所述 受控電流源傳導(dǎo)基于工藝和溫度條件變化的電流。對(duì)于標(biāo)稱(chēng)或慢工藝或者標(biāo)稱(chēng)或低溫度條 件，所述跳閘點(diǎn)參考信號(hào)值等于兩個(gè)閾電壓的和。相反地，對(duì)于快工藝或高溫度條件，所述 跳閘點(diǎn)參考信號(hào)值增加。在第三實(shí)例性實(shí)施例，將第一受控電流源耦合至跳閘點(diǎn)檢測(cè)電路的內(nèi)部節(jié)點(diǎn)，將 第二受控電流源耦合至所述跳間點(diǎn)檢測(cè)電路的輸出節(jié)點(diǎn)，且所述第一和第二受控電流源傳導(dǎo)基于工藝和溫度條件變化的電流。對(duì)于標(biāo)稱(chēng)或慢工藝或者標(biāo)稱(chēng)或低溫度條件，所述跳閘 點(diǎn)參考信號(hào)值等于兩個(gè)閾電壓的和。相反地，對(duì)于快工藝或高溫度條件，所述跳閘點(diǎn)參考信 號(hào)值增加。在第四實(shí)例性實(shí)施例，將具有標(biāo)稱(chēng)閾電壓的第一晶體管和具有高閾電壓的第二晶 體管耦合至跳間點(diǎn)檢測(cè)電路的輸出節(jié)點(diǎn)，且基于工藝和溫度條件將所述第一和第二晶體管 切入或切出所述跳間點(diǎn)檢測(cè)器電路。對(duì)于標(biāo)稱(chēng)或慢工藝或者標(biāo)稱(chēng)或低溫度條件，將所述第 一晶體管切入所述跳閘點(diǎn)檢測(cè)器電路中。相反地，對(duì)于快工藝或高溫度條件，將所述第二晶 體管切入所述跳閘點(diǎn)檢測(cè)器電路中。


依據(jù)結(jié)合以下圖式考慮的以下詳細(xì)說(shuō)明，可更清楚地了解本發(fā)明的上述目標(biāo)和特 點(diǎn)，所有圖式中相同的參考編號(hào)表示相同的元件，且圖式中圖1是先前已知的通電復(fù)位電路的圖式；圖2是先前已知的跳閘檢測(cè)器電路的圖式；圖3是圖2電路的信號(hào)響應(yīng)值的圖式；圖4是根據(jù)本發(fā)明的實(shí)例性跳閘點(diǎn)檢測(cè)器電路的圖式；圖5是圖4電路的信號(hào)響應(yīng)值的圖式；圖6是圖4電路的實(shí)例性實(shí)施方案的圖式；圖7是根據(jù)本發(fā)明的替代實(shí)例性跳閘點(diǎn)檢測(cè)器電路的圖式；圖8是圖7電路的信號(hào)響應(yīng)值的圖式；圖9是圖7電路的實(shí)例性實(shí)施方案的圖式；圖10是圖9的實(shí)例性Vbe檢測(cè)器電路的圖式；圖11是根據(jù)本發(fā)明的另一替代實(shí)例性跳閘點(diǎn)檢測(cè)器電路的圖式；圖12是圖11電路的信號(hào)響應(yīng)值的圖式；圖13是根據(jù)本發(fā)明的再一替代實(shí)例性跳閘點(diǎn)檢測(cè)器電路的圖式；及圖14是圖13電路 信號(hào)響應(yīng)值的圖式。
具體實(shí)施例方式本發(fā)明提供可減小跳閘點(diǎn)檢測(cè)電路對(duì)工藝和溫度變化的敏感度的方法和設(shè)備。在 某些實(shí)施例中，根據(jù)本發(fā)明的方法和設(shè)備在因工藝或溫度條件而降低晶體管閾電壓時(shí)增加 跳閘點(diǎn)參考Vkef。在其它實(shí)施例中，根據(jù)本發(fā)明的方法和設(shè)備在因工藝或溫度條件而降低晶 體管閾電壓提高時(shí)跳閘點(diǎn)參考￥-。如本文中所使用，可根據(jù)所述工藝產(chǎn)生的晶體管閾電壓 的值，將半導(dǎo)體工藝稱(chēng)為“標(biāo)稱(chēng)”、“慢”或“快”。特定而言，如果工藝所產(chǎn)生的晶體管分別具 有標(biāo)稱(chēng)、高或低的閾值電壓，則可將所述工藝稱(chēng)為標(biāo)稱(chēng)、慢或快工藝。所屬領(lǐng)域的技術(shù)人員將了解，由于ρ溝道和η溝道晶體管是由不同的工藝步驟制 作的，因此P溝道和η溝道晶體管的閾電壓未必相互追蹤。因此，由單一工藝制作的圓片可 具有“慢”P(pán)溝道晶體管和“快”η溝道晶體管。因此，根據(jù)本發(fā)明的方法和設(shè)備可基于檢測(cè) 僅P溝道晶體管、僅η溝道晶體管或者P和η溝道晶體管兩者的閾電壓的工藝誘發(fā)漂移來(lái) 調(diào)節(jié)跳閘點(diǎn)參考VKEF。
現(xiàn)在參照?qǐng)D4闡述根據(jù)本發(fā)明的實(shí)例性跳閘點(diǎn)檢測(cè)器電路。跳閘點(diǎn)檢測(cè)器電路 12a包含與圖2的跳閘點(diǎn)檢測(cè)器電路12相同的電路元件，但也包含耦合于節(jié)點(diǎn)Vx與接地之 間的受控電流源24。如以下更詳細(xì)闡述，受控電流源24傳導(dǎo)基于工藝和溫度條件變化的電 流I。下表將受控電流源24的實(shí)例性輸出響應(yīng)圖解說(shuō)明為工藝和溫度條件函數(shù)。 表 1也就是說(shuō)，對(duì)于慢或標(biāo)稱(chēng)工藝或者低或標(biāo)稱(chēng)溫度，受控電流源24不傳導(dǎo)電流。因 此，受控電流源24有效地與節(jié)點(diǎn)Vx斷開(kāi)，且跳閘點(diǎn)檢測(cè)器電路12a的行為就像圖2中先前 已知跳閘點(diǎn)檢測(cè)器電路12—樣。相反，對(duì)于快工藝或高溫度，受控電流源24傳導(dǎo)電流I1 > 0，且有效地增加跳閘點(diǎn)參考信號(hào)VKEF?，F(xiàn)在參照?qǐng)D4和圖5，針對(duì)可導(dǎo)致低閾值電壓(例如，Vtn = 0.6伏或Vtp = 0.6伏) 的快工藝或高溫度條件來(lái)闡述跳閘檢測(cè)器電路12a的操作。所屬領(lǐng)域的技術(shù)人員將了解， 閾電壓Vtn和Vtp未必具有相等的值，且根據(jù)本發(fā)明的方法和設(shè)備不要求兩個(gè)閾電壓是相等 的。在t = 0時(shí)，V33 = O伏，晶體管16處于關(guān)閉狀態(tài)，且沒(méi)有電流流過(guò)電阻器20。因此(假 定Vx無(wú)法變成低于接地)，Vx = 0伏，晶體管18處于關(guān)閉狀態(tài)，沒(méi)有電流流過(guò)電阻器22，且 Xhi = V33 = O伏。當(dāng)0彡t<T/時(shí)，V33增力Π，但保持在Vtp以下。因此，晶體管16保持關(guān) 閉狀態(tài)，且Vx = 0。在t = T/時(shí)，V33以閾電壓Vtp超出Vx，且晶體管16開(kāi)始導(dǎo)電。由于電 阻器20較大，因此晶體管16嘗試供應(yīng)受控電流源24所需的幾乎所有電流Ip因此，Vx保 持在接地處。當(dāng)T1'彡t<T2'時(shí)，V33增加，但在晶體管16繼續(xù)嘗試供應(yīng)電流I1時(shí)，Vx保持在 接地處。在t = T2'時(shí)，晶體管16完全飽和，這種情況出現(xiàn)在以下V33值時(shí)V33= |vGS| =Vlp+δ va(1) 其中Δ Va是通過(guò)下式求出
(3)其中
是晶體管16的寬度與長(zhǎng)度的比率，μ是常數(shù)而C。x是工藝參數(shù)。當(dāng)T2'≤t<T3'時(shí)，Vx繼續(xù)追蹤V33，但保持在晶體管18的閾電壓Vtn以下。因 此，晶體管18保持關(guān)閉狀態(tài)，且Xhi = V330在t = T3'時(shí)，當(dāng)\等于Vtn時(shí)，晶體管18導(dǎo)通，并將Xhi拉至接地。在這個(gè)實(shí)例中，當(dāng)V33超出跳閘點(diǎn)參考信號(hào)VREFa=VTP+VTN+AVa時(shí)， Xhi從正的非零電壓改變至0伏。因此，跳閘點(diǎn)檢測(cè)器電路12a具有適于如下表中所指示的 工藝和溫度條件的跳閘點(diǎn)參考信號(hào)VREFa:
表2.對(duì)于標(biāo)稱(chēng)或慢工藝或者標(biāo)稱(chēng)或低溫條件(亦即，當(dāng)閾電壓Vtn和Vtp為標(biāo)稱(chēng)或高 時(shí))，跳閘點(diǎn)參考信號(hào)VREFa等于閾電壓Vtn和Vtp的和。然而，對(duì)于快工藝或高溫度條件(亦 即，當(dāng)閾電壓Vtn和Vtp為低時(shí))，跳閘點(diǎn)參考信號(hào)VREFa等于VTN+VTP+A Va的和。受控電流源24可使用具有如表1中所示隨工藝和溫度變化的輸出電流的任一電 路來(lái)構(gòu)建?，F(xiàn)在參照?qǐng)D6闡述此種電路的實(shí)例性實(shí)施例。特定而言，跳閘點(diǎn)檢測(cè)器電路12% 包含天然η溝道晶體管24a，其漏極端子耦合至節(jié)點(diǎn)Vx而其柵極和源極端子耦合至接地。天 然η溝道晶體管24a(有時(shí)稱(chēng)為耗盡型晶體管)具有閾電壓Vtz，所述閾電壓具有約0伏的 標(biāo)稱(chēng)值。如果將天然η溝道晶體管24a制作在與η溝道晶體管1 8相同的電路小片上，則 如下表中所圖解說(shuō)明，兩個(gè)晶體管的閾電壓通常將追蹤溫度條件和η溝道工藝條件 表 3因此，如果針對(duì)標(biāo)稱(chēng)或低溫度或者慢或標(biāo)稱(chēng)η工藝，Vtz具有0伏的標(biāo)稱(chēng)值，則天然 η溝道晶體管24a從不導(dǎo)通，這是因?yàn)榫w管的柵極至源極電壓Ves = 0。在此類(lèi)條件下，跳 閘點(diǎn)檢測(cè)器電路12&1的性能就像圖2的跳閘點(diǎn)檢測(cè)器電路12 —樣。然而，對(duì)于快η工藝 或高溫度，Vtz小于0伏，且天然η溝道晶體管24a在Vx高于0伏時(shí)導(dǎo)通。因此，天然η溝 道晶體管24a的作用就像其電流隨上表1中的η工藝和溫度條件變化的受控電流源一樣。 因此，跳閘點(diǎn)檢測(cè)器電路12&1具有適于上表2中工藝和溫度條件的跳閘點(diǎn)參考信號(hào)VREFa 。所屬領(lǐng)域的技術(shù)人員將了解，跳閘點(diǎn)檢測(cè)器電路12&1或者可經(jīng)配置以具有適于ρ工藝和 溫度條件的跳閘點(diǎn)參考信號(hào)VREFa?，F(xiàn)在參照?qǐng)D7闡述根據(jù)本發(fā)明的替代實(shí)例性跳閘點(diǎn)檢測(cè)器電路。跳閘點(diǎn)檢測(cè)器電 路12b包含與圖2的跳閘點(diǎn)檢測(cè)器電路12相同的電路元件，但也包含耦合于V33與節(jié)點(diǎn)Xhi 之間的受控電流源26。如以下更詳細(xì)的闡述，受控電流源26傳導(dǎo)基于工藝和溫度條件變化的電流12。下表將受控電流源26的實(shí)例性輸出響應(yīng)圖解說(shuō)明為工藝和溫度條件的函數(shù)
表 4也就是說(shuō)，對(duì)于慢或標(biāo)稱(chēng)工藝或者低或標(biāo)稱(chēng)溫度，受控電流源26不傳導(dǎo)電流。因 此，受控電流源26與節(jié)點(diǎn)Xhi有效地?cái)嚅_(kāi)，且跳閘點(diǎn)檢測(cè)器電路12b就像圖2的先前已知跳 閘點(diǎn)檢測(cè)器電路12—樣操作。相反地，對(duì)于快工藝或高溫度，受控電流源26傳導(dǎo)電流I2 > 0且有效地增加跳閘點(diǎn)參考信號(hào)VKEF。現(xiàn)在參照?qǐng)D7和8，針對(duì)可導(dǎo)致低閾值電壓(例如，Vtn = 0. 6伏或Vtp = 0. 6伏) 的快工藝或高溫度條件闡述跳閘檢測(cè)器電路12b的操作。在t = 0時(shí)，V33 = 0伏，晶體管16 處于關(guān)閉狀態(tài)，Vx = 0伏，晶體管18處于關(guān)閉狀態(tài)，且Xhi等于V33 = 0伏。當(dāng)0 < t < T1' 時(shí)，V33增加，但保持在Vtp以下。因此，晶體管16保持關(guān)閉狀態(tài)，Vx = 0，且Xhi = V33。在t =T1'時(shí)，V33以閾電壓Vtp超出Vx，且晶體管16因此開(kāi)始導(dǎo)電。當(dāng)T1' < t < T2'時(shí)，Vx保持低于V33—個(gè)VTP。由于Vx小于VTN，因此晶體管18 保持關(guān)閉狀態(tài)，且Xhi = V330在t = T2'時(shí)，V33 = VTP+VTN, Vx = Vtn,且晶體管18開(kāi)始導(dǎo)電。 然而，需要較高的柵極至源極電壓來(lái)導(dǎo)通晶體管18并從受控電流源26吸收電流12。因此， Xhi = V33O在t = T3"時(shí)，晶體管18完全飽和，并將Xhi拉至接地。這種情況發(fā)生在V33具 有以下值時(shí)因此，跳閘點(diǎn)檢測(cè)器電路12b具有適于下表中所指示的工藝和溫度條件的跳閘點(diǎn) 參考信號(hào)VREFb。 表 5對(duì)于標(biāo)稱(chēng)或慢工藝或者標(biāo)稱(chēng)或低溫度條件(即，當(dāng)閾電壓Vm和Vtp為標(biāo)稱(chēng)或高 時(shí))，跳閘點(diǎn)參考信號(hào)VREFb等于閾電壓Vtn和Vtp的和。然而，對(duì)于快工藝或高溫度條件 (艮P，當(dāng)閾電壓Vtn和Vtp為低時(shí))，跳閘點(diǎn)參考信號(hào)VREFb等于VTN+VTP+A Vb的和。受控電流源26可使用具有表4中所示的輸出響應(yīng)的任一電路來(lái)構(gòu)建?，F(xiàn)在參照 圖9闡述此種電路的實(shí)例性實(shí)施例。跳閘點(diǎn)檢測(cè)器電路Ub1包含ρ溝道晶體管26b，其漏 極端子耦合至節(jié)點(diǎn)Xhi、其柵極端子耦合至信號(hào)Xfast且其源極端子耦合至節(jié)點(diǎn)V33。如以下 更詳細(xì)的闡述，Vbe檢測(cè)器電路28提供其值取決于工藝和溫度條件的信號(hào)XFAST。特定而言， 對(duì)于標(biāo)稱(chēng)或慢工藝或者標(biāo)稱(chēng)或低溫度，Xfast為高，且晶體管26b處于關(guān)閉狀態(tài)。在此類(lèi)條件 下，跳閘點(diǎn)檢測(cè)器電路Ub1的行為就像圖2的跳閘點(diǎn)檢測(cè)器電路12 —樣。相反地，對(duì)于快 工藝或高溫度，Xfast為低，且晶體管26b將電路注入節(jié)點(diǎn)Xhi中。因此，晶體管26b的作用就 像其電流隨上表1中所示工藝和溫度條件變化的受控電流源一樣。因此，跳閘點(diǎn)檢測(cè)器電 路Ub1具有適于上表4中的工藝和溫度條件的跳閘點(diǎn)參考信號(hào)VREFb。現(xiàn)在參照?qǐng)D10闡述用于產(chǎn)生Xfast的實(shí)例性Vbe檢測(cè)器電路。特定而言，Vbe檢測(cè)器 電路28包含PNP晶體管30，其基極和集電極端子耦合至接地而其發(fā)射極端子經(jīng)由電流源 32耦合至V33。PNP晶體管30的發(fā)射極端子也耦合至η溝道晶體管34的柵極，而所述η溝 道晶體管34使其源極耦合至接地并使其漏極端子(節(jié)點(diǎn)Xfast)經(jīng)由電流源36耦合至V33。 因此，PNP晶體管30的基極發(fā)射極電壓等于η溝道晶體管34的柵極源極電壓。PNP晶體管30的基極發(fā)射極電壓Vbe和溝道晶體管34的閾電壓Vtn往往會(huì)隨著η 工藝和溫度的變化沿同一方向漂移。然而，Vbe的變化通常比Vtn的變化小得多，且Vbe通常 保持在非常接近0. 7伏處。因此，如果針對(duì)標(biāo)稱(chēng)或慢η工藝及標(biāo)稱(chēng)或低溫度Vm具有0. 8伏 的標(biāo)稱(chēng)值，則Vbe小于Vm。相反地，對(duì)于快η工藝或高溫度，Vbe大于VTN。因此，對(duì)于標(biāo)稱(chēng)或 慢η工藝及標(biāo)稱(chēng)或低溫度，PNP晶體管30的Vbe小于VTN，晶體管34處于關(guān)閉狀態(tài)，且Xfast 為高。相反地，對(duì)于快η工藝或高溫度，PNP晶體管30的Vbe大于VTN，晶體管34處于導(dǎo)通狀 態(tài)，且Xfast為低。所屬領(lǐng)域的技術(shù)人員將了解，如果Vtn具有除0. 8伏以外的標(biāo)稱(chēng)值，則可將 Vbe與Vtn的按比例縮放的版本進(jìn)行比較以產(chǎn)生Xfasto所屬領(lǐng)域的技術(shù)人員將了解，Vbe檢測(cè) 器電路28或者可經(jīng)配置以提供基于ρ工藝和溫度條件變化的信號(hào)XFAST?，F(xiàn)在參照?qǐng)D11闡述根據(jù)本發(fā)明的另一實(shí)例性跳閘點(diǎn)檢測(cè)器電路。在這個(gè)實(shí)例中， 將結(jié)合實(shí)例性跳閘檢測(cè)器電路12&1和Ub1中圖解說(shuō)明的技術(shù)。特定而言，跳閘檢測(cè)器電 路12c包含天然η溝道晶體管24，其耦合于節(jié)點(diǎn)Vx與接地之間；及ρ溝道晶體管26b，其 耦合于V33與節(jié)點(diǎn)Xhi之間。圖12圖解說(shuō)明跳閘檢測(cè)器電路12c對(duì)可導(dǎo)致低閾值電壓(例 如，VTN = 0.6伏或VTP = 0.6伏)的快工藝或高溫度條件的響應(yīng)。使用類(lèi)似于以上所述的分 析結(jié)果，所屬領(lǐng)域的技術(shù)人員將了解，跳閘點(diǎn)檢測(cè)器電路12c具有適于下表中所指示的工藝和溫度條件的跳閘點(diǎn)參考信號(hào)vrefc
表6其中Δ Va+Δ Vb具有分別在方程式(2)和(3)，及(5)和(6)中規(guī)定的值?，F(xiàn)在參 照?qǐng)D13闡述根據(jù)本發(fā)明的另一實(shí)例性跳閘點(diǎn)檢測(cè)器電路。特定而言，跳閘點(diǎn)檢測(cè)器電路 12d包含η溝道晶體管38和40，其漏極端子分別耦合至節(jié)點(diǎn)Xhi而其源極端子分別耦合至 晶體管18和18F的漏極端子。另外，晶體管38具有耦合至信號(hào)Xfast的柵極端子而晶體管 40具有耦合至信號(hào)FAST (亦即，Xfast的邏輯反轉(zhuǎn))的柵極端子。晶體管18F類(lèi)似于晶體管 18，但具有比晶體管18的閾電壓Vtn高的標(biāo)稱(chēng)閾電壓VTra。例如，如果Vtn具有0.8伏的標(biāo) 稱(chēng)閾電壓，則Vtnh可具有1. 0伏的標(biāo)稱(chēng)值。例如，可通過(guò)相對(duì)于晶體管18的尺寸調(diào)節(jié)晶體 管18F的尺寸或通過(guò)調(diào)節(jié)可影響兩個(gè)晶體管的閾電壓的工藝步驟來(lái)獲得閾值的差。晶體管38和40的尺寸設(shè)計(jì)成操作為基于工藝和溫度條件將晶體管18或18F交 替地切入或切出所述電路的開(kāi)關(guān)。特定而言，對(duì)于標(biāo)稱(chēng)或慢工藝或者標(biāo)稱(chēng)或低溫度，Xfast為 高，F(xiàn)AST為低，晶體管18的漏極被耦合至節(jié)點(diǎn)Xhi，而晶體管18F與所述電路的剩余部分有 效地?cái)嚅_(kāi)。在此類(lèi)條件下，跳閘點(diǎn)檢測(cè)器電路12d的性能就像圖2的跳閘點(diǎn)檢測(cè)器電路12 一樣。相反地，對(duì)于快工藝或高溫度，Xfast為低，F(xiàn)AST為高，晶體管18F的漏極被耦合至節(jié) 點(diǎn)Xhi，而晶體管18與所述電路的剩余部分有效地?cái)嚅_(kāi)。因此，對(duì)于快工藝或高溫度，跳閘 點(diǎn)檢測(cè)器電路12d交換標(biāo)稱(chēng)閾值晶體管18與高閾值晶體管18F。如果晶體管18和18F是制作在同一電路小片上，則兩個(gè)晶體管的閾電壓通常將追 蹤工藝和溫度條件，下表中圖解說(shuō)明這種情況的實(shí)例 表 7現(xiàn)在參照?qǐng)D13和14，針對(duì)可導(dǎo)致低閾值電壓的快工藝或高溫度條件闡述跳閘點(diǎn) 檢測(cè)器電路12d的操作。在這個(gè)實(shí)例中，Vtn = Vtp = 0.6伏，Vtnh = O. 8伏，Xfast為低，而FAST 為高。因此，晶體管18被有效地切出所述電路，而晶體管18F被有效地切入所述電路中。在 t = 0時(shí)，V33 = 0伏，晶體管16處于關(guān)閉狀態(tài)，Vx = 0伏，晶體管18F處于關(guān)閉狀態(tài)，而Xhi等于V33 = O伏。當(dāng)0<t<T/時(shí)，V33增加，但保持在Vtp以下。因此，晶體管16保持關(guān) 閉狀態(tài)，Vx = 0，且XHI = V33。在t = T/時(shí)，V33以閾電壓Vtp超出Vx，且晶體管16因此開(kāi)始 導(dǎo)電。當(dāng)T/ < t < T5時(shí)，Vx保持低于V33—個(gè)VTP。由于Vx小于VTNH，因此晶體管18F保 持關(guān)閉狀態(tài)，且Xhi = V33。在t = T5時(shí)，V33 = VTP+VTNH, Vx = Vtnh,且晶體管18F導(dǎo)通并將Xhi 拉至接地。在這個(gè)實(shí)例中，當(dāng)V33超出跳閘點(diǎn)參考信號(hào)VREFd=VTPlVTNH時(shí)，Xhi從正的非 零電壓改變至0伏。上述實(shí)例性電路闡述用于在因工藝或溫度條件而降低晶體管閾電壓時(shí)增加跳閘 點(diǎn)參考Vkef的技術(shù)。所屬領(lǐng)域的技術(shù)人員將了解，根據(jù)本發(fā)明的方法和設(shè)備也可用于在因工 藝或溫度條件而提高晶體管閾電壓時(shí)降低跳閘點(diǎn)參考VKEF。例如，在圖9中所圖解說(shuō)明的跳 閘點(diǎn)檢測(cè)器電路Ub1中，可將ρ溝道晶體管26b的柵極耦合至以下控制信號(hào)針對(duì)標(biāo)稱(chēng)或 快工藝或者標(biāo)稱(chēng)或高溫度為低的控制信號(hào)SLOW，及針對(duì)慢工藝或者低溫度條件為高的控制 信號(hào)HIGH。關(guān)于這一點(diǎn)，除非工藝或溫度條件趨向于增加閾電壓Vtp和VTN，否則電流I2將 被注入晶體管18的漏極中。在這種情況下，I2將關(guān)閉，從而降低跳閘點(diǎn)參考VKEF。另一選擇是，在圖13中所圖解說(shuō)明的跳閘點(diǎn)檢測(cè)器電路12d中，可將晶體管38和 40的柵極端子分別耦合至X_(亦即，SLOW的邏輯反轉(zhuǎn))和SLOW，并將晶體管18F制作成 具有比晶體管18的閾電壓Vtn低的標(biāo)稱(chēng)閾電壓Vm。因此，對(duì)于標(biāo)稱(chēng)或快工藝或者標(biāo)稱(chēng)或高 溫度，Xsmw為高，SLOW為低，晶體管18的漏極被耦合至節(jié)點(diǎn)XHI，而晶體管18F與所述電路的 剩余部分有效地?cái)嚅_(kāi)。相反地，對(duì)于慢工藝或低溫度，Xsot為低，SLOW為高，晶體管18F的 漏極被耦合至節(jié)點(diǎn)Xhi，且晶體管18與所述電路的剩余部分有效地?cái)嚅_(kāi)。因此，對(duì)于慢工藝 或低溫度，跳閘點(diǎn)檢測(cè)器電路12d交換標(biāo)稱(chēng)閾值晶體管18與高閾值晶體管18F，從而將降低 跳閘點(diǎn)參考Vkef。前述內(nèi)容僅圖解說(shuō)明本發(fā)明的原理，而所屬領(lǐng)域的技術(shù)人員可在不違背本發(fā)明的 范圍和精神的前提下做各種修改。
權(quán)利要求
一種跳閘點(diǎn)檢測(cè)器電路，其在輸入信號(hào)節(jié)點(diǎn)處接收輸入信號(hào)且在輸出信號(hào)節(jié)點(diǎn)處產(chǎn)生輸出信號(hào)，當(dāng)所述輸入信號(hào)超出跳閘點(diǎn)參考值時(shí)，所述輸出信號(hào)從第一值改變至第二值，所述跳閘點(diǎn)檢測(cè)器電路包括第一晶體管，其具有第一閥值電壓；第二晶體管，其具有第二閥值電壓；以及切換裝置，其用于在所述第一和第二晶體管之間切換以調(diào)整所述跳閘點(diǎn)參考值來(lái)補(bǔ)償工藝或溫度的變化，如此所述第一和第二晶體管除在預(yù)定工藝或溫度條件下大體上不傳導(dǎo)電流。
2.根據(jù)權(quán)利要求1所述的跳閘點(diǎn)檢測(cè)器電路，其中所述第一閥值電壓低于所述第二閥 值電壓。
3.根據(jù)權(quán)利要求1所述的跳閘點(diǎn)檢測(cè)器電路，其中所述切換裝置基于工藝或溫度條件 有效地將所述第一晶體管或所述第二晶體管從所述跳間點(diǎn)檢測(cè)器電路斷開(kāi)。
4.根據(jù)權(quán)利要求1所述的跳閘點(diǎn)檢測(cè)器電路，其中相對(duì)所述第一晶體管的尺寸設(shè)定所 述第二晶體管的尺寸以便所述第二閥值電壓高于所述第一閥值電壓。
5.根據(jù)權(quán)利要求1所述的跳間點(diǎn)檢測(cè)器電路，其中所述切換裝置包含第三晶體管和第 四晶體管。
6.根據(jù)權(quán)利要求5所述的跳間點(diǎn)檢測(cè)器電路，其中所述第三晶體管包含耦合至第一信 號(hào)的端子，且所述第四晶體管包含耦合至第二信號(hào)的端子，所述第二信號(hào)是所述第一信號(hào) 的邏輯反相，其中基于所述第一和第二信號(hào)，所述第一晶體管或所述第二晶體管大體上不 傳導(dǎo)電流。
7.根據(jù)權(quán)利要求6所述的跳間點(diǎn)檢測(cè)器電路，其中所述第一和第二信號(hào)依賴于工藝或 溫度條件。
8.根據(jù)權(quán)利要求5所述的跳間點(diǎn)檢測(cè)器電路，其中所述第三晶體管耦合至所述第一晶 體管且所述第四晶體管耦合至所述第二晶體管。
9.根據(jù)權(quán)利要求1所述的跳間點(diǎn)檢測(cè)器電路，其中在標(biāo)稱(chēng)或慢工藝下，或在標(biāo)稱(chēng)或低 溫度下，所述第一晶體管大體上不傳導(dǎo)電流且所述第二晶體管傳導(dǎo)電流。
10.根據(jù)權(quán)利要求1所述的跳閘點(diǎn)檢測(cè)器電路，其中在快工藝或高溫度下，所述第二晶 體管大體上不傳導(dǎo)電流且所述第一晶體管傳導(dǎo)電流。
11.一種用于調(diào)適跳閘點(diǎn)檢測(cè)器電路的跳閘點(diǎn)參考值的方法，所述跳閘點(diǎn)檢測(cè)器電路 在輸入信號(hào)節(jié)點(diǎn)處接收輸入信號(hào)且在輸出信號(hào)節(jié)點(diǎn)處產(chǎn)生輸出信號(hào)，當(dāng)所述輸入信號(hào)超出 所述跳間點(diǎn)參考值時(shí)，所述輸出信號(hào)從第一值改變至第二值，所述方法包括提供具有第一閥值電壓的第一晶體管；提供具有第二閥值電壓的第二晶體管；以及提供用于在所述第一和第二晶體管之間切換以調(diào)整所述跳間點(diǎn)參考值來(lái)補(bǔ)償工藝或 溫度的變化。
12.根據(jù)權(quán)利要求11所述的方法，其中所述第一閥值電壓低于所述第二閥值電壓。
13.根據(jù)權(quán)利要求11所述的方法，其中所述切換裝置基于工藝或溫度條件有效地將所 述第一晶體管或所述第二晶體管從所述跳間點(diǎn)檢測(cè)器電路斷開(kāi)。
14.根據(jù)權(quán)利要求11所述的方法，其中相對(duì)所述第一晶體管的尺寸來(lái)設(shè)定所述第二晶體管的尺寸以便所述第二閥值電壓高于所述第一閥值電壓。
15.根據(jù)權(quán)利要求11所述的方法，其中所述切換裝置包含第三晶體管和第四晶體管。
16.根據(jù)權(quán)利要求15所述的方法，其中所述第三晶體管包含耦合至第一信號(hào)的端子， 且所述第四晶體管包含耦合至所述第一信號(hào)的邏輯反相的端子，其中基于所述第一和第二 信號(hào)，所述第一晶體管或所述第二晶體管大體上不傳導(dǎo)電流。
17.根據(jù)權(quán)利要求16所述的方法，其中所述第一和第二信號(hào)依賴于工藝或溫度條件。
18.根據(jù)權(quán)利要求15所述的方法，其中所述第三晶體管耦合至所述第一晶體管且所述 第四晶體管耦合至所述第二晶體管。
19.根據(jù)權(quán)利要求11所述的方法，其中在標(biāo)稱(chēng)或慢工藝，或標(biāo)稱(chēng)或低溫度下，所述第一 晶體管大體上不傳導(dǎo)電流且所述第二晶體管傳導(dǎo)電流。
20.根據(jù)權(quán)利要求11所述的方法，其中在快工藝或高溫度下，所述第二晶體管大體上 不傳導(dǎo)電流且所述第一晶體管傳導(dǎo)電流。
全文摘要
本發(fā)明闡述用于提供自適應(yīng)跳閘點(diǎn)檢測(cè)器電路的設(shè)備和方法，所述自適應(yīng)跳閘點(diǎn)檢測(cè)器電路在輸入信號(hào)節(jié)點(diǎn)處接收輸入信號(hào)且在輸出信號(hào)節(jié)點(diǎn)處產(chǎn)生輸出信號(hào)，當(dāng)所述輸入信號(hào)超出跳閘點(diǎn)參考值時(shí)，所述輸出信號(hào)從第一值改變至第二值。特定而言，調(diào)節(jié)所述跳閘點(diǎn)參考值以補(bǔ)償工藝或溫度的變化，而不需要外部供應(yīng)的參考信號(hào)。
文檔編號(hào)H03K17/22GK101924541SQ201010221360
公開(kāi)日2010年12月22日 申請(qǐng)日期2006年3月31日 優(yōu)先權(quán)日2005年4月14日
發(fā)明者布倫特·豪克內(nèi)斯, 泰勒·索普, 馬克·約翰遜 申請(qǐng)人:桑迪士克3D公司