專利名稱：一種輸入和參考電壓幅度為軌至軌的cmos比較器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種輸入和參考電壓幅度為軌至軌的CMOS比較器，屬于模數(shù)/數(shù)模轉(zhuǎn) 換器應(yīng)用領(lǐng)域。
背景技術(shù)：
模數(shù)/數(shù)模轉(zhuǎn)換器是一種大量應(yīng)用于各種電子系統(tǒng)中的集成電路器件，模數(shù)/數(shù) 模轉(zhuǎn)換器的核心電路是比較器，其工作原理如圖1所示，Vref為參考電壓，當(dāng)輸入電壓Vin低 于參考電壓Vrrf時，輸出V。ut = 0，當(dāng)輸入電壓Vin高于參考電壓Vrrf時，輸出V。ut = 1。傳統(tǒng) 經(jīng)典比較器的具體電路如圖2和圖3所示，圖2為NMOS型比較器，圖3為PMOS型比較器。 兩種比較器都是基于2級差分放大器的結(jié)構(gòu)和原理。以NMOS型比較器(圖2)為例，Ml和 M2組成輸入差分對，M3和M6組成放大器的負載，M7-M10組成放大器的輸出級，交叉連接的 M4和M5用來實現(xiàn)比較器的延遲效應(yīng)。這種差分放大器結(jié)構(gòu)的比較器可以實現(xiàn)對輸入電壓 Vin和參考電壓的比較，并將誤差放大至1或0。這種比較器結(jié)構(gòu)簡單適用，但是存在 著一定的缺陷，差分放大器的結(jié)構(gòu)決定了其對輸入電壓和參考電壓的范圍有一定的限定， 差分對Ml和M2正常工作的要求是輸入電壓Vin和參考電壓Vref必須要大于電流源管子的 Vds加上Ml或M2的閥值電壓Vtl,2，以0. 18um CMOS工藝為例，上述兩個電壓加在一起大約 為0. 7V，而電源電壓僅為1. 8V，這就意味著輸入和參考電壓的范圍被局限在了 0. 7V-1. 8V 之間。在實際應(yīng)用中，有許多情況都需要比較器實現(xiàn)對輸入和參考電壓在軌至軌(Rail to Rail)的范圍內(nèi)進行比較，也就是說輸入和參考電壓的變化范圍是從VSS到VDD，顯然這種 比較器難以滿足軌至軌(Rail to Rail)的要求。PMOS型比較器的原理和NMOS型的完全相同，因此也同樣存在著和NMOS比較器相 同的局限性，只是PMOS型比較器對輸入和參考電壓的限制范圍是0V-1. IV(以0. 18um CMOS 工藝為例)。

發(fā)明內(nèi)容
為了解決上述技術(shù)問題，本發(fā)明提供了一種輸入和參考電壓幅度為軌至軌的CMOS 比較器。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是一種輸入和參考電壓幅度為軌至軌 的CMOS比較器，由NMOS型比較器和PMOS型比較器組成，所述NMOS型比較器中的NMOS差 分對第一 NMOS管和第二 NMOS管的柵極與PMOS型比較器中的PMOS差分對第一 PMOS管 和第二 PMOS管的柵極連接，所述NMOS型比較器的輸出放大級上的第三PMOS管的漏極、源 極與設(shè)置于PMOS型比較器輸出放大級上的第三NMOS管的漏極、第四PMOS管的源極相連， 所述NMOS型比較器的輸出放大級上的第四NMOS管的漏極與第四PMOS管的漏極相連。通過本發(fā)明無論輸入和參考電壓在任何區(qū)間內(nèi)變化，比較器都能輸出正確的結(jié)果。


圖1為模數(shù)/數(shù)模轉(zhuǎn)換器的工作原理圖。圖2為傳統(tǒng)NMOS型比較器的電路圖。圖3為傳統(tǒng)PMOS型比較器的電路圖。圖4為本發(fā)明的電路圖。圖中1、第一 NMOS管；2、第二 NMOS管；3、第三NMOS管；4、第四NMOS管；5、第五 匪OS管；6、第六匪OS管；7、第七匪OS管；8、第八匪OS管；9、第一 PMOS管；10、第二 PMOS 管；11、第三PMOS管；12、第四PMOS管；13、第五PMOS管；14、第六PMOS管；15、第七PMOS管； 16、第八PMOS管。
具體實施例方式下面結(jié)合附圖和實施例對本發(fā)明進一步說明。通過對NMOS型比較器和PMOS型比較器的分析可以看出，兩種結(jié)構(gòu)都對輸入和參 考電壓的范圍有一定的局限，但同時也可以發(fā)現(xiàn)，這兩種局限范圍的級性是相反的，一個是 局限在下半段，另一個是局限在上半段，而在中間則存在著一定的重疊，本發(fā)明基于這種特 點將兩種結(jié)構(gòu)合并在一起，實現(xiàn)了對輸入和參考電壓軌至軌(Rail to Rail)的比較，具體 電路如圖4所示。圖4中第一 NMOS管1、第二 NMOS管2和第一 PMOS管9、第二 PMOS管10分別為 NMOS差分對和PMOS差分對，第五PMOS管13、第六PMOS管14和第五NMOS管5、第六NMOS 管6分別為NMOS部分和PMOS部分的負載，第七PMOS管15、第八PMOS管16和第七NMOS管 7、第八NMOS管8分別實現(xiàn)NMOS部分和PMOS部分的延遲效應(yīng)，第三NMOS管3、第四PMOS管 12、第三PMOS管11、第四NMOS管4等其他MOS管組成了共同的輸出放大級。其具體結(jié)構(gòu)可 描述為一種輸入和參考電壓幅度為軌至軌的CMOS比較器，由NMOS型比較器和PMOS型比 較器組成，所述NMOS型比較器中的NMOS差分對第一 NMOS管1和第二 NMOS管2的柵極與 PMOS型比較器中的PMOS差分對第一 PMOS管9和第二 PMOS管10的柵極連接，所述NMOS 型比較器的輸出放大級上的第三PMOS管11的漏極、源極與設(shè)置于PMOS型比較器輸出放大 級上的第三NMOS管3的漏極、第四PMOS管12的源極相連，所述NMOS型比較器的輸出放大 級上的第四NMOS管4的漏極與第四PMOS管12的漏極相連。當(dāng)輸入和參考電壓在低端范 圍內(nèi)變化時，NMOS型比較器部分截止，比較器的功能由PMOS型比較器部分來實現(xiàn)；當(dāng)輸入 和參考電壓在高端范圍內(nèi)變化時，PMOS型比較器部分截止，比較器的功能由NMOS型比較器 部分來實現(xiàn)；當(dāng)輸入和參考電壓在中間范圍內(nèi)變化時，比較的功能由NMOS型比較器和PMOS 型比較器共同來實現(xiàn)，由于使用同一輸出放大級，無論輸入和參考電壓在任何區(qū)間內(nèi)變化， 比較器都能輸出正確的結(jié)果，這樣就實現(xiàn)了軌至軌(Rail to Rail)的比較。需要強調(diào)的是以上僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上 的限制，凡是依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾， 均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
一種輸入和參考電壓幅度為軌至軌的CMOS比較器，其特征是所述輸入和參考電壓幅度為軌至軌的CMOS比較器由NMOS型比較器和PMOS型比較器組成，所述NMOS型比較器中的NMOS差分對第一NMOS管(1)和第二NMOS管(2)的柵極與PMOS型比較器中的PMOS差分對第一PMOS管(9)和第二PMOS管(10)的柵極連接，所述NMOS型比較器的輸出放大級上的第三PMOS管(11)的漏極、源極與設(shè)置于PMOS型比較器輸出放大級上的第三NMOS管(3)的漏極、第四PMOS管(12)的源極相連，所述NMOS型比較器的輸出放大級上的第四NMOS管(4)的漏極與第四PMOS管(12)的漏極相連。
全文摘要
本發(fā)明涉及一種輸入和參考電壓幅度為軌至軌的CMOS比較器，屬于模數(shù)/數(shù)模轉(zhuǎn)換器應(yīng)用領(lǐng)域。一種輸入和參考電壓幅度為軌至軌的CMOS比較器，由NMOS型比較器和PMOS型比較器組成，所述NMOS型比較器中的NMOS差分對第一NMOS管和第二NMOS管的柵極與PMOS型比較器中的PMOS差分對第一PMOS管和第二PMOS管的柵極連接，所述NMOS型比較器的輸出放大級上的第三PMOS管的漏極、源極與設(shè)置于PMOS型比較器輸出放大級上的第三NMOS管的漏極、第四PMOS管的源極相連，所述NMOS型比較器的輸出放大級上的第四NMOS管的漏極與第四PMOS管的漏極相連。通過本發(fā)明無論輸入和參考電壓在任何區(qū)間內(nèi)變化，比較器都能輸出正確的結(jié)果。
文檔編號H03K5/22GK101908868SQ20101024186
公開日2010年12月8日 申請日期2010年7月30日 優(yōu)先權(quán)日2010年7月30日
發(fā)明者孫禮中, 梅海濤 申請人:蘇州科山微電子科技有限公司