專利名稱：一種準(zhǔn)循環(huán)低密度奇偶校驗(yàn)碼編碼方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種準(zhǔn)循環(huán)低密度奇偶校驗(yàn)碼 (Quasi-Cyclic Low Density Parity Check, QC-LDPC)編碼方法和裝置。
背景技術(shù)：
LDPC碼是1962年由Gallager提出的一種基于稀疏校驗(yàn)矩陣的線性分組碼；1996 年，MacKay和Neal對(duì)LDPC碼進(jìn)行了再發(fā)現(xiàn)，證明其具有接近香農(nóng)限的性能?，F(xiàn)有的一些通信系統(tǒng)，如DVB、WiMAX等系統(tǒng)中都采用了 LDPC碼作為信道編碼。對(duì)于LDPC碼校驗(yàn)矩陣 H本身自有的結(jié)構(gòu)特點(diǎn)，可以將LDPC碼分為準(zhǔn)循環(huán)矩陣構(gòu)造的LDPC (QC-LDPC)碼和普通矩陣構(gòu)造的LDPC碼。QC-LDPC碼的校驗(yàn)矩陣H可以看作是由一個(gè)基礎(chǔ)矩陣Hb擴(kuò)展得到，Hb中的元素值代表一個(gè)的單位陣的循環(huán)移位陣，如果元素為-1則表示為一的全零陣。 QC-LDPC碼的基礎(chǔ)矩陣Hb還具有一些特殊的結(jié)構(gòu)，設(shè)Hb矩陣的行數(shù)為mb，列數(shù)為kb+mb，其中 kb*z代表編碼前輸入的信息比特的長(zhǎng)度，Hb可以表示為仏=[(盡I (札。Hb2還可
以進(jìn)一步分為兩部分Hb2= [hb I H' κ]，即
權(quán)利要求
1.一種準(zhǔn)循環(huán)低密度奇偶校驗(yàn)碼QC-LDPC編碼方法，其特征在于，包括比特預(yù)處理步驟，該步驟用于在信息比特序列輸入編碼器時(shí)，一路作為碼字的信息比特輸出，另一路則基于處理各信息比特值所需的編碼器RAM陣列中各RAM的讀寫(xiě)地址，將每個(gè)輸入的信息比特值與在所述RAM陣列中讀取的存儲(chǔ)值進(jìn)行模2和運(yùn)算，得到中間序列后按原讀寫(xiě)地址存入所述RAM陣列中；校驗(yàn)序列V(O)計(jì)算步驟，該步驟用于基于計(jì)算V(O)所需的RAM陣列中RAM的讀寫(xiě)地址，在所述RAM陣列中讀取存儲(chǔ)的中間序列，并利用模2和運(yùn)算計(jì)算得到ν (0)后，一路寫(xiě)入所述RAM陣列，另一路作為校驗(yàn)比特輸出；剩余校驗(yàn)序列計(jì)算步驟，該步驟用于基于剩余校驗(yàn)序列遞推公式，讀取所述RAM陣列中存儲(chǔ)的中間序列和ν (0)，通過(guò)流水線方式并行計(jì)算出剩余的校驗(yàn)序列后輸出。
2.如權(quán)利要求1所述的編碼方法，其特征在于，所述編碼器RAM陣列中包含mb+l個(gè)大小為ζ比特的RAM單元RAM(O)，RAM(I)，...，RAM(mb)；所述mb為QC-LDPC碼基礎(chǔ)矩陣Hb的行數(shù)。
3.如權(quán)利要求2所述的編碼方法，其特征在于，所述比特預(yù)處理步驟中對(duì)于所述信息比特序列中的某信息比特組u(i)，i = 0，1，. . .，kb-l的首信息比特值 Sitl，所述 RAM 陣列的讀寫(xiě)地址為 addr(j) = (z-Hb(j, i))modz ；對(duì)于信息比特分組u(i)中剩余信息比特值sik，k= l，2，...，z-l，所述RAM陣列的讀寫(xiě)地址為(addr (j) +k) modz ；其中，所述Hb (j，i)，j = 0，1，...，mb-l，為所述基礎(chǔ)矩陣Hb中的元素；kb為信息比特序列的分組數(shù)，ζ為每個(gè)信息比特分組u (i)的大小。
4.如權(quán)利要求3所述的編碼方法，其特征在于，所述比特預(yù)處理步驟中在Hb(j，i)=-1 時(shí)對(duì)RAM (j)不進(jìn)行讀寫(xiě)操作。
5.如權(quán)利要求2所述的編碼方法，其特征在于，所述校驗(yàn)序列V(O)計(jì)算步驟中計(jì)算 v(0)中首比特值 Vtl(O)的 RAM 讀寫(xiě)地址為addr(Vq(0)) = (Z-hb(X))modZ ；計(jì)算 v(0)中剩余比特值 Vi(O)的 RAM 讀寫(xiě)地址為addr (Vi(O)) = (addr (v0(0))+i)modz ；其中，i = 1， 2，· · ·，ζ-1，ζ為校驗(yàn)序列v(0)的大小。
6.如權(quán)利要求5所述的編碼方法，其特征在于，所述校驗(yàn)序列V(O)計(jì)算步驟具體包括v(0)首比特值計(jì)算步驟，該步驟用于將所述RAM陣列前mb個(gè)RAM的同一地址 addr (v0(0))中讀取的mb個(gè)存儲(chǔ)值進(jìn)行模2和運(yùn)算得到V(O)首比特值；v(0)剩余比特值計(jì)算步驟，該步驟用于將所述RAM陣列前mb個(gè)RAM的同一地址 addr (Vi(O))中讀取的mb個(gè)存儲(chǔ)值進(jìn)行模2和運(yùn)算得到V(O)剩余比特值。
7.如權(quán)利要求2或5或6所述的編碼方法，其特征在于，所述校驗(yàn)序列V(O)計(jì)算步驟中將計(jì)算得到的V(O)寫(xiě)入所述RAM陣列具體為將計(jì)算得到的V(O)中各值一路從RAM(mb) 的首地址順序?qū)懭?，另一路按原RAM讀寫(xiě)地址存入RAM(mb-l)中。
8.如權(quán)利要求2所述的編碼方法，其特征在于，所述剩余校驗(yàn)序列計(jì)算步驟具體包括 校驗(yàn)序列V(I)計(jì)算步驟，該步驟用于將從RAM(O)的首地址和RAM(mb)的(z_hb(0))modz地址中分別讀出的一比特值進(jìn)行模2和運(yùn)算后得到V(I)首比特值；再將上述讀取地址進(jìn)行模ζ加k操作，分別得到V(I)中剩余比特值，k = 1，2，. .，ζ-1 ；校驗(yàn)序列v(i+l)，i = 1,2, .., mb-2計(jì)算步驟，該步驟用于將v(i)的首比特值、從 RAM(mb-l)首地址讀取的比特值，以及從RAM(i)首地址讀取的比特值進(jìn)行模2和運(yùn)算，得到 v(i+l)的首比特值；再將上述讀取地址進(jìn)行模ζ加k操作得到RAM讀取地址，將基于該讀取地址獲取的比特值與ν (i)的第k個(gè)比特值進(jìn)行模2和運(yùn)算，得到ν (i+Ι)中剩余比特值，k 1，2，··，ζ 1 ο
9.一種準(zhǔn)循環(huán)低密度奇偶校驗(yàn)碼QC-LDPC編碼器，其特征在于，包括比特預(yù)處理模塊，用于在信息比特序列輸入編碼器時(shí)，一路作為碼字的信息比特輸出， 另一路則基于處理各信息比特值所需的編碼器RAM陣列中各RAM的讀寫(xiě)地址，將每個(gè)輸入的信息比特值與在所述RAM陣列中讀取的存儲(chǔ)值進(jìn)行模2和運(yùn)算，得到中間序列后按原讀寫(xiě)地址存入所述RAM陣列中；校驗(yàn)序列V(O)計(jì)算模塊，用于基于計(jì)算V(O)所需的RAM陣列中RAM的讀寫(xiě)地址，在所述RAM陣列中讀取存儲(chǔ)的中間序列，并利用模2和運(yùn)算計(jì)算得到ν (0)后，一路寫(xiě)入所述RAM 陣列，另一路作為校驗(yàn)比特輸出；剩余校驗(yàn)序列計(jì)算模塊，用于基于剩余校驗(yàn)序列遞推公式，讀取所述RAM陣列中存儲(chǔ)的中間序列和ν (0)，通過(guò)流水線方式并行計(jì)算出剩余的校驗(yàn)序列后輸出。
10.如權(quán)利要求9所述的編碼器，其特征在于，所述編碼器RAM陣列中包含mb+l個(gè)大小為ζ比特的RAM單元RAM(O)，RAM(I)，...，RAM(mb)；所述mb為QC-LDPC碼基礎(chǔ)矩陣Hb的行數(shù)。
11.如權(quán)利要求10所述的編碼器，其特征在于，還包括地址生成模塊，用于生成所述比特預(yù)處理模塊處理各信息比特值所需的編碼器RAM 陣列中各RAM的讀寫(xiě)地址；其中，對(duì)于所述信息比特序列中的某信息比特組u(i)，i = 0， 1，. . .，kb-l，的首信息比特值siQ，所述RAM陣列的讀寫(xiě)地址為addr (j) = (z-Hb (j，i)) modz ； 對(duì)于信息比特分組u(i)中剩余信息比特值sik，k = 1，2，. . .，z-l，，所述RAM陣列的讀寫(xiě)地址為(addr (j)+k) modz ；其中，所述Hb (j，i)，j = 0，1，...，mb-l，為所述基礎(chǔ)矩陣Hb中的元素；kb為信息比特序列的分組數(shù)，ζ為每個(gè)信息比特分組u (i)的大小。
12.如權(quán)利要求11所述的編碼器，其特征在于，所述比特預(yù)處理模塊在Hb(j，i)=-1 時(shí)對(duì)RAM (j)不進(jìn)行讀寫(xiě)操作。
13.如權(quán)利要求10所述的編碼器，其特征在于，所述校驗(yàn)序列V(O)計(jì)算模塊包括 v(0)首比特值計(jì)算子模塊，用于將所述RAM陣列前mb個(gè)RAM的同一地址addr (Vtl(O))=(z-hb(x))modz中讀取的mb個(gè)存儲(chǔ)值進(jìn)行模2和運(yùn)算得到v(0)首比特值；ν (0)剩余比特值計(jì)算子模塊，用于將所述RAM陣列前mb個(gè)RAM的同一地址addr (Vi (0)) =(addr (v0 (0)) +i)modz, i = 1，2，. . .，z_l中讀取的mb個(gè)存儲(chǔ)值進(jìn)行模2和運(yùn)算得到ν (0) 剩余比特值，其中，ζ為校驗(yàn)序列ν(Ο)的大小。
14.如權(quán)利要求10或13所述的編碼器，其特征在于，所述校驗(yàn)序列V(O)計(jì)算模塊中將計(jì)算得到的V(O)寫(xiě)入所述RAM陣列具體為將計(jì)算得到的V(O)中各值一路從RAM(mb)的首地址順序?qū)懭耄硪宦钒丛璕AM讀寫(xiě)地址存入RAM(mb-l)中。
15.如權(quán)利要求10所述的編碼器，其特征在于，所述剩余校驗(yàn)序列計(jì)算模塊包括校驗(yàn)序列V(I)計(jì)算子模塊，用于將從RAM(O)的首地址和RAM(mb)的(z_hb(0))modz地址中分別讀出的一比特值進(jìn)行模2和運(yùn)算后得到v(l)首比特值；再將上述讀取地址進(jìn)行模 ζ加k操作，分別得到V(I)中剩余比特值，k= 1,2,.. ,z-1 ；校驗(yàn)序列v(i+l)，i = 1,2, . ..，mb-2計(jì)算子模塊，用于將v(i)的首比特值、從 RAM(mb-l)首地址讀取的比特值，以及從RAM(i)首地址讀取的比特值進(jìn)行模2和運(yùn)算，得到 v(i+l)的首比特值；再將上述讀取地址進(jìn)行模ζ加k操作得到RAM讀取地址，將基于該讀取地址獲取的比特值與ν (i)的第k個(gè)比特值進(jìn)行模2和運(yùn)算，得到ν (i+Ι)中剩余比特值，k 1，2，··，ζ 1 ο
全文摘要
本發(fā)明公開(kāi)了一種準(zhǔn)循環(huán)低密度奇偶校驗(yàn)碼編碼方法和裝置，所述方法包括比特預(yù)處理步驟，該步驟將輸入編碼器的信息比特序列一路作為碼字的信息比特輸出，另一路計(jì)算得到編碼所需中間序列后存入編碼器RAM陣列中；校驗(yàn)序列v(0)計(jì)算步驟，該步驟用于對(duì)在所述RAM陣列中相應(yīng)RAM中讀取的存儲(chǔ)值進(jìn)行模2和運(yùn)算，得到v(0)后一路寫(xiě)入所述RAM陣列，另一路作為校驗(yàn)比特輸出；剩余校驗(yàn)序列計(jì)算步驟，該步驟用于基于剩余校驗(yàn)序列遞推公式，讀取所述RAM陣列中存儲(chǔ)的中間序列和v(0)，通過(guò)流水線方式并行計(jì)算出剩余的校驗(yàn)序列后輸出。本發(fā)明所述方法可以對(duì)傳輸?shù)男畔⒈忍剡M(jìn)行實(shí)時(shí)編碼，不需要先存儲(chǔ)一部分后再進(jìn)行計(jì)算，編碼速度快。
文檔編號(hào)H03M13/11GK102377437SQ20101026452
公開(kāi)日2012年3月14日 申請(qǐng)日期2010年8月27日 優(yōu)先權(quán)日2010年8月27日
發(fā)明者張濤 申請(qǐng)人:中興通訊股份有限公司