專利名稱：放大器、提高其共模反饋環(huán)路相位裕度方法、射頻接收芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子技術(shù)領(lǐng)域，涉及一種放大器，尤其涉及一種提高放大器共模反饋 環(huán)路相位裕度方法；本發(fā)明還涉及一種利用了上述提高放大器共模反饋環(huán)路相位裕度方法 的放大器；同時(shí)，本發(fā)明進(jìn)一步涉及包含該放大器的射頻接收芯片。
背景技術(shù)：
將

圖1共模反饋電路中晶體管M19、M20的柵極與漏極直接相連，即為傳統(tǒng)共模反 饋電路，傳統(tǒng)共模反饋電路在節(jié)點(diǎn)A處產(chǎn)生的寄生極點(diǎn)為
權(quán)利要求
一種提高放大器共模反饋環(huán)路相位裕度的方法，其特征在于所述放大器包括輸入級(jí)電路、輸出級(jí)電路、共模反饋電路；所述輸入級(jí)電路、輸出級(jí)電路分別包括若干晶體管；所述共模反饋電路包括兩個(gè)晶體管M19、M20，晶體管M19、M20的源極接地，在晶體管M19或/和晶體管M20的柵極與漏極之間接入電阻。
2.根據(jù)權(quán)利要求1所述的提高放大器共模反饋環(huán)路相位裕度的方法，其特征在于 所述晶體管M19連接的電阻的阻值大于等于l/gml9 ；所述晶體管M20連接的電阻的阻值與M19連接的電阻的阻值相等；其中，gffll9為晶體管M19的跨導(dǎo)。
3.根據(jù)權(quán)利要求1所述的提高放大器共模反饋環(huán)路相位裕度的方法，其特征在于 所述輸入級(jí)電路包括晶體管M1、M2、M3 ；晶體管Ml源極接電源電壓VDD，晶體管M2、M3分別連接放大器的輸入信號(hào)；晶體管M2、 M3分別與晶體管Ml連接。
4.根據(jù)權(quán)利要求3所述的提高放大器共模反饋環(huán)路相位裕度的方法，其特征在于 所述輸入級(jí)電路進(jìn)一步包括至少三組晶體管M4、M5、M8、M9、M10、Mil ；所述晶體管M4、M5的源極連接電源電壓VDD，晶體管M10、M11的源極接地； 所述晶體管M4、晶體管M8、晶體管M10依次連接，晶體管M5、晶體管M9、晶體管Mil依 次連接。
5.根據(jù)權(quán)利要求4所述的提高放大器共模反饋環(huán)路相位裕度的方法，其特征在于 所述晶體管M4、晶體管M8之間還連接有晶體管M6，晶體管M5、晶體管M9之間還連接有晶體管M7。
6.根據(jù)權(quán)利要求1所述的提高放大器共模反饋環(huán)路相位裕度的方法，其特征在于 所述輸出級(jí)電路包括晶體管M12、M13，晶體管M12、M13的源極連接電源電壓VDD ； 所述輸出級(jí)電路進(jìn)一步包括晶體管M14、M15，晶體管M14、M15的源極接地。
7.根據(jù)權(quán)利要求1所述的提高放大器共模反饋環(huán)路相位裕度的方法，其特征在于所述共模反饋電路進(jìn)一步包括晶體管M16、M17、M18，晶體管M17、M18分別與晶體管M16 連接；所述晶體管M17連接晶體管M19，晶體管M18連接晶體管M20 ；所述晶體管M16的源極連接電源電壓VDD，晶體管M17的柵極電壓為放大器輸出級(jí)的共 模電壓。
8.—種放大器，其特征在于所述放大器包括輸入級(jí)電路、輸出級(jí)電路、共模反饋電路；所述輸入級(jí)電路、輸出級(jí)電路分別包括若干晶體管；所述共模反饋電路包括兩個(gè)晶體管M19、M20，晶體管M19、M20的源極接地，晶體管M19 或/和晶體管M20的柵極與漏極之間接入電阻。
9.根據(jù)權(quán)利要求8所述的放大器，其特征在于所述晶體管M19連接的電阻的阻值大于等于l/gml9 ；所述晶體管M20連接的電阻的阻值 與M19連接的電阻的阻值相等；其中，gffll9為晶體管M19的跨導(dǎo)。
10.根據(jù)權(quán)利要求8所述的放大器，其特征在于 所述輸入級(jí)電路包括晶體管M1、M2、M3 ；晶體管Ml源極接電源電壓VDD，晶體管M2、M3分別連接放大器的輸入信號(hào)；晶體管M2、M3分別與晶體管Ml連接。
11.根據(jù)權(quán)利要求8所述的放大器，其特征在于所述輸入級(jí)電路進(jìn)一步包括至少三組晶體管M4、M5、M8、M9、M10、Mil ； 所述晶體管M4、M5的源極連接電源電壓VDD，晶體管M10、M11的源極接地； 所述晶體管M4、晶體管M8、晶體管M10依次連接，晶體管M5、晶體管M9、晶體管Mil依 次連接。
12.根據(jù)權(quán)利要求11所述的放大器，其特征在于所述晶體管M4、晶體管M8之間還連接有晶體管M6，晶體管M5、晶體管M9之間還連接有 晶體管M7。
13.根據(jù)權(quán)利要求8所述的放大器，其特征在于所述輸出級(jí)電路包括晶體管M12、M13，晶體管M12、M13的源極連接電源電壓VDD ； 所述輸出級(jí)電路進(jìn)一步包括晶體管M14、M15，晶體管M14、M15的源極接地。
14.根據(jù)權(quán)利要求8所述的放大器，其特征在于所述共模反饋電路進(jìn)一步包括晶體管M16、M17、M18，晶體管M17、M18分別與晶體管M16 連接；所述晶體管M17連接晶體管M19，晶體管M18連接晶體管M20 ；所述晶體管M16的源極連接電源電壓VDD，晶體管M17的柵極電壓為放大器輸出級(jí)的共 模電壓。
15.一種射頻接收芯片，包括依次連接的低噪聲放大器、混頻器、可變放大器、信道選擇 濾波器、可變放大器，其特征在于所述可變放大器采用的放大器包括輸入級(jí)電路、輸出級(jí) 電路、共模反饋電路；所述輸入級(jí)電路、輸出級(jí)電路分別包括若干晶體管；所述共模反饋電路包括兩個(gè)晶體管M19、M20，晶體管M19、M20的源極接地，晶體管M19 或/和晶體管M20的柵極與漏極之間接入電阻。
16.根據(jù)權(quán)利要求15所述的射頻接收芯片，其特征在于所述晶體管M19連接的電阻的阻值大于等于l/gml9 ；所述晶體管M20連接的電阻的阻值 與M19連接的電阻的阻值相等；其中，gffll9為晶體管M19的跨導(dǎo)。
17.根據(jù)權(quán)利要求15所述的射頻接收芯片，其特征在于 所述輸入級(jí)電路包括晶體管M1、M2、M3 ；晶體管Ml源極接電源電壓VDD，晶體管M2、M3分別連接放大器的輸入信號(hào)；晶體管M2、 M3分別與晶體管Ml連接。
18.根據(jù)權(quán)利要求17所述的射頻接收芯片，其特征在于所述輸入級(jí)電路進(jìn)一步包括至少三組晶體管M4、M5、M8、M9、M10、Mil ； 所述晶體管M4、M5的源極連接電源電壓VDD，晶體管M10、M11的源極接地； 所述晶體管M4、晶體管M8、晶體管M10依次連接，晶體管M5、晶體管M9、晶體管Mil依 次連接。
19.根據(jù)權(quán)利要求18所述的射頻接收芯片，其特征在于所述晶體管M4、晶體管M8之間還連接有晶體管M6，晶體管M5、晶體管M9之間還連接有 晶體管M7。
20.根據(jù)權(quán)利要求15所述的射頻接收芯片，其特征在于所述輸出級(jí)電路包括晶體管M12、M13，晶體管M12、M13的源極連接電源電壓VDD ； 所述輸出級(jí)電路進(jìn)一步包括晶體管M14、M15，晶體管M14、M15的源極接地。
21.根據(jù)權(quán)利要求15所述的射頻接收芯片，其特征在于所述共模反饋電路進(jìn)一步包括晶體管M16、M17、M18，晶體管M17、M18分別與晶體管M16 連接；所述晶體管M17連接晶體管M19，晶體管M18連接晶體管M20 ；所述晶體管M16的源極連接電源電壓VDD，晶體管M17的柵極電壓為放大器輸出級(jí)的共 模電壓。
全文摘要
本發(fā)明揭示了一種放大器、提高其共模反饋環(huán)路相位裕度方法，所述放大器包括輸入級(jí)電路、輸出級(jí)電路、共模反饋電路；所述輸入級(jí)電路、輸出級(jí)電路分別包括若干晶體管；所述共模反饋電路包括兩個(gè)晶體管M19、M20，晶體管M19、M20的源極接地，在晶體管M19或/和晶體管M20的柵極與漏極之間接入電阻。本發(fā)明提出的提高其共模反饋環(huán)路相位裕度方法，在共模反饋電路中引入的電阻R提高了共模反饋回路的相位裕度，提高了共模反饋回路的穩(wěn)定性。從另一個(gè)角度來說，采用本方法實(shí)現(xiàn)的運(yùn)算放大器可以在穩(wěn)定的條件下獲得更好的噪聲性能。
文檔編號(hào)H03F3/45GK101951234SQ20101026573
公開日2011年1月19日 申請(qǐng)日期2010年8月26日 優(yōu)先權(quán)日2010年8月26日
發(fā)明者劉桂芝, 吳國平, 姜亞偉, 孫晶, 繆衛(wèi)明, 蔣小強(qiáng), 裘旭亞, 黃年亞 申請(qǐng)人:上海南麟電子有限公司