專利名稱：用于初始化延遲鎖定環(huán)的方法和裝置的制作方法
用于初始化延遲鎖定環(huán)的方法和裝置
背景技術(shù)：
圖1是現(xiàn)有技術(shù)的常規(guī)延遲鎖定環(huán)(DLL) 100的框圖。DLL的主要功能是通過(guò)對(duì)齊 兩個(gè)時(shí)鐘信號(hào)的上升沿而對(duì)這兩個(gè)時(shí)鐘信號(hào)進(jìn)行同步。外部提供的時(shí)鐘信號(hào)CK由時(shí)鐘緩 沖器101進(jìn)行緩沖，以提供基準(zhǔn)時(shí)鐘信號(hào)CKref，該基準(zhǔn)時(shí)鐘信號(hào)CKref耦合至壓控延遲線 (VOTL) 102和相位檢測(cè)器(PD) 104。壓控延遲線102產(chǎn)生DLL輸出時(shí)鐘信號(hào)CKout，該輸出 信號(hào)是Ckref的延遲形式，并通過(guò)被稱作時(shí)鐘樹(shù)的緩沖結(jié)構(gòu)而路由至設(shè)備內(nèi)的各個(gè)電路。反饋時(shí)鐘信號(hào)CKf在時(shí)鐘樹(shù)分支的終端節(jié)點(diǎn)處被抽頭引出，或通過(guò)把輸出時(shí)鐘信 號(hào)CKout施加到時(shí)鐘樹(shù)分支的拷貝即拷貝延遲電路103而獲得，并被反饋至PD 104?？截?延遲電路103還被稱作延遲模型或時(shí)鐘樹(shù)分支拷貝，再現(xiàn)了由時(shí)鐘樹(shù)的多級(jí)緩沖結(jié)構(gòu)所添 加到輸出時(shí)鐘信號(hào)CKout的所有延遲。該延遲包括經(jīng)過(guò)邏輯門和緩沖器的所有傳播延遲， 以及由長(zhǎng)引線的寄生阻抗而引起的延遲。最終同步的反饋時(shí)鐘信號(hào)CKf在時(shí)鐘樹(shù)的每個(gè) 分支的末端輸出。由V⑶L 102產(chǎn)生的延遲是可變的，而且可以通過(guò)施加到V⑶L 102的可 變控制電壓Vc來(lái)控制。DLL使用對(duì)由V⑶L 102產(chǎn)生的延遲的改變能力，通過(guò)把時(shí)鐘信號(hào) (CKref，CKf)的上升沿對(duì)齊，對(duì)基準(zhǔn)時(shí)鐘信號(hào)CKref和反饋時(shí)鐘信號(hào)CKf進(jìn)行同步。相位檢測(cè)器104典型地在UP和DOWN輸出信號(hào)上產(chǎn)生可變寬度的脈沖，取決于基 準(zhǔn)時(shí)鐘信號(hào)CKref和反饋時(shí)鐘信號(hào)CKf之間的相位差。UP和DOWN輸出信號(hào)上的可變寬度 脈沖由電荷泵105和耦合至電荷泵105的輸出端的環(huán)路濾波器106進(jìn)行積分，以便為VCDL 102提供可變的控制電壓Vc。控制電壓Vc確定了由V⑶L 102添加到基準(zhǔn)時(shí)鐘信號(hào)CKref 的延遲，從而對(duì)反饋時(shí)鐘信號(hào)CKf和基準(zhǔn)時(shí)鐘信號(hào)CKref的上升沿進(jìn)行對(duì)齊。同時(shí)，電荷泵 105和環(huán)路濾波器106組成了控制電壓發(fā)生器107。圖2是示出了典型控制電壓Vc與受控延遲之間的特性曲線的圖表。該特性曲線 是非線性的，并且包括平坦區(qū)202、最優(yōu)區(qū)200和陡峭區(qū)204。在平坦區(qū)202中，相對(duì)小的延 遲范圍需要控制電壓Vc發(fā)生寬的變化。在陡峭區(qū)204中，控制電壓Vc的小變化會(huì)提供大的延遲范圍。因此，V⑶L在陡峭 區(qū)204中具有很高的靈敏度，因?yàn)榭刂齐妷篤c上的小噪聲干擾會(huì)導(dǎo)致延遲發(fā)生大的變化， 從而導(dǎo)致時(shí)鐘抖動(dòng)的增加。在這種高靈敏度的情況下，更加難以提供穩(wěn)定、非振蕩的環(huán)路操作。在“最優(yōu)區(qū)” 200中，延遲的變化相對(duì)于控制電壓的變化是適中的。因此，工作在 “最優(yōu)區(qū)”中的DLL 100不會(huì)具有振蕩、漂移或累積噪聲。鎖定點(diǎn)是該特性曲線中能夠鎖定DLL的任意點(diǎn)。該特性曲線上可以存在多個(gè)鎖定 點(diǎn)。工作點(diǎn)是DLL在正常操作期間被鎖定的鎖定點(diǎn)。設(shè)計(jì)DLL時(shí)一個(gè)重要的方面是，在該 特性曲線中選擇正確的工作點(diǎn)，并在上電或復(fù)位后快速地把DLL引入且鎖定至該工作點(diǎn)。 這個(gè)過(guò)程典型地被稱作DLL初始化。適當(dāng)?shù)腄LL初始化確保了良好的DLL性能和穩(wěn)定的鎖定。選擇正確的工作點(diǎn)把控制電壓Vc設(shè)置為與穩(wěn)定工作區(qū)相關(guān)的目標(biāo)電壓電平。 為了確保穩(wěn)定的DLL操作，應(yīng)當(dāng)把DLL初始化為VCDL延遲與控制電壓特性曲線的“最優(yōu)
5區(qū)” 200中的工作點(diǎn)。在DLL已經(jīng)達(dá)到該工作點(diǎn)后，由于工作條件的變化，例如溫度和電源的變化，該工 作點(diǎn)會(huì)發(fā)生移動(dòng)。因此，DLL設(shè)計(jì)中另一個(gè)重要的方面是，在工作條件發(fā)生變化時(shí)，保持工 作點(diǎn)處于延遲與電壓特性曲線上的鎖定點(diǎn)的預(yù)定界限內(nèi)?？刂齐妷篤c的變化被限制為最 多是電源電壓的變化，通?？刂齐妷篤c的變化小于電源電壓的變化。因此，圖2所示的延 遲與控制電壓特性曲線在兩端是不是無(wú)限的，而且當(dāng)工作條件變化時(shí)，工作點(diǎn)可能會(huì)漂移 至該特性曲線的左界限或右界限，而且DLL將最終失去鎖定。如果把DLL初始化為過(guò)于接 近該特性曲線兩端中任一端的工作點(diǎn)，則上述情況出現(xiàn)的概率尤其高。優(yōu)選地把工作點(diǎn)鎖定至該特性曲線左側(cè)的鎖定點(diǎn)，因?yàn)檫@是具有更好抗噪性的區(qū) 域。然而，如果工作點(diǎn)過(guò)于接近該特性曲線的左端，則DLL可能由于工作條件的變化而達(dá)到 該特性曲線的左界限。這種情況在圖3A和3B中示出。圖3A是示出了鎖定點(diǎn)300的圖表，該鎖定點(diǎn)300接近控制電壓與延遲關(guān)系特性曲 線的左端。圖3B是與圖3A中的控制電壓與延遲關(guān)系特性曲線相對(duì)應(yīng)的時(shí)鐘信號(hào)時(shí)序圖。 工作點(diǎn)在額定條件下處于鎖定點(diǎn)300處。需要V⑶L的延遲范圍302對(duì)工作條件的變化進(jìn) 行補(bǔ)償。參考時(shí)鐘信號(hào)時(shí)序圖，反饋時(shí)鐘信號(hào)CKf 304的上升沿漂移與圖3A的圖表所示的 延遲范圍302相對(duì)應(yīng)。延遲范圍302中的最小延遲306超出了 V⑶L所產(chǎn)生的全部延遲范 圍310，如延遲范圍中的間隙308所示。因此，工作點(diǎn)可以移動(dòng)至V⑶L范圍的末端，從而導(dǎo) 致DLL失去鎖定。另一個(gè)潛在的風(fēng)險(xiǎn)是，DLL在啟動(dòng)期間，在不具有搜索方向限制的情況下從該特性 曲線上的隨機(jī)點(diǎn)開(kāi)始搜索鎖定點(diǎn)。由于外部提供的時(shí)鐘信號(hào)CK是自由運(yùn)行的，所以反饋時(shí) 鐘信號(hào)CKf與基準(zhǔn)時(shí)鐘信號(hào)CKref之間的初始相位關(guān)系在復(fù)位或上電后是未知的。此外， 在上電或復(fù)位后，初始DLL未鎖定工作點(diǎn)的位置是未知的，而且可以是該特性曲線上的任 意處。因此，取決于PD 104(圖1)首先檢測(cè)到反饋時(shí)鐘信號(hào)CKf的上升沿還是基準(zhǔn)時(shí)鐘信 號(hào)CKref的上升沿，最初可以增加或減小VCDL延遲。因此，對(duì)VCDL進(jìn)行最初調(diào)整的方向是 不可預(yù)測(cè)的。圖4A是示出了在某個(gè)搜索方向上對(duì)鎖定點(diǎn)進(jìn)行最初搜索的圖表，該搜索導(dǎo)致在 達(dá)到鎖定前碰到V⑶L 102 (圖1)的延遲界限。圖4B是與圖4A所示搜索相對(duì)應(yīng)的時(shí)鐘信 號(hào)時(shí)序圖。對(duì)鎖定點(diǎn)的搜索從隨機(jī)搜索點(diǎn)400開(kāi)始。如果DLL從接近該特性曲線末端的點(diǎn) 啟動(dòng)并朝著該末端前進(jìn)，則在達(dá)到鎖定前可能會(huì)碰到VCDL的延遲界限。在圖4A-4B所示的 示例中，在初始化期間，DLL不可預(yù)測(cè)地向最近的鎖定點(diǎn)402移動(dòng)，而該鎖定點(diǎn)402在V⑶L 之外且不能達(dá)到。例如，這種情形將會(huì)在如下情況時(shí)發(fā)生相位檢測(cè)器104(圖1)最初產(chǎn)生 的UP/DOWN脈沖使DLL 100在最近的鎖定點(diǎn)402的方向上移動(dòng)，該鎖定點(diǎn)402在V⑶L范圍 310之外。DLL中可變的V⑶L延遲范圍也是重要的。通常，計(jì)算可變V⑶L延遲范圍，從而最 小延遲與稍高于DLL規(guī)范所需的時(shí)鐘頻率相對(duì)應(yīng)，而最大延遲與稍低的時(shí)鐘頻率相對(duì)應(yīng)。 計(jì)算可變VCDL延遲，以確保富余(margin)。對(duì)于被設(shè)計(jì)用于在寬的時(shí)鐘頻率范圍上工作 的DLL來(lái)說(shuō)，即當(dāng)時(shí)鐘周期不是常數(shù)值且所有可能值應(yīng)該被相同的VCDL所容納時(shí)，該VCDL 必須產(chǎn)生甚至更寬的延遲范圍。結(jié)果，對(duì)于具有具體頻率的時(shí)鐘信號(hào)，VCDL特性曲線上典 型地存在多個(gè)可能的鎖定點(diǎn)。對(duì)于更高的時(shí)鐘頻率，VCDL可以產(chǎn)生大于時(shí)鐘周期倍數(shù)的延遲。目標(biāo)是鎖定至可確保穩(wěn)定的鎖定條件及較低的輸出時(shí)鐘抖動(dòng)的點(diǎn)。在多數(shù)情況下，選 擇VCDL的延遲范圍，使得DLL特性曲線上可能的鎖定點(diǎn)的數(shù)目大于2，但不超過(guò)大約3至 5。如果存在過(guò)多的鎖定點(diǎn)，則這些鎖定點(diǎn)將會(huì)在該特性曲線上靠近地共存，而且如果受到 噪聲干擾，DLL會(huì)開(kāi)始從一個(gè)鎖定點(diǎn)跳至另一個(gè)鎖定點(diǎn)，從而暫時(shí)失去鎖定。

發(fā)明內(nèi)容
在已知技術(shù)中，用于確保DLL的穩(wěn)定鎖定和良好性能的解決方案包括復(fù)雜的結(jié) 構(gòu)，例如雙環(huán)結(jié)構(gòu)。還使用多相形式的時(shí)鐘信號(hào)，或最簡(jiǎn)單情況下的時(shí)鐘反相。然而，使用 它們是為了使VCDL中的相位抽頭的數(shù)目最小化和/或提供具有更少級(jí)數(shù)的延遲線。相位 抽頭用于增大流水線級(jí)同步的靈活性，但不是為了實(shí)現(xiàn)DLL自身的穩(wěn)定鎖定和穩(wěn)定性能。典型地，DLL的設(shè)計(jì)者不愿花費(fèi)過(guò)多的時(shí)間來(lái)處理這個(gè)初始化的“次要”問(wèn)題，而且 他們相信傳統(tǒng)的“已證實(shí)”的方法。因此，期望提供一種DLL初始化方法，能夠減輕傳統(tǒng)方 法的問(wèn)題。提供了一種用于確保將DLL初始化為正確的工作點(diǎn)的方法和裝置，該工作點(diǎn)不會(huì) 過(guò)于接近延遲與控制電壓關(guān)系特性曲線的任一端。初始化電路迫使DLL總是從與延遲和電 壓關(guān)系特性曲線的一端相對(duì)應(yīng)的初始延遲開(kāi)始搜索鎖定點(diǎn)，并允許DLL僅在一個(gè)方向上改 變受控的延遲，直到達(dá)到最終鎖定。在達(dá)到最終鎖定后，DLL可以根據(jù)需要而增大或減小受 控延遲，從而動(dòng)態(tài)地維持鎖定點(diǎn)。根據(jù)本發(fā)明提供的方法，還迫使DLL跳過(guò)第一鎖定點(diǎn)，而 且通過(guò)對(duì)DLL內(nèi)部時(shí)鐘信號(hào)進(jìn)行移相而使該跳過(guò)過(guò)程更容易和更快。在本發(fā)明的特定實(shí)施例中，DLL從延遲與控制電壓關(guān)系特性曲線上與最小延遲相 對(duì)應(yīng)的端點(diǎn)開(kāi)始搜索鎖定點(diǎn)。在初始化期間，鎖定點(diǎn)的搜索方向被限制為僅增大延遲，即迫 使相位檢測(cè)器僅產(chǎn)生與增大延遲相對(duì)應(yīng)的UP和DOWN信號(hào)的組合，這取決于相位檢測(cè)器的 內(nèi)部結(jié)構(gòu)。DLL增大延遲，直到DLL達(dá)到第一鎖定點(diǎn)。然后，對(duì)延遲的時(shí)鐘信號(hào)進(jìn)行移相。 在一個(gè)實(shí)施例中，將時(shí)鐘信號(hào)反相。這迫使DLL跳過(guò)第一鎖定點(diǎn)，并前進(jìn)至下一個(gè)鎖定點(diǎn)。 作為移相的結(jié)果，相位檢測(cè)器檢測(cè)到其兩個(gè)輸入時(shí)鐘信號(hào)之間的新的相位差，并開(kāi)始再次 產(chǎn)生UP和DOW信號(hào)，直到達(dá)到特性曲線上的工作點(diǎn)。這導(dǎo)致V⑶L延遲時(shí)間的總增大大約 等于一個(gè)完整時(shí)鐘周期的持續(xù)時(shí)間。在達(dá)到工作點(diǎn)后，可以增大或減小延遲變化。在DLL 初始化后，DLL對(duì)輸入時(shí)鐘信號(hào)相位漂移和工作條件變化進(jìn)行補(bǔ)償，從而動(dòng)態(tài)地維持穩(wěn)定的 鎖定。在其他實(shí)施例中，DLL從延遲與控制電壓關(guān)系特性曲線中接近最大延遲的點(diǎn)開(kāi)始 搜索鎖定點(diǎn)。在初始化期間，鎖定點(diǎn)的搜索方向被限制為僅減小延遲，即迫使相位檢測(cè)器僅 產(chǎn)生與減小延遲相對(duì)應(yīng)的UP和DOWN信號(hào)的組合，這取決于相位檢測(cè)器的內(nèi)部結(jié)構(gòu)。這個(gè) 實(shí)施例應(yīng)用于如下情況延遲與控制電壓關(guān)系特性曲線的非線性不如圖2的示例中的非線 性，并具有與邊界控制電壓值相對(duì)應(yīng)的有限最大延遲。換句話說(shuō)，應(yīng)用于VCDL能夠在最小 和最大延遲上良好工作時(shí)，即在兩個(gè)控制電壓邊界值上良好工作時(shí)。在這種情況下，也可以 應(yīng)用VCDL輸出時(shí)鐘反相和移相。延遲鎖定環(huán)包括鎖定檢測(cè)器和與所述鎖定檢測(cè)器的輸出端相連的初始化控制。所 述鎖定檢測(cè)器檢測(cè)與鎖定點(diǎn)的臨近度。所述初始化控制從初始延遲開(kāi)始在一個(gè)方向上改變 延遲。所述初始化控制跳過(guò)第一鎖定點(diǎn)，并在檢測(cè)到與所述第一鎖定點(diǎn)臨近時(shí)繼續(xù)在所述
7同一個(gè)方向上改變所述延遲，以搜索工作點(diǎn)。在檢測(cè)到與所述工作點(diǎn)臨近時(shí)，所述初始化控 制啟用對(duì)所述延遲的增大和減小。所述工作點(diǎn)可以是第二鎖定點(diǎn)。所述鎖定檢測(cè)器可以包括具有不同預(yù)置時(shí)間間隔的多個(gè)級(jí)，每一級(jí)指示具有不同 精確度的鎖定點(diǎn)臨近度。初始化狀態(tài)可以是上電或復(fù)位。通過(guò)對(duì)時(shí)鐘信號(hào)進(jìn)行移相(在最 簡(jiǎn)單的情況下是對(duì)信號(hào)進(jìn)行反相)，跳過(guò)所述第一鎖定點(diǎn)。時(shí)鐘信號(hào)的相位的移動(dòng)量是時(shí)鐘 信號(hào)周期的片段。壓控延遲線抽頭輸出用于對(duì)時(shí)鐘信號(hào)進(jìn)行移相?？梢酝ㄟ^(guò)對(duì)所述延遲鎖 定環(huán)中的內(nèi)部時(shí)鐘信號(hào)執(zhí)行移相，對(duì)所述時(shí)鐘信號(hào)進(jìn)行移相。所述內(nèi)部時(shí)鐘信號(hào)可以是壓 控延遲線輸入時(shí)鐘信號(hào)或壓控延遲線輸出時(shí)鐘信號(hào)。根據(jù)基準(zhǔn)時(shí)鐘和延遲的反饋時(shí)鐘的沿對(duì)齊來(lái)檢測(cè)鎖定點(diǎn)臨近度。通過(guò)施加多個(gè)預(yù) 置時(shí)間間隔中至少一個(gè)來(lái)分析所述臨近度。所述預(yù)置時(shí)間間隔的值可以基于壓控延遲線中 的級(jí)的拷貝，而且可以小于時(shí)鐘周期的四分之一或兩個(gè)相鄰壓控延遲線抽頭輸出之間的延 遲時(shí)間的片段。


根據(jù)下文對(duì)附圖中所示的本發(fā)明的優(yōu)選實(shí)施例進(jìn)行更為具體的描述，本發(fā)明的前 述和其他目標(biāo)、特性和優(yōu)點(diǎn)將會(huì)變得明顯，附圖中相似的附圖標(biāo)記表示相同的部分。附圖不 需按比例繪制，而把重點(diǎn)放在對(duì)本發(fā)明原理的解釋。圖1是現(xiàn)有技術(shù)的常規(guī)延遲鎖定環(huán)(DLL)的框圖；圖2是示出了典型的控制電壓Vc與VCDL延遲之間的關(guān)系的特性曲線的圖表；圖3A是示出了接近控制電壓與延遲關(guān)系特性曲線的左端的鎖定點(diǎn)的圖表；圖3B是與圖3A中的控制電壓與延遲關(guān)系特性曲線相對(duì)應(yīng)的時(shí)鐘信號(hào)圖；圖4A是示出了在某個(gè)搜索方向上對(duì)鎖定點(diǎn)進(jìn)行搜索的圖表，該搜索導(dǎo)致在達(dá)到 鎖定前碰到V⑶L的延遲界限；圖4B是與圖4A所示鎖定點(diǎn)搜索相對(duì)應(yīng)的時(shí)鐘信號(hào)圖；圖5是根據(jù)本發(fā)明原理的延遲鎖定環(huán)(DLL)的實(shí)施例的框圖，包括用于對(duì)DLL進(jìn) 行初始化的DLL初始化控制；圖6A是示出了控制電壓與延遲關(guān)系特性曲線上的初始化過(guò)程的圖表，其中使用 了圖5所示的DLL中的DLL初始化控制；圖6B是與圖6A所示初始化過(guò)程相對(duì)應(yīng)的時(shí)鐘信號(hào)圖；圖7是圖5所示V⑶L的單端實(shí)施例的框圖；圖8是差分端V⑶L的框圖；圖9是鎖定檢測(cè)器的實(shí)施例的示意圖；圖10是示出了圖9所示鎖定檢測(cè)器的一級(jí)中的信號(hào)的時(shí)序圖；圖11是示出了用于對(duì)DLL進(jìn)行初始化的算法的流程圖；以及圖12-15是根據(jù)本發(fā)明原理的包括DLL初始化的DLL的備選實(shí)施例的框圖。
具體實(shí)施例方式下文描述本發(fā)明的優(yōu)選實(shí)施例。在下面的描述中，提出多個(gè)具體細(xì)節(jié)以提供對(duì)本發(fā)明的完整理解。然而，可以理解的是本發(fā)明可以在不具有這些具體細(xì)節(jié)的情況下得以實(shí)踐。在其他實(shí)例中，沒(méi)有詳細(xì)描述 或示出公知結(jié)構(gòu)和/或過(guò)程，以便使本發(fā)明清晰。在描述和附圖中，相似的附圖標(biāo)記表示相 似的結(jié)構(gòu)或過(guò)程。一般地，延遲鎖定環(huán)(DLL)的操作是本領(lǐng)域中公知的，所以不會(huì)做進(jìn)一步 的描述，除非需要對(duì)本發(fā)明的方面進(jìn)行闡述。圖5是根據(jù)本發(fā)明原理的延遲鎖定環(huán)(DLL) 500的實(shí)施例的框圖，包括用于在上電 或復(fù)位后對(duì)DLL 500進(jìn)行初始化的DLL初始化控制112。如同結(jié)合圖1所示現(xiàn)有技術(shù)的DLL 所描述的那樣，DLL 500包括壓控延遲線(V⑶L) 102、相位檢測(cè)器(PD) 104、控制電壓發(fā)生器 107、以及拷貝延遲103。DLL還包括多路復(fù)用器113、鎖定檢測(cè)器111以及用于在上電或復(fù) 位后對(duì)DLL 500進(jìn)行初始化的DLL初始化控制112。把基準(zhǔn)時(shí)鐘信號(hào)CKref耦合至壓控延遲線(V⑶L) 102的輸入端、相位檢測(cè)器 (PD) 104的兩個(gè)輸入端之一、以及鎖定檢測(cè)器111。V⑶L 102產(chǎn)生抽頭相移輸出時(shí)鐘信號(hào) 116，每一個(gè)信號(hào)116都是基準(zhǔn)時(shí)鐘信號(hào)CKref的延遲形式。取決于從DLL初始化控制112 輸出的MX代碼152，通過(guò)多路復(fù)用器113從抽頭V⑶L輸出116中選擇DLL輸出時(shí)鐘信號(hào) CKout0例如，通過(guò)被稱作時(shí)鐘樹(shù)的緩沖結(jié)構(gòu)把輸出時(shí)鐘信號(hào)CKout路由至半導(dǎo)體芯片上的 各個(gè)電路。反饋時(shí)鐘信號(hào)CKf是基準(zhǔn)時(shí)鐘信號(hào)CKref被V⑶L 102和拷貝延遲電路103延遲 后的信號(hào)。反饋時(shí)鐘信號(hào)CKf在時(shí)鐘樹(shù)分支的終端節(jié)點(diǎn)上抽頭。備選地，可以通過(guò)把輸出 時(shí)鐘信號(hào)CKout施加到時(shí)鐘樹(shù)分支的拷貝，這里是指拷貝延遲電路103，而獲得反饋時(shí)鐘信 號(hào)CKf。反饋時(shí)鐘信號(hào)CKf被反饋至PD 104和鎖定檢測(cè)器111?？截愌舆t電路103還被稱 作延遲模型或時(shí)鐘樹(shù)分支拷貝，再現(xiàn)由時(shí)鐘樹(shù)的多級(jí)緩沖結(jié)構(gòu)添加到CKout信號(hào)的所有延 遲。該延遲包括經(jīng)過(guò)邏輯門和緩沖器的所有傳播延遲，以及由長(zhǎng)引線的寄生阻抗而引起的 延遲。反饋時(shí)鐘信號(hào)CKf復(fù)制了時(shí)鐘樹(shù)分支的終端節(jié)點(diǎn)處的時(shí)鐘信號(hào)。例如，在半導(dǎo)體芯 片中，終端節(jié)點(diǎn)處的時(shí)鐘信號(hào)被施加到同步模塊的時(shí)鐘輸入端，而且這些時(shí)鐘信號(hào)通常與 基準(zhǔn)時(shí)鐘信號(hào)CKref同步。把DLL輸入或基準(zhǔn)時(shí)鐘信號(hào)CKref耦合至V⑶L 102。V⑶L 102包括具有可變延 遲的類似緩沖器鏈。該鏈可以包含幾十個(gè)或甚至幾百個(gè)緩沖器。V⑶L 102所產(chǎn)生的延遲是 可變的，而且可以通過(guò)可變控制電壓Vc來(lái)控制，其中可變控制電壓Vc通過(guò)控制電壓發(fā)生器 107而施加到V⑶L102中的每一個(gè)緩沖器。在初始化過(guò)程開(kāi)始時(shí)，把控制電壓Vc設(shè)置為邊界電壓電平(端點(diǎn))，即設(shè)置為 V⑶L 102的延遲被設(shè)置為最小延遲處的電壓電平。例如，該邊界電壓電平可以是電源電壓 或地。把DLL初始化控制112所產(chǎn)生的RST信號(hào)耦合至控制電壓發(fā)生器107以設(shè)置初始控 制電壓Vc。例如，可以通過(guò)單晶體管開(kāi)關(guān)把Vc節(jié)點(diǎn)與電源節(jié)點(diǎn)(干線)或地短路而執(zhí)行對(duì) 初始控制電壓Vc的設(shè)置。相位檢測(cè)器104產(chǎn)生UP和DOWN輸出信號(hào)上的可變寬度脈沖，取決于基準(zhǔn)時(shí)鐘信 號(hào)CKref與反饋時(shí)鐘信號(hào)CKf之間的相位差。把這兩個(gè)時(shí)鐘信號(hào)耦合至相位檢測(cè)器104的 輸入端。來(lái)自相位檢測(cè)器104的UP和DOWN輸出信號(hào)上的可變寬度脈沖由控制電壓發(fā)生 器107進(jìn)行積分，以提供直流(DC)模式控制電壓Vc。在一個(gè)實(shí)施例中，正如結(jié)合圖1中的 DLL100而描述的那樣，控制電壓發(fā)生器107可以包括電荷泵105和環(huán)路濾波器106?？刂?電壓發(fā)生器107通過(guò)應(yīng)用本領(lǐng)域技術(shù)人員所公知的濾波和電壓電平移位操作，對(duì)PD輸出信號(hào)(UP、DOWN)進(jìn)行積分。稍后結(jié)合圖7和8來(lái)描述V⑶L的實(shí)施例。待審美國(guó)專利申請(qǐng)“HighOutput Impedance Charge Pump forPLL/DLL”， Di et er Haerl e (美國(guó)專利申請(qǐng)No. 60/528，958)中描述了控制電壓發(fā)生器中的 電荷泵的實(shí)施例，將其全體內(nèi)容在此引入作為參考。電荷泵的另一個(gè)示例可以在“A 2-1600MHz 1. 2-2. 5V CMOS ClockRecovery PLL with Feedback Phase-Selection and AveragingPhase-Interpolation for Jitter Reduction，，，Patrik Larsson, 1999IEEE ISSCCjWA 20. 6，0-7803-5129-0/99，F(xiàn)ig. 20. 6. 3中找到，將其全體內(nèi)容在此引入作為參考。相位檢測(cè)器104可以是產(chǎn)生如下輸出信號(hào)(UP、D0WN)的任意相位檢測(cè)器該輸出 信號(hào)(UP、D0WN)在電特性(例如電壓電平或脈寬)上與施加到輸入端的時(shí)鐘信號(hào)(CKref、 CKf)之間的相位差成比例。相位檢測(cè)器是本領(lǐng)域技術(shù)人員所公知的，而且不在本發(fā)明的范 圍之內(nèi) ° "An All-Analog Multiphase Delay-Locked Loop Using a ReplicaDelay Line for Wide Range Operat ion and Low-Jitter Performance，，, Yongsam Moon et al. , JSSC Vol. 35，No. 3，March 2000，pp 377-384中描述了相位檢測(cè)器的示例，將其全體內(nèi)容在此引 入作為參考。DLL 100使用對(duì)V⑶L 102產(chǎn)生的延遲進(jìn)行改變的能力，通過(guò)把基準(zhǔn)時(shí)鐘信號(hào) CKref和反饋時(shí)鐘信號(hào)CKf各自的上升沿進(jìn)行對(duì)齊，從而對(duì)這兩個(gè)信號(hào)進(jìn)行同步?？刂齐妷?Vc確定了將由V⑶L 102添加到基準(zhǔn)時(shí)鐘信號(hào)CKref的延遲，以對(duì)齊反饋時(shí)鐘信號(hào)CKf和基 準(zhǔn)時(shí)鐘信號(hào)CKref的上升沿。還把基準(zhǔn)時(shí)鐘信號(hào)CKref和反饋時(shí)鐘信號(hào)CKf耦合至鎖定檢測(cè)器111的輸入端。 鎖定檢測(cè)器111對(duì)輸入時(shí)鐘信號(hào)(CKrefCKf)的上升沿的相互定位進(jìn)行估計(jì)，并產(chǎn)生LOCK 指示信號(hào)154，該信號(hào)指示所述兩個(gè)時(shí)鐘信號(hào)的上升沿之間的定時(shí)差。LOCK指示信號(hào)154 可以是單比特信號(hào)或多比特代碼。稍后結(jié)合圖9來(lái)討論鎖定檢測(cè)器111的實(shí)施例的內(nèi)部結(jié) 構(gòu)和操作。多路復(fù)用器113是本領(lǐng)域中已知的任意適合類型的多路復(fù)用器，它根據(jù)多比特代 碼(MX 152)的值選擇多個(gè)輸入信號(hào)(本說(shuō)明書(shū)中為抽頭V⑶L輸出116)之一傳輸至多路 復(fù)用器113的單一輸出端(本說(shuō)明書(shū)中為Ckout)。稍后結(jié)合圖7和8來(lái)描述抽頭VCDL輸
出οDLL初始化控制112管理初始化過(guò)程，并負(fù)責(zé)維持初始化過(guò)程的適當(dāng)順序。DLL初 始化控制112還根據(jù)從鎖定檢測(cè)器111接收到的LOCK指示信號(hào)154而選擇代碼(MX 152) 和信號(hào)(HLD、RST)的適當(dāng)值。在上電或復(fù)位后，DLL初始化控制112斷言RST信號(hào)以復(fù)位鎖定檢測(cè)器111和控 制電壓發(fā)生器107。把從控制電壓發(fā)生器107輸出的控制電壓Vc設(shè)置為提供最小V⑶L延 遲的電壓電平。DLL初始化控制112還斷言被耦合至相位檢測(cè)器104的HLD信號(hào)。在斷言 HLD信號(hào)時(shí)，相位檢測(cè)器104只可以通過(guò)產(chǎn)生適當(dāng)?shù)腢P/D0WN信號(hào)而增加V⑶L 102的延遲。 在根據(jù)鎖定指示信號(hào)154的狀態(tài)而檢測(cè)出工作點(diǎn)與第一鎖定點(diǎn)接近時(shí)，DLL初始化控制單 元112輸出適當(dāng)?shù)腗X代碼152，以切換輸出時(shí)鐘信號(hào)CKout的相位。在相位被切換后，相位 檢測(cè)器104通過(guò)產(chǎn)生適當(dāng)?shù)腢P/D0WN信號(hào)來(lái)修改控制電壓Vc，從而繼續(xù)增大V⑶L延遲，直 到達(dá)到由鎖定指示信號(hào)154所指示的下一個(gè)鎖定點(diǎn)為止。多路復(fù)用器113具有多個(gè)輸入端和單一輸出端。MX代碼152選擇抽頭V⑶L輸出
10信號(hào)之一以傳遞至單一輸出端。一次僅有一個(gè)抽頭VCDL輸出信號(hào)能夠被傳遞至多路復(fù)用 器的輸出端，該信號(hào)與MX代碼的當(dāng)前值相對(duì)應(yīng)。相鄰抽頭VCDL輸出之間存在有限數(shù)目的 延遲級(jí)，因此，多個(gè)抽頭VCDL輸出創(chuàng)建了 “相位柵格”，其中兩個(gè)相鄰抽頭信號(hào)之間的相位 差相對(duì)較小，是時(shí)鐘信號(hào)周期的片段。在相鄰抽頭之間的小相位差的情況下，必須跳過(guò)相對(duì) 大數(shù)目的抽頭，以產(chǎn)生更大的相移。因此，如果多路復(fù)用器的輸出端所需的相移接近180度 (大跳)，則使用抽頭VCDL信號(hào)的補(bǔ)碼(complement)，并且如果需要的話，然后使用抽頭之 間的小相位差(較小的跳)執(zhí)行更加精確的調(diào)整。在達(dá)到下一鎖定點(diǎn)后，初始化過(guò)程完成。DLL初始化單元112去斷言HLD信號(hào)，而 且相位檢測(cè)器104可以在DLL的正常操作期間增大或減小V⑶L 102的延遲。因此，DLL初始化控制單元112控制初始化過(guò)程，使得V⑶L延遲以最小延遲開(kāi)始， 該延遲增大至第一鎖定點(diǎn)，跳過(guò)第一鎖定點(diǎn)并進(jìn)一步增大延遲，直到DLL 500被鎖定至第 二鎖定點(diǎn)。稍后結(jié)合圖11來(lái)討論DLL初始化控制單元112的更多操作細(xì)節(jié)。圖6A是示出了控制電壓與延遲關(guān)系特性曲線上的初始化過(guò)程的圖表，其中使用 了圖5所示的DLL 500。圖6B是與圖6A中特性曲線所示初始化過(guò)程相對(duì)應(yīng)的時(shí)鐘信號(hào)圖。 結(jié)合圖5來(lái)描述圖6A和6B。最初把控制電壓Vc復(fù)位至邊界電壓電平，即復(fù)位至與V⑶L 102所產(chǎn)生的最小延 遲相對(duì)應(yīng)的電壓。例如，邊界電壓電平可以是電源電壓或地。在復(fù)位或上電后，由于控制電壓Vc根據(jù)從PD 104輸出的UP/DOWN信號(hào)而增大，所 以壓控延遲線(VOTL) 102從圖6A所示的最小延遲點(diǎn)602 (延遲與控制電壓關(guān)系特性曲線上 最左邊的點(diǎn))開(kāi)始沿方向600增大延遲。在初始化過(guò)程開(kāi)始時(shí)，鎖定檢測(cè)器111對(duì)兩個(gè)時(shí)鐘信號(hào)(CKref、CKf)的上升沿的 相對(duì)位置進(jìn)行估計(jì)。根據(jù)這個(gè)估計(jì)，鎖定檢測(cè)器111產(chǎn)生LOCK信號(hào)154，該信號(hào)指示兩個(gè)時(shí) 鐘信號(hào)上升沿的臨近度。在一個(gè)實(shí)施例中，LOCK信號(hào)154是多比特代碼。LOCK信號(hào)由DLL 初始化控制單元112所接收。DLL初始化控制單元112根據(jù)LOCK信號(hào)154的值而產(chǎn)生多比 特輸出選擇代碼MX 152。輸出選擇代碼MX 152用于選擇從V⑶L 102接收到的抽頭相移輸 出信號(hào)116之一。從最小延遲點(diǎn)602開(kāi)始，在一個(gè)方向上逐漸增大通過(guò)V⑶L 102的延遲。在初始化 期間，對(duì)從DLL初始化控制單元112輸出、并被耦合至PD 104的HLD信號(hào)進(jìn)行斷言，從而保 持PD 104處于初始化狀態(tài)。在初始化狀態(tài)中，PD僅產(chǎn)生UP或DOWN信號(hào)，從而僅通過(guò)適當(dāng) 修改控制電壓Vc而增大VCDL延遲。初始化過(guò)程繼續(xù)進(jìn)行，直到以預(yù)置的臨近度將基準(zhǔn)時(shí) 鐘信號(hào)CKref和反饋時(shí)鐘信號(hào)CKf的上升沿對(duì)齊。該臨近度被設(shè)置為大致上小于基準(zhǔn)時(shí)鐘 信號(hào)CKref的半個(gè)周期。在檢測(cè)到基準(zhǔn)時(shí)鐘信號(hào)CKref和反饋時(shí)鐘信號(hào)CKf的上升沿以所選的臨近度而 對(duì)齊后，通過(guò)適當(dāng)?shù)剡x擇輸出選擇代碼MX 152，DLL初始化控制單元112對(duì)輸出時(shí)鐘信號(hào) CKout進(jìn)行反相(即針對(duì)50%占空比的時(shí)鐘信號(hào)是移相180度)。因此，跳過(guò)了第一鎖定點(diǎn) 604。受DLL初始化控制單元112控制的HLD信號(hào)繼續(xù)保持PD 104處于初始化狀態(tài)，導(dǎo)致 繼續(xù)增大V⑶L延遲。在已經(jīng)跳過(guò)第一鎖定點(diǎn)604后，DLL 500通過(guò)逐漸增大控制電壓Vc而繼續(xù)增大延 遲，直到完成把基準(zhǔn)時(shí)鐘信號(hào)CKref和反饋時(shí)鐘信號(hào)CKf的上升沿精確地對(duì)齊。該精確對(duì)齊由LOCK信號(hào)154來(lái)指示，或由PD 104的UP和DOWN輸出信號(hào)的狀態(tài)來(lái)指示。如果PD 104 用作前一句所述初始化過(guò)程中的精確對(duì)齊指示設(shè)備，PD 104可以具有專門用于初始化且不 耦合至控制電壓發(fā)生器107的輸入端的分離的UP和DOWN輸出對(duì)。取決于PD 104的方案， 這可能是必需的，因?yàn)榕c控制電壓發(fā)生器107的輸入端相連的UP和DOWN輸出可能在初始 化期間被禁用。在達(dá)到第二鎖定點(diǎn)606后，HLD信號(hào)的狀態(tài)被切換至去斷言，從而允許PD 104的 正常操作。然后，允許DLL 500根據(jù)需要而增大或減小V⑶L延遲。通過(guò)釋放PD 104，初始 化過(guò)程終止，且DLL的正常操作得以啟用。在一個(gè)實(shí)施例中，鎖定指示信號(hào)154是多比特鎖定代碼。多比特LOCK代碼154允 許DLL 500通過(guò)選擇與期望的鎖定點(diǎn)606相對(duì)應(yīng)的抽頭V⑶L輸出116而快速地向期望的 鎖定點(diǎn)移動(dòng)。這允許快速地達(dá)到第二(期望的)鎖定點(diǎn)606，而不需要等待控制電壓Vc逐 步改變。在備選實(shí)施例中，LOCK信號(hào)154是單一比特。圖7是圖5所示V⑶L 102的單端實(shí)施例的框圖。V⑶L 102包括串聯(lián)的多個(gè)單端 緩沖器115，從而提供了延遲線。每一個(gè)緩沖器115具有單端輸入和單端輸出。V⑶L 102 中一個(gè)緩沖器115的單端輸出被耦合至后續(xù)緩沖器的單端輸入?？刂齐妷篤c直接提供給 每一個(gè)緩沖器115，并確定由每一個(gè)緩沖器所產(chǎn)生的延遲時(shí)間。為了簡(jiǎn)便起見(jiàn)，圖7中未示 出控制電壓Vc與每一個(gè)緩沖器115的連接。在這個(gè)實(shí)施例中，V⑶L輸出信號(hào)117也是單 端的。反相的(對(duì)于50%占空比的時(shí)鐘，移相180度)V⑶L輸出信號(hào)117’通過(guò)反相器109 的輸出端提供，而反相器109的輸入端耦合至VCDL輸出信號(hào)117。通過(guò)緩沖器組114的抽頭輸出來(lái)獲得適度延遲的基準(zhǔn)時(shí)鐘信號(hào)CKref。多個(gè)抽頭 116組成了圖5所示的抽頭V⑶L輸出116。每一個(gè)抽頭116是延遲的或移相的基準(zhǔn)時(shí)鐘信 號(hào)CKref。在本發(fā)明的不同實(shí)施例中，VCDL 102可以輸出多個(gè)抽頭輸出116或單一的輸出 信號(hào)117，具有或不具有其相應(yīng)的補(bǔ)碼117’。圖8是V⑶L 102的差分端實(shí)施例的框圖。在這個(gè)實(shí)施例中，V⑶L102包括受控制 電壓Vc控制的多個(gè)差分緩沖器115a，其中控制電壓Vc耦合至每一個(gè)差分緩沖器115a(為 了簡(jiǎn)便起見(jiàn)未示出)。差分緩沖器115a是串聯(lián)的。在這個(gè)實(shí)施例中，差分緩沖器115a具有 差分輸入端和差分輸出端。第一緩沖器115b具有用于接收單端基準(zhǔn)時(shí)鐘信號(hào)CKref的單 端輸入端和差分輸出端。V⑶L 102的差分端實(shí)施例趨于獲得比V⑶L的單端實(shí)施例更好的 抗噪性。此外，VCDL輸出117a和每個(gè)抽頭輸出116a具有信號(hào)及其補(bǔ)碼。利用所提供的每 一個(gè)抽頭輸出信號(hào)的補(bǔ)碼，不需要圖7中的單端實(shí)施例所示的反相器109。VCDL 102可以 具有多個(gè)抽頭差分輸出端116a，或具有單一的差分輸出端117a。圖9是鎖定檢測(cè)器111的實(shí)施例的示意圖。鎖定檢測(cè)器111提供了鎖定指示信號(hào) (LC) 154，該信號(hào)基于基準(zhǔn)時(shí)鐘信號(hào)CKref和反饋時(shí)鐘信號(hào)CKf之間的相位差而指示DLL與 鎖定點(diǎn)的接近程度。鎖定檢測(cè)器111中的每一級(jí)118在輸入端接收兩個(gè)時(shí)鐘信號(hào)(CKref、 CKf)，并輸出單比特LOCK信號(hào)(LC)，該信號(hào)指示每一級(jí)118的輸入時(shí)鐘信號(hào)之一的上升沿 與其另一輸入時(shí)鐘信號(hào)的上升沿之間的時(shí)間差。每一級(jí)118是自包含(self-containing)單元，它包括兩個(gè)觸發(fā)器119a、119b以 及三個(gè)延遲線122a、122b、122c。延遲線122a、122b、122c中的每一個(gè)具有嵌入在該延遲線 中的各自的延遲時(shí)間間隔(T1、T2)。在最簡(jiǎn)單的實(shí)施方式中，鎖定檢測(cè)器111具有輸出單比特鎖定指示信號(hào)的單一級(jí)118。圖10是示出了圖9所示鎖定檢測(cè)器111的一級(jí)中的信號(hào)的時(shí)序圖。圖10結(jié)合圖 9 一同使用，以解釋鎖定檢測(cè)器111的操作。假定基準(zhǔn)時(shí)鐘信號(hào)CKref的上升沿位置和延遲 的基準(zhǔn)時(shí)鐘信號(hào)CKref_del的上升沿位置是穩(wěn)定的。該時(shí)序圖示出了反饋時(shí)鐘信號(hào)CKf的 上升沿從左向右的移動(dòng)，從“早”(’ E’ )位置移動(dòng)到“晚”(’ L’ )位置。E位置在基準(zhǔn)時(shí)鐘 信號(hào)CKref的上升沿之前，而L位置在延遲的基準(zhǔn)時(shí)鐘信號(hào)CKref_del的上升沿之后。參考圖9，在每一級(jí)118中，級(jí)118的輸入時(shí)鐘信號(hào)CKref由具有延遲時(shí)間Tl的延 遲線122c進(jìn)行延遲。延遲的輸入時(shí)鐘信號(hào)CKref_del被耦合至觸發(fā)器119a、119b的“D” 輸入端。觸發(fā)器119a的時(shí)鐘輸入端耦合至反饋時(shí)鐘信號(hào)CKf。觸發(fā)器119b的時(shí)鐘輸入端 耦合至延遲的反饋時(shí)鐘信號(hào)CKf_del，該信號(hào)已通過(guò)具有延遲時(shí)間間隔Tl的延遲線122a和 具有延遲時(shí)間間隔T2的延遲線122b而被延遲。延遲線122a、122b是串聯(lián)的。延遲時(shí)間間隔Tl和T2被嵌入延遲線122a_c，而且可以是相同或不同的值。取決 于應(yīng)用，還可以修改延遲時(shí)間間隔。一般地，鎖定檢測(cè)器111包括具有與圖9所述類似結(jié)構(gòu) 的多個(gè)級(jí)118。然而，對(duì)于不同的實(shí)施方式，級(jí)118可以在嵌入延遲線122a-c的Tl和T2延 遲值方面不同。Tl和T2的優(yōu)選值是基準(zhǔn)和反饋時(shí)鐘信號(hào)(CKrefCKf)的周期的片段，該 片段小于最高時(shí)鐘信號(hào)頻率上的時(shí)鐘周期的四分之一。在一些實(shí)施例中，該延遲時(shí)間間隔 小于兩個(gè)相鄰V⑶L抽頭116、116a之間的延遲時(shí)間的一半。對(duì)于其他實(shí)施例，延遲時(shí)間間 隔稍大于兩個(gè)相鄰V⑶L抽頭116、116a之間的延遲時(shí)間的一半。在所示實(shí)施例中，延遲時(shí)間間隔Tl和T2是不同的。如果期望在初始化期間反饋 時(shí)鐘信號(hào)CKf的上升沿從一側(cè)(例如圖6的時(shí)序圖中的左側(cè))“逼近”基準(zhǔn)時(shí)鐘信號(hào)CKref 的上升沿，則延遲時(shí)間間隔T2“打開(kāi)鎖定窗口”且延遲時(shí)間間隔Tl構(gòu)成鎖定檢測(cè)器的富余。 通常，Tl和T2是不同的值。典型地，在這個(gè)示例中，選擇延遲時(shí)間間隔Tl小于延遲時(shí)間間 隔T2，以確保用于指示鎖定點(diǎn)正在逼近的“早警告”，并確保對(duì)鎖定點(diǎn)另一側(cè)更緊密的控制。典型地，延遲時(shí)間間隔(Tl、T2)較短，因?yàn)樾枰紦?jù)大量的硅面積開(kāi)銷以獲得更 長(zhǎng)的延遲。然而，延遲時(shí)間間隔不能過(guò)短，因?yàn)長(zhǎng)C信號(hào)154需要在V⑶L延遲由DLL 500進(jìn) 行調(diào)整時(shí)的多個(gè)時(shí)鐘周期中保持穩(wěn)定。參考圖9的示意圖，當(dāng)反饋時(shí)鐘信號(hào)CKf的上升沿處于‘ ”位置時(shí)，反饋時(shí)鐘信號(hào) CKf的上升沿關(guān)于基準(zhǔn)時(shí)鐘信號(hào)CKref是早的。LC信號(hào)154是‘0’，因?yàn)榉聪嗥?20的輸出 端上的ER信號(hào)是‘1，且觸發(fā)器119b的Q輸出端上的LT信號(hào)是‘0’。AND邏輯門121把ER和LT信號(hào)進(jìn)行組合，以在輸出端提供LC信號(hào)。LT信號(hào)上的 ‘0’和ER信號(hào)上的‘1’的組合導(dǎo)致AND邏輯門121的輸出端處LC信號(hào)上的‘0’。當(dāng)V⑶L延遲增大時(shí)，反饋時(shí)鐘信號(hào)CKf的上升沿向右移動(dòng)并達(dá)到“i”位置。LC信 號(hào)切換至‘1’，因?yàn)椤瓻R’信號(hào)和‘LT’信號(hào)均為‘1’。參考該示意圖，延遲的反饋時(shí)鐘信號(hào)CKf_del也達(dá)到其相應(yīng)的“i”位置。在延遲 的反饋時(shí)鐘信號(hào)CKf_del的上升沿處，延遲的基準(zhǔn)時(shí)鐘信號(hào)CKref_del是‘1’，而且觸發(fā)器 的D輸入端上的‘1，被鎖存至觸發(fā)器119b的Q輸出端。LT信號(hào)上的‘1，和ER信號(hào)上的 ‘1，的組合導(dǎo)致AND邏輯門121，的輸出端處LC信號(hào)上的‘1，。LC信號(hào)維持為‘1’的同時(shí)，反饋時(shí)鐘信號(hào)CKf的上升沿的位置繼續(xù)向圖10的示例 中的右側(cè)移動(dòng)，直到該上升沿達(dá)到“ii”位置。在‘ii’位置，延遲的基準(zhǔn)時(shí)鐘信號(hào)CKref_
13del是‘1’，因?yàn)橛|發(fā)器119a的D輸入端是‘ 1’，反饋時(shí)鐘信號(hào)CKf的下一個(gè)上升沿把‘1’ 定時(shí)至觸發(fā)器119a的Q輸出端，而且反相器120輸出端上的ER信號(hào)切換至‘0’。LT信號(hào) 上的‘1，和ER信號(hào)上的‘0，的組合導(dǎo)致AND邏輯門121，的輸出端處LC信號(hào)上的‘1，。LC信號(hào)的狀態(tài)提供了對(duì)反饋時(shí)鐘信號(hào)CKf的上升沿與基準(zhǔn)時(shí)鐘信號(hào)CKref的上升 沿之間的時(shí)間的指示。在反饋時(shí)鐘信號(hào)CKf的上升沿與CKref時(shí)鐘信號(hào)的上升沿的距離處 于時(shí)間T2和Tl內(nèi)時(shí)，即在位置(i)和(ii)之間時(shí)，LC信號(hào)維持‘1’。如果多個(gè)級(jí)118包括在鎖定檢測(cè)器111中，且每一級(jí)從V⑶L 102接收相同的反饋 時(shí)鐘信號(hào)CKf和基準(zhǔn)時(shí)鐘信號(hào)CKref的不同抽頭116，則可以容易地識(shí)別上升沿與反饋時(shí)鐘 信號(hào)CKf的上升沿最接近的基準(zhǔn)時(shí)鐘信號(hào)CKref的抽頭。一種方法是，使DLL繼續(xù)推進(jìn)反 饋信號(hào)CKf的上升沿，即通過(guò)逐步改變控制電壓Vc的值而增大V⑶L延遲，并監(jiān)測(cè)多個(gè)LC 信號(hào)中哪個(gè)信號(hào)切換至‘1’。另一種方法是，直接監(jiān)測(cè)ER和LT信號(hào)而不是LC信號(hào)。ER和LT信號(hào)的組合提供了 4種可能的狀態(tài)(00、01、10和11)。當(dāng)反饋時(shí)鐘信號(hào)CKf的上升沿比基準(zhǔn)時(shí)鐘信號(hào)CKref的 上升沿早到的時(shí)間大于T2，該狀態(tài)為‘10’(ER信號(hào)是‘1’且LT信號(hào)是‘0’)。當(dāng)反饋時(shí)鐘 信號(hào)CKf的上升沿比基準(zhǔn)時(shí)鐘信號(hào)CKref的上升沿晚到的時(shí)間大于Tl，該狀態(tài)為‘01’ (ER 信號(hào)是‘0’且LT信號(hào)是‘1’)。因此，如果反饋時(shí)鐘信號(hào)CKf的上升沿比序號(hào)為“N”的V⑶L 抽頭116、116a上的基準(zhǔn)時(shí)鐘信號(hào)CKref的上升沿要晚，但反饋時(shí)鐘信號(hào)CKf的上升沿比序 號(hào)為“N+1”的抽頭116、116a上的基準(zhǔn)時(shí)鐘信號(hào)CKref的上升沿要早，那么抽頭“N”上的狀 態(tài)(ER和LT信號(hào)的組合)是“11”或“01”，而抽頭“N+1”上的狀態(tài)(ER和LT信號(hào)的組合) 是“ 10”或“ 11 ”。如果值Tl和T2都被選為相鄰抽頭之間的時(shí)間延遲的小部分，例如，兩個(gè) 相鄰抽頭N、N+1之間的時(shí)間延遲的十分之一，那么“11”的組合不會(huì)同時(shí)出現(xiàn)在兩個(gè)相鄰的 抽頭上，而且容易看出的是鎖定點(diǎn)(狀態(tài)‘11’ )處于這兩個(gè)抽頭之間。僅使用從每一級(jí)118輸出的單一 LC信號(hào)的方法比使用ER和LT信號(hào)的方法的實(shí) 現(xiàn)更為簡(jiǎn)單。然而，使用ER和LT信號(hào)組合的方法是使DLL達(dá)到鎖定點(diǎn)的更快的方法。本 領(lǐng)域技術(shù)人員可以理解，在備選實(shí)施例中，所有三個(gè)信號(hào)LC、LT和ER的組合也可以用于對(duì) DLL工作點(diǎn)進(jìn)行初始化?；氐綀D5，DLL初始化控制112控制初始化過(guò)程。初始化控制112是狀態(tài)機(jī)。該過(guò) 程包括在DLL初始化過(guò)程期間為所施加的信號(hào)(RST、HLD、MX)選擇正確的值。本領(lǐng)域技術(shù) 人員可以理解，存在多種方式來(lái)實(shí)現(xiàn)或合成狀態(tài)機(jī)。因此，對(duì)用于合成具有期望的DLL初始 化控制112的功能的狀態(tài)機(jī)的算法進(jìn)行描述，而不描述DLL初始化控制自身的內(nèi)部結(jié)構(gòu)的 示意圖或元件。還要注意的是，這里討論的且在圖11中所示的算法不是可用于實(shí)現(xiàn)初始化 過(guò)程的唯一邏輯方案。步驟的次序可以改變，而且可以增加、去除或修改步驟。圖11是示出了 DLL初始化控制112中實(shí)現(xiàn)的DLL初始化過(guò)程的流程圖。每當(dāng)發(fā) 生上電或系統(tǒng)復(fù)位時(shí)，開(kāi)始DLL初始化過(guò)程。結(jié)合圖9和圖5來(lái)描述圖11。在步驟200，參考圖5，把系統(tǒng)復(fù)位信號(hào)(為了簡(jiǎn)便起見(jiàn)未示出)耦合至DLL 500 和DLL 500內(nèi)的各個(gè)模塊。把RST信號(hào)輸入鎖定檢測(cè)器111和控制電壓發(fā)生器107。如果 需要，RST信號(hào)對(duì)鎖定檢測(cè)器111進(jìn)行復(fù)位。例如，當(dāng)把復(fù)位信號(hào)耦合至觸發(fā)器119a、119b 的清除輸入端時(shí)，通過(guò)對(duì)圖9所示的觸發(fā)器119a、119b進(jìn)行清除以使每一個(gè)觸發(fā)器的各個(gè)Q 輸出端被設(shè)置為‘0’，從而對(duì)鎖定檢測(cè)器111進(jìn)行復(fù)位。復(fù)位信號(hào)還把控制電壓節(jié)點(diǎn)Vc放電至邊界值，即產(chǎn)生最小延遲的值。復(fù)位信號(hào)還斷言HLD信號(hào)為“保持”模式，設(shè)置MX控制 代碼152的初始值，并設(shè)置被搜索的鎖定點(diǎn)的期望臨近度。在上電時(shí)，把MX代碼值152設(shè)置為初始值，從而選擇具有最小相移的V⑶L抽頭輸 出116或116a(圖7和8所示的最左側(cè)的抽頭輸出(相位1))。通過(guò)選擇鎖定檢測(cè)器111 而不是PD 104作為用于估計(jì)時(shí)鐘信號(hào)(CKref、CKf)上升沿的臨近度的設(shè)備，對(duì)期望的鎖定 臨近度進(jìn)行設(shè)置。在上電時(shí)來(lái)自DLL初始化控制112的MX輸出152的值取決于實(shí)施方式而不同。MX 輸出152可以是單比特或多比特。在圖5所示的實(shí)施例中，MX是多比特代碼。稍后討論單 比特和多比特的實(shí)施方式。當(dāng)把HLD信號(hào)設(shè)置為“保持”時(shí)，PD 104處于“保持模式”且PD 104控制UP和DOWN輸出信號(hào)，從而V⑶L 102的延遲僅能夠增大。當(dāng)PD 104處于“保持模 式”時(shí)，其分離的專用輸出信號(hào)仍能夠用于以更高的精確度測(cè)量輸入時(shí)鐘信號(hào)(CKref、CKf) 上升沿的臨近度。即使是最精確的相位檢測(cè)器，也只能以特定的有限精確度進(jìn)行邊沿對(duì)齊。這個(gè)精 確度尤其確定了 DLL時(shí)鐘對(duì)齊的精確度。例如，如果PD誤差是20ps且DLL處于穩(wěn)定鎖定， 且排除其他因素，則時(shí)鐘邊沿彼此處于20ps內(nèi)。因此，當(dāng)時(shí)鐘邊沿之間的時(shí)間差為20ps或 更小時(shí)，PD輸出信號(hào)指示時(shí)鐘邊沿對(duì)齊。DLL的初始化以最小V⑶L 102延遲開(kāi)始，而且延遲只能增大。回到圖11，在步驟 202，時(shí)鐘(CKrefCKf)前進(jìn)1個(gè)周期，(即一個(gè)時(shí)鐘周期)，如之前討論的，通過(guò)鎖定檢測(cè)器 和/或PD 104來(lái)測(cè)量各個(gè)時(shí)鐘周期中的時(shí)鐘(CKref、CKf)的上升沿對(duì)齊。在步驟204處，DLL初始化控制112根據(jù)從鎖定檢測(cè)器111 (圖5)轉(zhuǎn)發(fā)來(lái)的LOCK 代碼154(圖5)，確定是否已經(jīng)以期望的臨近度達(dá)到鎖定。鎖定臨近度是查找鎖定點(diǎn)的精確 度。鎖定臨近度存儲(chǔ)在DLL初始化控制112中，作為寄存器中的可加載代碼或熔絲編程代 碼。鎖定臨近度用于對(duì)鎖定檢測(cè)器111中的Tl和T2時(shí)間間隔的值進(jìn)行設(shè)置。如前所述，鎖定檢測(cè)器111可以確定粗略對(duì)齊或精確對(duì)齊，即上升沿的臨近度(粗 略或精確)，臨近這由Tl和T2時(shí)間間隔值的設(shè)置以及是否將ER、LT、LC信號(hào)或其組合用于 選擇鎖定點(diǎn)來(lái)確定。對(duì)齊精確度可以在DLL初始化過(guò)程中改變。在初始化過(guò)程的開(kāi)始，粗略地檢測(cè)對(duì) 齊是足夠的。典型地，正如結(jié)合圖9和10所述的那樣，該粗略對(duì)齊由鎖定檢測(cè)器111來(lái)執(zhí) 行。在DLL初始化過(guò)程開(kāi)始時(shí)，當(dāng)適合的邊沿對(duì)齊令人滿意時(shí)，使用具有長(zhǎng)的Tl和T2時(shí)間 間隔和簡(jiǎn)單的LOCK代碼的鎖定檢測(cè)器級(jí)118。當(dāng)需要更加精確的對(duì)齊時(shí)，使用更短的Tl和 T2時(shí)間間隔和LOCK代碼中更加復(fù)雜的ER、LT、LC信號(hào)組合。備選地，PD 104可以參與到 這個(gè)級(jí)中，作為邊沿對(duì)齊檢測(cè)器。繼續(xù)執(zhí)行初始化過(guò)程在每一個(gè)上升時(shí)鐘沿，DLL估計(jì)時(shí)鐘信號(hào)上升沿之間的臨 近度(對(duì)齊)并產(chǎn)生校正信號(hào)。根據(jù)來(lái)自相位檢測(cè)器104的UP、DOWN信號(hào)的值，對(duì)控制電 壓Vc不斷進(jìn)行修改。在若干最初的時(shí)鐘周期后，LOCK代碼指示DLL逼近第一鎖定點(diǎn)。在以期望的臨近 度達(dá)到第一鎖定點(diǎn)后，過(guò)程繼續(xù)執(zhí)行到步驟206。在步驟206，通過(guò)修改MX代碼從而通過(guò)多路復(fù)用器113對(duì)反饋時(shí)鐘信號(hào)CKf進(jìn)行 移相，以跳過(guò)第一鎖定點(diǎn)。通過(guò)在上電或復(fù)位后很少的時(shí)鐘周期后執(zhí)行移相，可以快速增大VCDL延遲。在這種情況下，使用具有高粒度VCDL抽頭的精確鎖定檢測(cè)器，它允許對(duì)第一和 第二鎖定點(diǎn)604、606進(jìn)行快速和精確定位，這又允許快速產(chǎn)生與第二鎖定點(diǎn)相對(duì)應(yīng)的MX代 碼的值。參考圖6B的時(shí)序圖和圖6A的圖表，在達(dá)到并跳過(guò)第一鎖定點(diǎn)604后，通過(guò)修改控 制電壓Vc的值使延遲繼續(xù)增大，從而DLL移向下一個(gè)、第二鎖定點(diǎn)606。該延遲最初通過(guò)移 相而增大，之后通過(guò)逐步修改控制電壓Vc而逐步增大，即在每一個(gè)時(shí)鐘周期做出相對(duì)小的 改變。該時(shí)序圖還示出通過(guò)逐步增大V⑶L延遲而達(dá)到第二鎖定點(diǎn)604。控制電壓Vc的值 的逐步改變比相移要慢，然而仍舊會(huì)增大V⑶L延遲，并允許DLL達(dá)到與第二鎖定點(diǎn)相對(duì)應(yīng) 的控制電壓Vc值。利用被設(shè)置為與VCDL最小延遲相對(duì)應(yīng)的值的控制電壓Vc，可在單次相移中使DLL 達(dá)到最終鎖定點(diǎn)(例如第二鎖定點(diǎn)606)。為了執(zhí)行該操作，選擇抽頭116、116a，使得DLL 跳過(guò)第一鎖定點(diǎn)并達(dá)到與第二鎖定點(diǎn)很近的地方，其中保持Vc產(chǎn)生最小延遲。然而，在當(dāng) 工作條件發(fā)生改變從而釋放Vc后，DLL將不會(huì)有太多空間來(lái)減小延遲，因?yàn)榭刂齐妷篤c離 產(chǎn)生最小延遲的值不是太遠(yuǎn)。因此，DLL將容易失去鎖定，需要明顯地減小延遲以補(bǔ)償時(shí)鐘 信號(hào)邊沿的漂移和工作條件的改變。由于Vc電壓電平的修改僅需大于或至少等于DLL正常操作期間所需的最大V⑶L 延遲減小(圖3B中的范圍304)加上一些安全富余，所以在最終鎖定前可以實(shí)現(xiàn)V⑶L延遲 增大的一部分。明顯地，選擇更長(zhǎng)的定時(shí)間隔將使針對(duì)最終鎖定的搜索也變得更長(zhǎng)。然而， 如上所述，該定時(shí)間隔由最大VCDL延遲修改(減小)來(lái)確定，在時(shí)鐘信號(hào)邊沿漂移和工作 條件改變的影響下，在正常的DLL操作期間的任意時(shí)刻可能需要該修改。在一個(gè)實(shí)施例中，鎖定檢測(cè)器111包括多個(gè)級(jí)118，其中僅有鎖定檢測(cè)器111中使 用的每一個(gè)級(jí)118的LC輸出才會(huì)輸出LOCK代碼。這個(gè)實(shí)施例中的級(jí)118具有嵌入其各自 延遲線122a-c中的不同的Tl和T2延遲時(shí)間值。這種情況下的延遲線122a_c是V⑶L 102 緩沖器鏈114的一部分的拷貝。第一級(jí)118a在延遲線122a-c中具有較少數(shù)目的緩沖器， 而且當(dāng)基準(zhǔn)時(shí)鐘信號(hào)CKref和反饋時(shí)鐘信號(hào)CKf的上升沿彼此更近時(shí)，斷言下一級(jí)的LC信 號(hào)(設(shè)置為邏輯‘1’)。每一個(gè)下一級(jí)118b相比于前一級(jí)具有更多的緩沖器。因此，每一個(gè)下一級(jí)118b的 臨近度更不精確(更粗略)，而且當(dāng)時(shí)鐘信號(hào)(CKrefCKf)的上升沿進(jìn)一步彼此遠(yuǎn)離時(shí)，斷 言相應(yīng)LC輸出(設(shè)置為邏輯‘1’)。從所有級(jí)輸出組合的LC，即在這個(gè)實(shí)施例中是鎖定檢 測(cè)器111的LOCK輸出代碼。LOCK代碼指示需要向V⑶L中基準(zhǔn)時(shí)鐘信號(hào)CKref的路徑中添 加多少個(gè)單一 V⑶L緩沖器，以便使時(shí)鐘信號(hào)CKref和CKf的上升沿彼此接近。換句話說(shuō)， LOCK輸出代碼154標(biāo)識(shí)由MX代碼152應(yīng)從抽頭VCDL輸出中選擇的抽頭，以便跳過(guò)第一鎖 定點(diǎn)604，從而使DLL工作點(diǎn)與第二鎖定點(diǎn)606接近。因此，在步驟208，DLL初始化控制112通過(guò)斷言與第二鎖定點(diǎn)相對(duì)應(yīng)的MX代碼值 并切換至PD 104控制，將期望的臨近度變?yōu)榫_的。在初始化過(guò)程的這個(gè)階段，使用專用 的UP和DOWN信號(hào)來(lái)以高精確度估計(jì)精確度時(shí)鐘上升沿定位，同時(shí)UP和DOWN輸出仍由HLD 信號(hào)來(lái)保持，以便仍舊僅增大VCDL 102延遲。備選地，鎖定檢測(cè)器111可以保留受控，同時(shí) 保持PD 104產(chǎn)生UP和SOWN輸出信號(hào)以增大V⑶L 102的延遲時(shí)間。在步驟210，時(shí)鐘(CKref、CKf)前進(jìn)一個(gè)周期。檢測(cè)基準(zhǔn)時(shí)鐘信號(hào)CKref和反饋時(shí)鐘信號(hào)CKf的下一上升沿，并測(cè)量臨近度。在步驟212，如果以期望的臨近度達(dá)到第二鎖定點(diǎn)，則過(guò)程繼續(xù)到步驟214。如果 不是，則過(guò)程回到步驟210以繼續(xù)監(jiān)測(cè)基準(zhǔn)時(shí)鐘信號(hào)CKref和反饋時(shí)鐘信號(hào)CKf之間的對(duì)齊度。在步驟214，達(dá)到更加精確的最終鎖定，而且通過(guò)把HLD信號(hào)切換至“釋放”狀態(tài)而 釋放PD 104。在步驟216，PD 104控制控制電壓Vc，而且正常的DLL操作開(kāi)始。圖12-15中示出了 DLL的其他實(shí)施例。圖12是根據(jù)本發(fā)明原理包括DLL初始化的DLL 140的備選實(shí)施例框圖。這個(gè)實(shí) 施例更適于需要更快的DLL初始化的情況，即當(dāng)達(dá)到最終DLL鎖定點(diǎn)且切換至正常DLL操 作所需的時(shí)間是關(guān)鍵時(shí)。DLL 140具有多個(gè)與結(jié)合圖5所述的DLL 500的實(shí)施例共同的元件。正如在圖5 所示實(shí)施例中所討論的，DLL包括具有多個(gè)抽頭輸出116或116a的V⑶L 102,PD 104、控制 電壓發(fā)生器107、多路復(fù)用器113以及DLL初始化控制112。與圖5所示DLL 500中的單一 拷貝延遲103不同，DLL140包括多個(gè)拷貝延遲塊103，V⑶L 102抽頭輸出116或116a中的 每一個(gè)都對(duì)應(yīng)一個(gè)拷貝延遲塊103。鎖定檢測(cè)器111具有圖9所示的內(nèi)部結(jié)構(gòu)，具有與V⑶L抽頭輸出116或116a的數(shù) 目相等數(shù)目的多個(gè)級(jí)118。把所有級(jí)118中的定時(shí)間隔Tl和T2設(shè)置為相同的值。定時(shí)間 隔T1、T2的值遠(yuǎn)小于兩個(gè)相鄰V⑶L抽頭116或116a之間的延遲時(shí)間。鎖定檢測(cè)器111輸 出的LOCK代碼包括所有級(jí)118的LC、LT和ER輸出。這允許以更高的精確度確定時(shí)鐘信號(hào) 上升沿的相互位置。使用兩個(gè)多路復(fù)用器113a_b 多路復(fù)用器113a，用于從多個(gè)V⑶L 102 抽頭輸出中選擇DLL輸出時(shí)鐘信號(hào)；以及多路復(fù)用器113b，用于選擇反饋時(shí)鐘信號(hào)CKf。兩 個(gè)多路復(fù)用器113a_b由相同的MX多比特代碼來(lái)控制。與結(jié)合圖5所述的實(shí)施例相比較， 需要額外的硅面積開(kāi)銷以容納這兩個(gè)多路復(fù)用器113a-c、多個(gè)拷貝延遲103以及鎖定檢測(cè) 器111中的鎖定檢測(cè)器級(jí)118，以提供更高的精確度和更快的鎖定時(shí)間。來(lái)自抽頭V⑶L輸出116或116a的時(shí)鐘信號(hào)被轉(zhuǎn)發(fā)到拷貝延遲103和第一多路復(fù) 用器113a。在經(jīng)過(guò)拷貝延遲103后，時(shí)鐘信號(hào)被轉(zhuǎn)發(fā)到鎖定檢測(cè)器111和第二多路復(fù)用器 113b。DLL初始化控制112控制結(jié)合圖11所述的初始化過(guò)程。在上電或系統(tǒng)復(fù)位時(shí)，控制 電壓發(fā)生器107把控制電壓Vc復(fù)位至邊界值，從而V⑶L 102產(chǎn)生最小延遲。為了簡(jiǎn)便起 見(jiàn)，去除了圖5的實(shí)施例中所示的復(fù)位信號(hào)。HLD信號(hào)值的狀態(tài)被設(shè)置為“保持”，以保持PD 104處于延遲增大模式，鎖定檢測(cè)器111被復(fù)位，而且MX多比特代碼此時(shí)要么被設(shè)置為缺省 值，要么仍處于初始隨機(jī)值。通過(guò)允許鎖定檢測(cè)器111對(duì)控制電壓Vc進(jìn)行控制并保持PD 104處于“保持”模 式，來(lái)設(shè)置期望的臨近度。在若干時(shí)鐘周期后，LOCK代碼值根據(jù)拷貝延遲103的輸出端上 多個(gè)時(shí)鐘信號(hào)的上升沿相對(duì)于基準(zhǔn)時(shí)鐘信號(hào)CKref的上升沿的位置，以高精確度穩(wěn)定并指 示時(shí)鐘信號(hào)CKref、DKf之間的相位差。使用從鎖定檢測(cè)器111接收到的LOCK代碼值，DLL 初始化控制112通過(guò)多路復(fù)用器113a為輸出時(shí)鐘信號(hào)CKout選擇V⑶L 102輸出的最接近 的時(shí)鐘，并通過(guò)多路復(fù)用器113b選擇拷貝延遲單元103輸出的相應(yīng)時(shí)鐘信號(hào)CKf以反饋至 PD 104。
為了確定MX代碼的值，重要的是注意，由兩個(gè)多路復(fù)用器113a、113b所選擇的時(shí) 鐘信號(hào)涉及VCDL 102的相同抽頭輸出。因此，時(shí)鐘信號(hào)由MX代碼來(lái)選擇，而幾乎是在復(fù)位 或上電后直接執(zhí)行移相。在移相后，DLL的工作點(diǎn)接近于第二鎖定點(diǎn)606 (圖6A)，而且DLL 初始化控制112通過(guò)PD 104逐步增大控制電壓Vc，同時(shí)HLD信號(hào)保持PD 104的輸出，從而 PD 104僅增大V⑶L延遲?？刂齐妷篤c繼續(xù)增大，直到達(dá)到第二鎖定點(diǎn)606(圖6A)。在達(dá) 到第二鎖定點(diǎn)606 (圖6A)后，DLL初始化控制112把HLD信號(hào)的狀態(tài)改變?yōu)椤搬尫拧保?通過(guò)把對(duì)控制電壓Vc的控制轉(zhuǎn)移給PD 104而把期望的鎖定臨近度切換至“精確”。DLL的 正常操作開(kāi)始。即使在這個(gè)“加速鎖定”實(shí)施例中，也不能在Vc維持與最小延遲相對(duì)應(yīng)的 值時(shí)僅通過(guò)相移而使DLL精確地達(dá)到第二鎖定點(diǎn)。如上所述，需要針對(duì)VCDL延遲變化的富 余，對(duì)時(shí)鐘邊沿漂移和工作條件改變進(jìn)行補(bǔ)償。因此，移相使DLL與第二鎖定點(diǎn)接近達(dá)到所 述富余，并通過(guò)逐步修改Vc來(lái)覆蓋余下的路線(所述富余)。圖13-15所示的DLL的實(shí)施例包括先前結(jié)合圖5所述的DLL的實(shí)施例或結(jié)合圖1 所述的現(xiàn)有技術(shù)的DLL中未使用的反相單元110。參考圖13，在最簡(jiǎn)單的情況下，反相單元110包括反相器109和多路復(fù)用器108。 反相單元109的功能是把輸入信號(hào)分為反相的和非反相的形式，并根據(jù)單比特MX信號(hào)的邏 輯值而選擇一個(gè)形式以提供至輸出端。例如，當(dāng)MX信號(hào)是‘0’時(shí)，輸出非反相的信號(hào)，當(dāng)MX 信號(hào)是‘1’時(shí)，輸出反相的信號(hào)，或者相反。因此，反相單元110與先前結(jié)合圖12所示實(shí)施 例而描述的多路復(fù)用器113類似。如本領(lǐng)域技術(shù)人員所公知的，存在多種可能的方式來(lái)實(shí)現(xiàn)反相單元110的功能。 可以選擇能夠提供該單元功能的任意變體。本領(lǐng)域技術(shù)人員可以理解，反相單元110的內(nèi) 部結(jié)構(gòu)可以和圖13所示的不同。例如，反相單元110可以具有單端或差分輸入端以及差分 輸出端，具有由MX信號(hào)所選擇的相位或相反相位輸出端。反相單元110還可以包括附加鏈， 用于平衡該單元內(nèi)兩個(gè)路徑——反相和非反相——的延遲。還可以理解的是，在VCDL 102 輸出提供信號(hào)和補(bǔ)碼對(duì)117a(圖8)或信號(hào)和補(bǔ)碼117以及117’ (圖7)的情況下，反相器 109可不必在反相單元110中。在這種情況下，反相單元110包括2輸入和1輸出形式的多 路復(fù)用器113。圖13所示的DLL的實(shí)施例不會(huì)像結(jié)合圖12所述的實(shí)施例那樣快速地查找鎖定 點(diǎn)。然而，圖13中的實(shí)施例實(shí)現(xiàn)起來(lái)更簡(jiǎn)單且需要更少的硅面積開(kāi)銷。DLL 142僅包括一個(gè)V⑶L輸出、一個(gè)反相單元110和僅具有一個(gè)級(jí)118的鎖定檢 測(cè)器111。備選地，在V⑶L 102如圖8所示提供輸出信號(hào)及其補(bǔ)碼117a的情況下，反相單 元110可以被2輸入和單輸出的多路復(fù)用器113所取代。鎖定檢測(cè)器111中的定時(shí)間隔Tl 和T2被設(shè)置為時(shí)鐘周期的小片段。鎖定檢測(cè)器111僅當(dāng)基準(zhǔn)時(shí)鐘信號(hào)CKref和反饋時(shí)鐘 信號(hào)CKf的上升沿彼此接近時(shí)才檢測(cè)鎖定點(diǎn)。在復(fù)位或上電后，DLL初始化控制112從初始延遲開(kāi)始逐步增大延遲。在根據(jù)鎖定 信號(hào)的狀態(tài)而檢測(cè)到第一鎖定點(diǎn)604 (圖6A)后，反相單元110根據(jù)DLL初始化控制112輸 出的MX信號(hào)而切換至反相的時(shí)鐘，從而跳過(guò)第一鎖定點(diǎn)。在反相單元110執(zhí)行切換后，HLD 信號(hào)仍保持PD 104僅通過(guò)增大控制電壓Vc而增大延遲。DLL 142通過(guò)根據(jù)基準(zhǔn)時(shí)鐘信號(hào) CKref和反饋時(shí)鐘信號(hào)CKf的上升沿之間的時(shí)間延遲而增大控制電壓Vc，從而繼續(xù)逐步增 大延遲。在檢測(cè)到第二鎖定點(diǎn)606 (圖6A)后，通過(guò)改變HLD信號(hào)的狀態(tài)而釋放PD 104，并
18且開(kāi)始正常操作。在圖14和15所示的DLL的實(shí)施例中，把反相單元110連接在與先前討論的實(shí)施 例不同的位置。參考圖14，DLL 144包括兩個(gè)反相單元110a、110b。反相單元IlOa的輸入端與拷 貝延遲103的輸出端相連。反相單元IlOb的輸入端與V⑶L102的輸出端相連。反相單元 IlOa的輸出端是DLL輸出時(shí)鐘信號(hào)CKout。反相單元IlOb的輸出端是DLL內(nèi)部反饋時(shí)鐘 信號(hào)CKf，該信號(hào)被耦合至PD 104的輸入端和鎖定檢測(cè)器111的輸入端。參考圖15，DLL 146包括一個(gè)反相單元110，該單元連接在基準(zhǔn)時(shí)鐘信號(hào)CKref與 V⑶L 102的輸入端之間，即連接在基準(zhǔn)時(shí)鐘信號(hào)CKref的路徑中。DLL 144 (圖14)或DLL 146 (圖15)均沒(méi)有示出復(fù)位信號(hào)或MX、RST、HLD內(nèi)部DLL 信號(hào)。為了簡(jiǎn)便起見(jiàn)，把這些信號(hào)從圖中去除。本領(lǐng)域技術(shù)人員可以理解，所有這些信號(hào)出 現(xiàn)在系統(tǒng)中，并以和所有先前討論的實(shí)施例相同的方式而施加。本領(lǐng)域技術(shù)人員可以理解，使用DLL初始化過(guò)程的DLL結(jié)構(gòu)不限于所述的結(jié)構(gòu)。從 這里關(guān)于DLL初始化過(guò)程所描述的思想中，有經(jīng)驗(yàn)的設(shè)計(jì)者可以設(shè)計(jì)其他的DLL結(jié)構(gòu)。在其他實(shí)施例中，DLL通過(guò)從延遲與控制電壓關(guān)系特性曲線上與最大延遲接近的 點(diǎn)開(kāi)始搜索鎖定點(diǎn)。在初始化期間，鎖定點(diǎn)的搜索方向被限制為僅減小延遲，即迫使相位檢 測(cè)器僅產(chǎn)生與減小延遲相對(duì)應(yīng)的UP和DOWN信號(hào)的組合，這取決于相位檢測(cè)器的內(nèi)部結(jié)構(gòu)。 在一個(gè)實(shí)施例中，起始點(diǎn)是與最大延遲相對(duì)應(yīng)的陡峭區(qū)之下的點(diǎn)，以避開(kāi)這個(gè)區(qū)域。由于工 作點(diǎn)將小于初始延遲，所以可以僅使用DLL中的某些級(jí)，其他級(jí)在初始化期間可以被禁用。雖然本發(fā)明參考優(yōu)選實(shí)施例而得以具體示出和描述，本領(lǐng)域技術(shù)人員可以理解， 在不背離所附權(quán)利要求包括的本發(fā)明的范圍的前提下，可以在形式和細(xì)節(jié)上做出各種改 變。
權(quán)利要求
一種延遲鎖定環(huán)，用于向參考時(shí)鐘信號(hào)提供延遲，該延遲鎖定環(huán)具有至少一個(gè)潛在鎖定點(diǎn)，且該延遲鎖定環(huán)包括鎖定點(diǎn)臨近度檢測(cè)器，檢測(cè)與所述至少一個(gè)潛在鎖定點(diǎn)的臨近度；初始化控制電路，耦合至所述鎖定點(diǎn)臨近度檢測(cè)器的輸出端；反相電路，包括多路復(fù)用器以及至少一個(gè)反相器，所述至少一個(gè)反相器的輸出耦合至所述多路復(fù)用器輸入端，所述反相電路用于使得能夠根據(jù)所述初始化控制電路的輸出，選擇兩個(gè)時(shí)鐘信號(hào)中的單一時(shí)鐘信號(hào)，以改變參考時(shí)鐘信號(hào)的延遲；以及可變延遲線，其輸出端耦合至所述反相電路。
2.根據(jù)權(quán)利要求1所述的延遲鎖定環(huán)，其中，所述至少一個(gè)潛在鎖定點(diǎn)是多個(gè)延遲處 的多個(gè)潛在鎖定點(diǎn)。
3.根據(jù)權(quán)利要求2所述的延遲鎖定環(huán)，其中，所述多個(gè)潛在鎖定點(diǎn)多于兩個(gè)，或者所述 多個(gè)潛在鎖定點(diǎn)在約3到5的范圍中。
4.根據(jù)權(quán)利要求1所述的延遲鎖定環(huán)，其中，所述可變延遲線是壓控延遲線。
5.根據(jù)權(quán)利要求4所述的延遲鎖定環(huán)，其中，所述壓控延遲線包括串聯(lián)連接的多個(gè)單 端緩沖器。
6.根據(jù)權(quán)利要求4所述的延遲鎖定環(huán)，其中，所述壓控延遲線包括串聯(lián)連接的多個(gè)差 分緩沖器。
7.根據(jù)權(quán)利要求1所述的延遲鎖定環(huán)，其中，所述反相電路具有單端輸出。
8.根據(jù)權(quán)利要求1所述的延遲鎖定環(huán)，其中，所述反相電路具有差分輸入和差分輸出。
9.根據(jù)權(quán)利要求1所述的延遲鎖定環(huán)，其中，所述至少一個(gè)反相器包括多個(gè)反相器。
10.根據(jù)權(quán)利要求1所述的延遲鎖定環(huán)，還包括拷貝延遲電路，該拷貝延遲電路的輸入 端被配置為接收兩個(gè)時(shí)鐘信號(hào)中的所述單一時(shí)鐘信號(hào)。
11.根據(jù)權(quán)利要求1所述的延遲鎖定環(huán)，其中，所述初始化控制電路在上電后工作。
12.根據(jù)權(quán)利要求1所述的延遲鎖定環(huán)，其中，所述初始化控制在復(fù)位后工作。
13.—種延遲鎖定環(huán)，用于向時(shí)鐘信號(hào)提供延遲，該延遲鎖定環(huán)具有多個(gè)延遲處的多個(gè) 潛在鎖定點(diǎn)，該延遲鎖定環(huán)包括鎖定點(diǎn)臨近度檢測(cè)器，檢測(cè)與鎖定點(diǎn)的臨近度；初始化控制電路，耦合至所述鎖定點(diǎn)臨近度檢測(cè)器的輸出端；以及壓控延遲線，包括串聯(lián)連接的多個(gè)單端緩沖器以提供延遲線，每一單端緩沖器具有單 端輸入和單端輸出，其中至少一個(gè)單端緩沖器連接至控制電壓。
14.根據(jù)權(quán)利要求13所述的延遲鎖定環(huán)，其中，所述初始化控制電路在復(fù)位后工作。
15.一種延遲鎖定環(huán)DLL，包括壓控延遲線；控制電壓發(fā)生器，向所述壓控延遲線提供DLL控制電壓；相位檢測(cè)器，按照使所述控制電壓更為接近目標(biāo)電壓電平的方式，來(lái)進(jìn)行所述控制電 壓的調(diào)整；以及鎖定點(diǎn)臨近度檢測(cè)器，接收第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)，該鎖定點(diǎn)臨近度檢測(cè)器根 據(jù)第一和第二時(shí)鐘信號(hào)之間的相位差，提供鎖定檢測(cè)信號(hào)，該鎖定點(diǎn)臨近度檢測(cè)器包括至 少兩個(gè)觸發(fā)器和多個(gè)延遲線。
16.一種用于初始化延遲鎖定環(huán)的方法，包括從初始延遲開(kāi)始，沿一個(gè)方向改變時(shí)鐘信號(hào)的延遲，該時(shí)鐘信號(hào)具有多個(gè)潛在鎖定占.^ w\ 通過(guò)接收第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)并根據(jù)第一和第二時(shí)鐘信號(hào)之間的相位差提 供鎖定檢測(cè)信號(hào)，來(lái)跳過(guò)所述多個(gè)鎖定點(diǎn)中的第一潛在鎖定點(diǎn)；以及 繼續(xù)改變延遲以搜索工作點(diǎn)。
17.一種用于初始化延遲鎖定環(huán)的方法，包括從初始延遲開(kāi)始，沿一個(gè)方向改變時(shí)鐘信號(hào)的延遲，該時(shí)鐘信號(hào)具有多個(gè)潛在鎖定占.^ w\ 通過(guò)將控制電壓傳遞經(jīng)過(guò)多個(gè)單端緩沖器，來(lái)跳過(guò)所述多個(gè)鎖定點(diǎn)中的第一潛在鎖定 點(diǎn)，并繼續(xù)沿同一方向改變時(shí)鐘信號(hào)的延遲。
18.一種搜索鎖定點(diǎn)的方法，包括從延遲對(duì)控制電壓特性的預(yù)定點(diǎn)開(kāi)始，改變時(shí)鐘信號(hào)的延遲，該延遲對(duì)控制電壓特性 的預(yù)定點(diǎn)與延遲對(duì)控制電壓特性上的最大延遲相距一定量；以及 僅增加延遲，以搜索鎖定點(diǎn)。
19.一種在延遲鎖定環(huán)DLL的初始化過(guò)程期間對(duì)相位檢測(cè)器輸出的信號(hào)進(jìn)行限制的方 法，輸出的信號(hào)用于由控制電壓發(fā)生器來(lái)積分以提供DLL控制電壓，該方法包括接收保持信號(hào)，以在斷言時(shí)提供DLL內(nèi)正在進(jìn)行初始化過(guò)程的指示；以及 如果所述保持信號(hào)被斷言，則控制輸出的信號(hào)，以按照使控制電壓更接近位于穩(wěn)定性 增強(qiáng)的DLL工作區(qū)域中的目標(biāo)電壓電平的方式，來(lái)進(jìn)行控制電壓的調(diào)整。
20.根據(jù)權(quán)利要求19所述的方法，其中，輸出的信號(hào)包括UP信號(hào)和DOWN信號(hào)。
21.根據(jù)權(quán)利要求20所述的方法，其中，控制的步驟包括防止產(chǎn)生UP信號(hào)和DOWN信號(hào) 中選定的一個(gè)信號(hào)。
22.根據(jù)權(quán)利要求19所述的方法，還包括接收初始化過(guò)程已經(jīng)完成的指示的步驟，接 收所述指示的步驟在控制步驟之后進(jìn)行。
23.根據(jù)權(quán)利要求22所述的方法，其中，所述指示是所述保持信號(hào)變?yōu)榉菙嘌浴?br> 24.根據(jù)權(quán)利要求22所述的方法，其中，所述控制電壓的調(diào)整是電壓增加調(diào)整，以及在 初始化過(guò)程的開(kāi)始階段，DLL工作于與控制電壓對(duì)受控延遲曲線上實(shí)質(zhì)平坦的區(qū)域相對(duì)應(yīng) 的工作區(qū)域。
25.根據(jù)權(quán)利要求22所述的方法，其中，所述控制電壓的調(diào)整是電壓降低調(diào)整，以及在 初始化過(guò)程的開(kāi)始階段，DLL工作于與控制電壓對(duì)受控延遲曲線上實(shí)質(zhì)陡峭的區(qū)域相對(duì)應(yīng) 的工作區(qū)域。
26.一種延遲鎖定環(huán)DLL，包括 壓控延遲線；控制電壓發(fā)生器，向所述壓控延遲線提供DLL控制電壓；以及 相位檢測(cè)器，該相位檢測(cè)器i)在正常工作時(shí)，輸出至少兩個(gè)信號(hào)，以便由所述控制電壓發(fā)生器進(jìn)行積分； )接收保持信號(hào)，該保持信號(hào)在斷言時(shí)提供DLL內(nèi)正在進(jìn)行初始化過(guò)程的指示；以及 iii)如果所述保持信號(hào)被斷言，則控制輸出的信號(hào)，以按照使所述控制電壓更接近位于穩(wěn)定性增強(qiáng)的DLL工作區(qū)域中的目標(biāo)電壓電平的方式，來(lái)進(jìn)行所述控制電壓的調(diào)整。
27.根據(jù)權(quán)利要求26所述的延遲鎖定環(huán)，其中，輸出的信號(hào)包括UP信號(hào)和DOWN信號(hào)。
28.根據(jù)權(quán)利要求27所述的延遲鎖定環(huán)，其中，所述控制輸出的信號(hào)的步驟包括防止 產(chǎn)生所述UP信號(hào)和所述DOWN信號(hào)中選定的一個(gè)信號(hào)。
29.根據(jù)權(quán)利要求27所述的延遲鎖定環(huán)，其中，所述相位檢測(cè)器包括兩對(duì)UP和DOWN輸 出，其中僅有一對(duì)輸出耦合至所述控制電壓發(fā)生器的輸入。
30.根據(jù)權(quán)利要求29所述的延遲鎖定環(huán)，其中，所述一對(duì)輸出以及另一對(duì)輸出分別適 于所述初始化過(guò)程期間的禁用和啟用。
31.根據(jù)權(quán)利要求26所述的延遲鎖定環(huán)，其中，在完成所述初始化過(guò)程時(shí)，所述相位檢 測(cè)器接收完成指示。
32.根據(jù)權(quán)利要求31所述的延遲鎖定環(huán)，其中，所述指示是所述保持信號(hào)變?yōu)榉菙嘌浴?br> 33.根據(jù)權(quán)利要求31所述的延遲鎖定環(huán)，其中，所述控制電壓的調(diào)整是電壓增加調(diào)整， 以及在初始化過(guò)程的開(kāi)始階段，DLL工作于與控制電壓對(duì)受控延遲曲線上實(shí)質(zhì)平坦的區(qū)域 相對(duì)應(yīng)的工作區(qū)域。
34.根據(jù)權(quán)利要求31所述的延遲鎖定環(huán)，其中，所述控制電壓的調(diào)整是電壓降低調(diào)整， 以及在初始化過(guò)程的開(kāi)始階段，DLL工作于與控制電壓對(duì)受控延遲曲線上實(shí)質(zhì)陡峭的區(qū)域 相對(duì)應(yīng)的工作區(qū)域。
35.根據(jù)權(quán)利要求31所述的延遲鎖定環(huán)，還包括適于在所述初始化過(guò)程期間使用的粗 對(duì)齊確定部件。
36.根據(jù)權(quán)利要求35所述的延遲鎖定環(huán)，其中，所述粗對(duì)齊確定部件是鎖定檢測(cè)器，且 所述相位檢測(cè)器適于提供細(xì)對(duì)齊確定。
全文摘要
一種延遲鎖定環(huán)，包括初始化電路，該電路確保將DLL初始化為不會(huì)過(guò)于接近延遲與控制電壓關(guān)系特性曲線的任一端的工作點(diǎn)。該初始化電路迫使DLL總是最初從初始延遲開(kāi)始搜索鎖定點(diǎn)，在一個(gè)方向上改變延遲，并迫使DLL跳過(guò)第一鎖定點(diǎn)。初始化電路僅允許DLL從初始延遲開(kāi)始在一個(gè)方向上改變壓控延遲環(huán)的延遲，直到達(dá)到工作點(diǎn)。
文檔編號(hào)H03L7/08GK101917189SQ20101026783
公開(kāi)日2010年12月15日 申請(qǐng)日期2006年2月3日 優(yōu)先權(quán)日2005年2月3日
發(fā)明者彼得·弗拉先科, 托尼·邁爾, 迪特爾·黑勒 申請(qǐng)人:睦塞德技術(shù)公司