專利名稱：鎖相環(huán)(pll)電路及其相位同步方法與動(dòng)作分析方法
技術(shù)領(lǐng)域：
本發(fā)明涉及發(fā)生對應(yīng)于基準(zhǔn)時(shí)鐘信號(hào)和比較時(shí)鐘信號(hào)的相位差的PLL(Phase Locked Loop:鎖相環(huán))電路及其相位同步方法。
背景技術(shù)：
例如，在專利文獻(xiàn)(特開2004-40227中公報(bào))中，公開了現(xiàn)有的PLL電路。在現(xiàn)有的PLL電路中，裝有具有以下特性的相位比較器，即就執(zhí)行相位比較后的 輸出信號(hào)而言，其高電壓電平的矩形波信號(hào)的時(shí)間寬度與低電壓電平的矩形波信號(hào)的時(shí)間 寬度的時(shí)間差正比于相位差，在無相位差時(shí)，高電壓電平與低電壓電平的矩形波信號(hào)時(shí)間 寬度相等，省略了被認(rèn)為必需的環(huán)路濾波器，在PLL電路中，在搭載環(huán)路濾波器的部分設(shè)有 工作波形整形電路，使從相位比較電路輸出的信號(hào)波形保持矩形。另外，電壓控制振蕩器(VCO :Voltage Controlled Oscillator)的設(shè)計(jì)，以該電 壓_頻率變動(dòng)特性在將頻率變動(dòng)作為電壓的函數(shù)時(shí)成為奇函數(shù)作為前提條件。專利文獻(xiàn)1 特開2004-40227號(hào)公報(bào)

發(fā)明內(nèi)容
發(fā)明要解決的課題由于現(xiàn)有的PLL電路有如上述的結(jié)構(gòu)，需要具有在將頻率變動(dòng)作為電壓的函數(shù)時(shí) 成為奇函數(shù)的電壓-頻率特性的VC0。在實(shí)際的VCO中，那樣的特性只能在部分的范圍內(nèi)得 到滿足，只能在該范圍內(nèi)使用。另外，上述特性范圍寬的VCO是高價(jià)格的，存在著所謂電路成本增大的問題。還有，由于上述專利文獻(xiàn)1記載的相位比較器不是通用部件，必需另行設(shè)計(jì)，存在 著所謂該部分設(shè)計(jì)成本增大的課題。再有，在現(xiàn)有的PLL電路中，由于使用上述相位比較器，即使在相位同步結(jié)束后的 穩(wěn)定狀態(tài)，從VCO的輸出也存在頻率變動(dòng)。本發(fā)明的目的在于，得到以低成本且輸出的時(shí)鐘信號(hào)的頻率變動(dòng)小的PLL電路。用以解決課題的手段本發(fā)明的鎖相環(huán)(PLL)電路的特征在于設(shè)有相位比較器，輸入基準(zhǔn)時(shí)鐘信號(hào)和比較時(shí)鐘信號(hào)并比較基準(zhǔn)時(shí)鐘信號(hào)和比較時(shí)鐘 信號(hào)的相位差，根據(jù)相位差，生成并輸出具有3個(gè)電壓電平的矩形波信號(hào)；電平移動(dòng)器，輸入從相位比較器輸出的矩形波信號(hào)，移動(dòng)矩形波信號(hào)的電壓電平， 并輸出使該電壓電平移動(dòng)后的矩形波信號(hào)；電壓控制振蕩器(VCO)，輸入從電平移動(dòng)器輸出的矩形波信號(hào)，并輸出其頻率對應(yīng) 于該矩形波信號(hào)的電壓電平的時(shí)鐘信號(hào)；以及分頻器，將從VCO所輸出的時(shí)鐘信號(hào)N分頻(N為自然數(shù))后的信號(hào)作為比較時(shí)鐘 信號(hào)，反饋至上述相位比較器。
上述相位比較器的特征在于在基準(zhǔn)時(shí)鐘信號(hào)的每一個(gè)周期執(zhí)行基準(zhǔn)時(shí)鐘信號(hào)與 比較時(shí)鐘信號(hào)的相位比較，生成具有高電壓電平、低電壓電平及基準(zhǔn)電平等3值的矩形波信號(hào)。上述相位比較器的特征在于在比較時(shí)鐘信號(hào)中有相位滯后造成的相位差的情 況下，使高電壓電平的矩形波信號(hào)的時(shí)間寬度正比于相位差而生成高電壓電平的矩形波信 號(hào)，在比較時(shí)鐘信號(hào)中有相位超前造成的相位差的情況下，使低電壓電平的矩形波信號(hào)的 時(shí)間寬度正比于相位差而生成低電壓電平的矩形波信號(hào)，在無相位差的情況下，不輸出高 電壓電平的矩形波信號(hào)和低電壓電平的矩形波信號(hào)，輸出基準(zhǔn)電平的信號(hào)。上述電平移動(dòng)器的特征在于將從相位比較器所輸出的高電壓電平的矩形波信號(hào) 的電壓值和低電壓電平的矩形波信號(hào)的電壓值及基準(zhǔn)電平的電壓值的3個(gè)電壓值變換成 控制VCO的電壓值。上述電平移動(dòng)器的特征在于，設(shè)有被串聯(lián)連接的多個(gè)電阻器；以及根據(jù)上述3個(gè) 電壓值變更上述多個(gè)電阻的連接并生成控制VCO的電壓值的開關(guān)。上述相位比較器的特征在于在基準(zhǔn)時(shí)鐘信號(hào)的每個(gè)周期執(zhí)行基準(zhǔn)時(shí)鐘信號(hào)與比 較時(shí)鐘信號(hào)的相位比較，生成具有高電壓電平、低電壓電平及基準(zhǔn)電平等3值的矩形波信號(hào)。上述的VCO的特征在于具有任意的電壓_頻率特性。上述的PLL電路的特征在于以用數(shù)列表現(xiàn)PLL電路的響應(yīng)的數(shù)學(xué)模型作為工作原理。本發(fā)明的鎖相環(huán)(PLL)電路的相位同步方法的特征在于輸入基準(zhǔn)時(shí)鐘信號(hào)和比較時(shí)鐘信號(hào)，比較基準(zhǔn)時(shí)鐘信號(hào)與比較時(shí)鐘信號(hào)的相位 差，根據(jù)相位差生成并輸出具有3個(gè)電壓電平的矩形波信號(hào)；輸入上述矩形波信號(hào)，移動(dòng)矩形波信號(hào)的電壓電平，輸出使該電壓電平移動(dòng)后的 矩形波信號(hào)；輸入使上述電壓電平移動(dòng)后的矩形波信號(hào)，輸出其頻率對應(yīng)于該矩形波信號(hào)的電 壓電平的時(shí)鐘信號(hào)；將上述時(shí)鐘信號(hào)N分頻(N為自然數(shù))后的信號(hào)作為上述比較時(shí)鐘信號(hào)反饋。其特征還在于在每一個(gè)基準(zhǔn)時(shí)鐘信號(hào)的周期，執(zhí)行基準(zhǔn)時(shí)鐘信號(hào)與比較時(shí)鐘信 號(hào)的相位比較，生成具有高電壓電平、低電壓電平及基準(zhǔn)電平等3值的矩形波信號(hào)。本發(fā)明的鎖相環(huán)(PLL)電路的動(dòng)作分析方法，是設(shè)有下列部件的鎖相環(huán)(PLL)電 路的動(dòng)作分析方法，這些部件是相位比較器，輸入基準(zhǔn)時(shí)鐘信號(hào)和比較時(shí)鐘信號(hào)，比較基準(zhǔn)時(shí)鐘信號(hào)的相位和比 較時(shí)鐘信號(hào)的相位，生成并輸出具有對應(yīng)于相位差的時(shí)間寬度的預(yù)定電壓電平的矩形波信 號(hào)；電壓控制振蕩器(VCO)，輸入從相位比較器輸出的信號(hào)，并輸出其頻率對應(yīng)于該信 號(hào)的電壓電平的時(shí)鐘信號(hào)；分頻器，將從VCO輸出的時(shí)鐘信號(hào)被N分頻(N為自然數(shù))后的信號(hào)作為比較時(shí)鐘 信號(hào)反饋至上述相位比較器；其特征在于將上述基準(zhǔn)時(shí)鐘信號(hào)與比較時(shí)鐘信號(hào)的相位差用下述數(shù)學(xué)模型進(jìn)行動(dòng)作分析。
4
θη = (1-((G · T)/(2ji ·Ν)))η· θη:自然數(shù)Ji :圓周率G 對應(yīng)于VCO的電壓-頻率特性的常數(shù)T 基準(zhǔn)時(shí)鐘信號(hào)的振蕩周期N 分頻器的分頻數(shù)(自然數(shù))θ 時(shí)刻0的相位差θη:時(shí)刻ηΤ的相位差


圖1是說明本發(fā)明實(shí)施例1的PLL電路的方框圖。圖2是表示本發(fā)明實(shí)施例1的電平移動(dòng)器的實(shí)現(xiàn)例的方框圖。圖3表示本發(fā)明實(shí)施例1的PLL電路的VCO的電壓-頻率特性。圖4是表示用于本發(fā)明實(shí)施例1的相位比較器與電平移動(dòng)器的基本動(dòng)作的概念 圖。圖5是說明本發(fā)明實(shí)施例1的PLL電路的數(shù)學(xué)模型的圖。圖6表示本發(fā)明實(shí)施例1的PLL電路的相位控制方法。
具體實(shí)施例方式實(shí)施例1以下，按圖說明本發(fā)明的實(shí)施例1的PLL(Phase Locked Loop)電路100。所謂PLL 電路也稱為相位同步環(huán)路等，是生成與輸入信號(hào)沒有相位偏移的輸出信號(hào)的電路。在圖1中，輸入端子1是輸入基準(zhǔn)時(shí)鐘信號(hào)FR的端子。相位比較器2對輸入的2個(gè)信號(hào)的相位進(jìn)行比較，比較其相位差，輸出相位差檢測 信號(hào)。相位比較器2輸出高電壓(以下記為H)電平矩形波信號(hào)和低電壓(以下記為L)電 平矩形波信號(hào)。相位比較器2按照相位差，將H電平矩形波信號(hào)的時(shí)間寬度或L電平矩形 波信號(hào)的時(shí)間寬度正比于相位差的矩形波作為相位差檢測信號(hào)PD輸出。在無相位差時(shí)，相 位比較器2輸出基準(zhǔn)電平電壓。電平移動(dòng)器3是工作波形整形器，使來自相位比較器2的相位差檢測信號(hào)PD的信 號(hào)波形保持為矩形。電壓控制振蕩器(VCO :Voltage Controlled Oscillator)4是具有控制端子，可以 使振蕩頻率根據(jù)加在控制端子上的直流信號(hào)DC的直流電壓變化的振蕩器。這里，VC04是 使N倍(N為自然數(shù))于基準(zhǔn)時(shí)鐘信號(hào)的頻率的振蕩時(shí)鐘信號(hào)CL發(fā)生的振蕩器。分頻器5是將振蕩時(shí)鐘信號(hào)CL分頻成1/N，并向相位比較器2輸出比較時(shí)鐘信號(hào) FP的時(shí)鐘分頻器。輸出端子6是輸出振蕩時(shí)鐘信號(hào)CL的端子。圖2是表示電平移動(dòng)器3的實(shí)現(xiàn)例的圖。在圖2中，Sffl和SW2是根據(jù)來自相位比較器2的矩形波信號(hào)的輸出電平開閉信 號(hào)接點(diǎn)的模擬開關(guān)。SWl是相位檢測信號(hào)PD僅在H電平矩形波信號(hào)時(shí)變成ON的開關(guān)。SW2是相位檢測信號(hào)PD僅在L電平矩形波信號(hào)時(shí)變成ON的開關(guān)。除此以外的時(shí)間，SWl和SW2 都是OFF。SWl和SW2兩者不會(huì)同時(shí)變成ON。Rl、R2、R3、R4是設(shè)定輸入至VC04的直流信號(hào)DC的電壓電平的電阻(或其電阻 值)。1 1、1 2、1 3、1 4被串聯(lián)連接，外加電壓￥(^。SWl和SW2根據(jù)來自相位比較器2的矩形波信號(hào)的輸出電平形成以下的開閉狀態(tài)。 輸入至此時(shí)的VC04的直流信號(hào)DC的電壓電平如下。Sffl在ON、SW2在OFF的情況下，由于R2被旁路，成為電壓電平=Vcc X ((R3+R4) / (R1+R3+R4))電壓電平為高電壓。下面，將該高電壓信號(hào)(或其電壓值)用VH表示。Sffl在OFF，SW2在ON的情況下，由于R3被旁路，成為電壓電平=Vcc X ((R4) / (R1+R2+R4))電壓電平成為低電壓。下面，將該低電壓信號(hào)(或其電壓值)用VL表示。當(dāng)SWl在OFF，SW2在OFF時(shí)，由于Rl R4全部被連接，成為電壓電平=Vcc X ((R3+R4) / (R1+R2+R3+R4))，電壓電平成為Vh與\之間的基準(zhǔn)電壓。以下，將該基準(zhǔn)電壓信號(hào)(或其電壓值) 用 Vn 表示(VH > Vn > Vl)。 圖3是表示VC04的電壓-頻率特性的圖。圖3中，橫軸是輸往VC04的直流信號(hào)DC的輸入電壓V。輸入電壓ν取從0伏至 Vcc伏的值?？v軸是來自VC04的振蕩時(shí)鐘信號(hào)CL的輸出頻率f。這里，將頻率&設(shè)為基準(zhǔn)時(shí)鐘 信號(hào)FR的頻率fr的1/N的頻率。輸入電壓ν在0伏時(shí)，輸出頻率f為頻率ffdf。但是， 輸入電壓ν是Vcc伏時(shí)，輸出頻率f不構(gòu)成為4+df。但是，如果適當(dāng)選擇上述的VH、VL, PJ 成為如下。Vn是輸出頻率f成為頻率&的基準(zhǔn)電壓。Vl是輸出頻率f成為頻率fQ-Af的低電壓。VH是輸出頻率f成為頻率fQ+Af的高電壓。這里，3個(gè)電壓電平的關(guān)系是Vh > Vn >八。但是，不限于V11-Vm = Vn_\。在圖3中，如果輸出頻率f距頻率&的頻率變化量成為輸入電壓ν的函數(shù)g(v)， 則由圖3的特性曲線可知，成為g(VH) = -g(VL) = Af、g(Vn) = 0即是八€ = 6出為常數(shù))電平移動(dòng)器3預(yù)先設(shè)定電平，使以上的VH，Vn，\發(fā)生。亦即，電平移動(dòng)器被設(shè)定電 平，使對應(yīng)于該H電平輸出的VCO的輸出頻率與基準(zhǔn)電壓的時(shí)鐘頻率的差(Af)跟對應(yīng)于 L電平輸出的VCO的輸出頻率與基準(zhǔn)電壓的時(shí)鐘頻率的差(-Af)絕對值相等，符號(hào)相反。再者，如果將振蕩時(shí)鐘信號(hào)CL的頻率設(shè)為&，將基準(zhǔn)時(shí)鐘信號(hào)FR的頻率設(shè)為fr， 將比較時(shí)鐘信號(hào)FP的頻率設(shè)為fp，則在穩(wěn)定狀態(tài)的振蕩時(shí)鐘信號(hào)CL的頻率的關(guān)系是f0 = NXfr, fr = fp圖4是表示相位比較器2及電平移動(dòng)器3的基本動(dòng)作概念圖。
6
橫軸表示時(shí)間?？v軸表示基準(zhǔn)時(shí)鐘信號(hào)FR的信號(hào)波形、比較時(shí)鐘信號(hào)FP的信號(hào) 波形、來自相位比較器2的相位差檢測信號(hào)PD的輸出波形、來自電平移動(dòng)器3的直流信號(hào) DC的電壓、即向VC04的輸入電壓ν。圖4表示比較時(shí)鐘信號(hào)FP與基準(zhǔn)時(shí)鐘信號(hào)FR的相位偏移θ的情況。在相位比 較器2中檢測出該相位差θ。- Θ表示比較時(shí)鐘信號(hào)FP的相位滯后。+Θ表示比較時(shí)鐘信 號(hào)FP的相位超前。相位比較器2在有相位滯后時(shí)，為了使相位提前(為將SWl置于ON)，從時(shí)刻tl至 時(shí)刻t2輸出電壓Vcc的矩形波信號(hào)。電平移動(dòng)器3輸入電壓Vcc的矩形波信號(hào)，并將SWl 置于0N，將電壓變更成Vh并輸出直流信號(hào)DC。依次進(jìn)行這樣的操作直至第η周期(η為自然 數(shù))的相位差θ η(η為自然數(shù))，在第η周期的時(shí)刻t3，相位一致(圖4是η = 1的情況)。相位一致時(shí)，相位比較器2輸出電壓Vcc/2的信號(hào)。電平移動(dòng)器3輸入電壓Vcc/2 的信號(hào)，將SWl和SW2置于OFF，將電壓變更成Vn并輸出直流信號(hào)DC?；蛘撸S持SWl和SW2 的OFF，輸出將電壓維持在Vn的直流信號(hào)DC。相位比較器2在有相位超前時(shí)，為了使相位推后(為將SW2置于ON)，從時(shí)刻t4至 t5輸出電壓O(GND)的矩形波信號(hào)。電平移動(dòng)器3輸入電壓0的矩形波信號(hào)，將SW2置于 0N，將電壓變更成\并輸出直流信號(hào)DC。依次進(jìn)行這樣的操作直至第n(n為自然數(shù))周期 的相位差θ n (n為自然數(shù))，在第n周期的時(shí)刻t6相位一致(圖4是η等于1的情況)。圖5表示在相位比較器2中，檢測出比較時(shí)鐘信號(hào)FP比基準(zhǔn)時(shí)鐘信號(hào)FR相位偏 移θ時(shí)的檢測信號(hào)波形。在圖5中，橫軸表示時(shí)間。縱軸表示直流信號(hào)DC的電壓，即向VC04的輸入電壓ν 的電壓電平。T是基準(zhǔn)時(shí)鐘信號(hào)FR的1周期的時(shí)間(Τ = Ι/fr)。Vn是構(gòu)成基準(zhǔn)的基準(zhǔn)電壓。Vn是與圖3和圖4 WVn相同的電壓。Vl是構(gòu)成L電平部分的低電壓。八是圖3和圖4的\，Vl是使相位推后的信號(hào)。Vh是構(gòu)成H電平部分的高電壓。Vh是圖3和圖4的VH，Vh是使相位提前的信號(hào)。Vh形成為凸形、Vl形成為凹形的矩形波信號(hào)。在圖5中，Vh是從1周期的中央(半周期分度，即T/2)起上升，僅在(θ/2 π )T的 期間變成高電壓，之后，返回至基準(zhǔn)電壓。八從1周期的中央(Τ/2)起的(θ/2 π )Τ的期間變成低電壓，之后，在1周期的中 央(Τ/2)返回至基準(zhǔn)電壓。在圖4中，Vdn八在與相位偏移的地點(diǎn)相同的地點(diǎn)被輸出，而如圖5所示，由于相 位比較器2將Τ/2置于中心并輸出相位差檢測信號(hào)PDJf Τ/2置于中心而輸出Vh和八，可 以在1周期T之內(nèi)可靠地進(jìn)行相位的調(diào)整。Vh和八的時(shí)間寬度是(θ/2π)Τ的期間。即，Vh和八的時(shí)間寬度正比于相位差 θ。因而，僅在(θ /2 π ) T的期間構(gòu)成振蕩時(shí)鐘信號(hào)CL的頻率Δ f，或Δ f的頻率， 其結(jié)果，振蕩時(shí)鐘信號(hào)CL的相位為以正比于θ的量超前，或以正比于θ的量滯后。下面，就PLL電路100的相位同步方法，用圖6的工作流程圖進(jìn)行說明。輸入步驟Sl首先，由基準(zhǔn)時(shí)鐘信號(hào)的輸入端子1輸入的時(shí)鐘信號(hào)FR被輸入至相位比較器2。另外，來自VC04的振蕩時(shí)鐘信號(hào)CL用分頻器5分頻至1/N，將其作為比較時(shí)鐘信號(hào)FP輸入 至相位比較器2。相位比較步驟S2接著，在相位比較器2中，執(zhí)行輸入的基準(zhǔn)時(shí)鐘信號(hào)FR與比較時(shí)鐘信號(hào)FP的相位 比較。相位比較器2比較相位差，將H電平矩形波信號(hào)的時(shí)間寬度或L電平矩形波信號(hào)的 時(shí)間寬度正比于相位差的矩形波作為相位差檢測信號(hào)PD輸出。相位比較器2在檢測出比較時(shí)鐘信號(hào)FP的相位滯后時(shí)，為使相位提前而輸出使 Sffl置于ON的電壓Vcc伏的H電平矩形波信號(hào)。H電平矩形波信號(hào)的時(shí)間寬度正比于相位 差。其時(shí)間寬度是(θ/2 π )T的期間。相位一致時(shí)，相位比較器2輸出電壓Vcc/2的信號(hào)。相位比較器2檢測到比較時(shí)鐘信號(hào)FP的相位超前時(shí)，為使相位推后而輸出使SW2 置于ON的電壓0伏(GND)的L電平矩形波信號(hào)。L電平矩形波信號(hào)的時(shí)間寬度正比于相位 差。其時(shí)間寬度是(θ/2 π )T的期間。這里，假定相位比較器2的輸出如下。H電平大致等于電源電壓Vcc，是比Vcc/2充分高的電位，L電平大致等于接地電 位GND = 0伏，是比Vcc/2充分低的電位。另外，標(biāo)準(zhǔn)電平大致等于Vcc/2，是比Vcc充分低，比GND充分高的電位。這些設(shè)定，通過選擇R1、R2、R3、R4的值是可實(shí)現(xiàn)的(例如，Rl、R4 < R2、R3)。電平移動(dòng)步驟S3從該相位比較器2輸出的相位差檢測信號(hào)PD成為電平移動(dòng)器3的輸入。這里，電平移動(dòng)器3構(gòu)成為如例圖2所示，圖2的SWl在大致Vcc的電位輸入時(shí)動(dòng) 作并將R2短路，而這以外的電位輸入則不動(dòng)作，另外，圖2的SW2在大致GND的電位輸入時(shí) 動(dòng)作并將R3短路，而這以外的電位輸入則不動(dòng)作。在電平移動(dòng)器3中，削除該相位檢測信號(hào)PD的過沖或下沖，將H電平變換成Vh = Vcc X ((R3+R4) / (R1+R3+R4))將L電平變換成Vl = (R4/ (R1+R4+R3))，再將基準(zhǔn)電平變換成Vn = ((R3+R4)/(R1+R2+R3+R4))，作為輸往VC04的頻率控制電壓輸入至VC04。振蕩步驟S4VC04將H電平矩形波信號(hào)的時(shí)間寬度變換至要在1周期的間隔上削減的相位量， 進(jìn)行振蕩。另外，將L電平矩形波信號(hào)的時(shí)間寬度變換至要在1周期的間隔上附加的相位 量，進(jìn)行振蕩。S卩，在被輸入至VC04的頻率控制電壓的1周期T內(nèi)，在該1周期的間隔上要附加 或削減的相位量，作為H電平矩形波信號(hào)的時(shí)間寬度或L電平矩形波信號(hào)的時(shí)間寬度被包 含。VC04讀出該時(shí)間寬度，并按照根據(jù)該時(shí)間寬度調(diào)整振蕩相位后的時(shí)鐘信號(hào)CL進(jìn)行振蕩。上述的動(dòng)作示于圖4，在比較時(shí)鐘信號(hào)FP比基準(zhǔn)時(shí)鐘信號(hào)FR的相位滯后時(shí)，以正 比于該相位差的時(shí)間寬度從電平移動(dòng)器3輸出Vh，在比較時(shí)鐘信號(hào)FP比基準(zhǔn)時(shí)鐘信號(hào)FR 的相位超前時(shí)，以正比于該相位差的時(shí)間寬度從電平移動(dòng)器3輸出\。另外，在不輸出
8Vl的時(shí)候，電平移動(dòng)器3的輸出被保持在Vn。再者，在比較時(shí)鐘信號(hào)FP與基準(zhǔn)時(shí)鐘信號(hào)FR之間沒有相位差時(shí)，亦即，相位同步 確立時(shí)也輸出\。輸出步驟S5從VC04輸出的振蕩時(shí)鐘信號(hào)CL，一部分作為從PLL電路的輸出，從輸出端子7向 外部輸出，另一部分作為分支被輸入至分頻器5。分頻步驟S6振蕩時(shí)鐘信號(hào)CL由分頻器5N分頻，作為比較時(shí)鐘信號(hào)FP，再次反饋到相位比較器 2。本實(shí)施例的PLL電路在相位同步確立后，相位比較器2的輸出為穩(wěn)定的基準(zhǔn)電平 電壓Vcc/2，接受它的電平移動(dòng)器的輸出也成為穩(wěn)定的VC04的基準(zhǔn)電平Vn，可以預(yù)測，從 VC04的輸出頻率，即PLL電路的輸出頻率因此成為變動(dòng)小的時(shí)鐘輸出。在本實(shí)施例中，不用傳遞函數(shù)記述PLL的動(dòng)作，而作為基準(zhǔn)時(shí)鐘信號(hào)FR的1周期 部分的相位調(diào)整量的數(shù)列進(jìn)行處理。例如，在相位比較器2中，檢測到比較時(shí)鐘信號(hào)FP比 基準(zhǔn)時(shí)鐘信號(hào)FR的相位滯后或超前僅是θ時(shí)，其檢測信號(hào)波形成為圖5。這里，將Vn的位置作為基準(zhǔn)線，觀察該波形的H電平部分和L電平部分時(shí)，從圖3 的VC04的特性，如圖5所示，H電平部分構(gòu)成使相位超前的要素，L電平部分構(gòu)成使相位滯 后的要素。S卩，相對于基準(zhǔn)時(shí)鐘信號(hào)FR，檢測到比較時(shí)鐘信號(hào)FP的θ的相位滯后時(shí)，能夠根 據(jù)圖5所示的相位超前要素使比較時(shí)鐘信號(hào)FP的相位超前正比于基準(zhǔn)時(shí)鐘信號(hào)FR與比較 時(shí)鐘信號(hào)FP的相位差θ的量。另外，相對于基準(zhǔn)時(shí)鐘信號(hào)FR，當(dāng)檢測到比較時(shí)鐘信號(hào)FP 的θ的相位超前時(shí)，能夠根據(jù)圖5所示的相位滯后要素使比較時(shí)鐘信號(hào)FP的相位滯后僅 是正比于基準(zhǔn)時(shí)鐘信號(hào)FR與比較時(shí)鐘信號(hào)FP的相位差θ的量。如以上所述，本實(shí)施例的PLL電路是裝有相位比較器2的電路，該相位比較器2進(jìn) 行相位比較的輸出信號(hào)具有H電平矩形波信號(hào)、L電平矩形波信號(hào)和基準(zhǔn)電平的3值輸出， 以對應(yīng)于檢測出的相位差的時(shí)間寬度輸出H電平信號(hào)或L電平信號(hào)，無相位差時(shí)輸出標(biāo)準(zhǔn) 電平電壓。另外，本實(shí)施例的PLL電路是裝有電平移動(dòng)器3的電路，其作用是使從相位比較器 2輸出的信號(hào)波形保持為矩形。上述電平移動(dòng)器3是電平設(shè)定輸出電壓(Vn，VH，Vj的電路，使對應(yīng)于H電平輸出 Vh的VC04的輸出頻率(fQ+Af)與基準(zhǔn)電壓Vn的時(shí)鐘頻率(fQ)的差(Af)和對應(yīng)于上述 電平移動(dòng)器3的L電平輸出\的VC04的輸出頻率Δ f)與基準(zhǔn)電壓Vn的時(shí)鐘頻率坑) 的差(Δ f)成為絕對值相等但符號(hào)相反(I Δ f I =卜Δ f I)。另外，本實(shí)施例的PLL電路是將基準(zhǔn)時(shí)鐘信號(hào)的1周期部分的相位差作為以1個(gè) 計(jì)量單位的數(shù)列進(jìn)行動(dòng)作分析及設(shè)計(jì)的電路。關(guān)于這一點(diǎn)，在下面說明。以下說明定量描述這些電路動(dòng)作的數(shù)學(xué)模型。若將在時(shí)刻t = 0的基準(zhǔn)時(shí)鐘信號(hào)FR與比較時(shí)鐘信號(hào)FP的相位差設(shè)為θ，則在 時(shí)刻t > 0時(shí)的相位差Ψ (t)由下式給出。[式1]
9
可是，將在時(shí)刻t= (n-l)T(n = 1,2,3,...)的基準(zhǔn)時(shí)鐘信號(hào)FR與比較時(shí)鐘信號(hào) FP的相位差(從基準(zhǔn)時(shí)鐘信號(hào)FR的相位減去比較時(shí)鐘信號(hào)FP的相位后的值)作為θ , 在(n-l)T<t<nT的期間輸入至VC04的電壓v(t)用階躍函數(shù)U(t)表示[式2]
[式3] 如果那樣，則在比較時(shí)鐘信號(hào)FP比基準(zhǔn)時(shí)鐘信號(hào)FR的相位滯后(θ > 0)時(shí)， 構(gòu)成為下式。[式4]v(t) = Vh · U [t- (n-1) Τ] -Vh · U (t_ τ n)+Vn · U (t-τ n)-Vn · U (t-nT)這與[式5] 同值。若將上式v(t)代入g(v)，將g變換成時(shí)間t的函數(shù)，則得到[式6] 同樣，在比較時(shí)鐘信號(hào)FP比基準(zhǔn)時(shí)鐘信號(hào)FR相位超前(θ μ < 0)的情況下，[式7]ν (t) = Vl · U [t- (n-1) Τ] -Vl · U (t_ τ η)+Vn · U (t- τ η) -V · U (t-nT)這與[式8] 同值。若將上述v(t) RAg(v)中，將g變換成時(shí)間t的函數(shù)，則得到[式9] 因而，在(n-1) T < t彡nT中，頻率變化量g (t)如果匯總(θ ^ > 0)和(θ < 0) 的兩種情況來表現(xiàn)，則有下式。[式10] 用這可以計(jì)算t = ηΤ時(shí)相位差θ η[式11] 若計(jì)算該式的定積分，則構(gòu)成[式 12] 這樣的等比數(shù)列的循環(huán)公式。因而，下式成為表示每個(gè)周期T的相位差變化的數(shù)學(xué)模型。[式13] 可是，該數(shù)列的收斂條件是本實(shí)施例的PLL電路的閉鎖條件，且[式 14] 必須滿足。相反，如果滿足上述條件，則意味著不管初期(時(shí)刻t = 0)相位差是什么值都必 須閉鎖。另外，由此可知，GT/NJI = 2時(shí)，在1周期內(nèi)成為相位差0。即，采用本實(shí)施例的數(shù)學(xué)模型，在可以提供解析PLL電路動(dòng)作的方法的同時(shí)，可以 把握對于本實(shí)施例的PLL電路的階躍相位輸入的響應(yīng)動(dòng)作，再者，也使得閉鎖時(shí)間的設(shè)計(jì) 成為可能。
如以上所述，本實(shí)施例的PLL電路的特征在于，設(shè)有這樣的相位比較器，它在該基 準(zhǔn)時(shí)鐘信號(hào)的每一個(gè)周期，執(zhí)行基準(zhǔn)時(shí)鐘信號(hào)與比較時(shí)鐘信號(hào)的相位比較，生成具有高電 壓電平、低電壓電平及基準(zhǔn)電平等3值的矩形波信號(hào)，高電壓電平的矩形波信號(hào)的時(shí)間寬 度與低電壓電平的矩形波信號(hào)的時(shí)間寬度正比于相位差，無相位差時(shí)，不輸出高電壓電平 的矩形波信號(hào)和低電壓電平的矩形波信號(hào)，而輸出基準(zhǔn)電平。另外，PLL電路的特征在于，設(shè)有輸出其頻率對應(yīng)于所輸入的電壓值的時(shí)鐘信號(hào)的 VCO (電壓控制振蕩器，以下稱為VC0)，將上述VCO輸出的時(shí)鐘信號(hào)N分頻(N為自然數(shù))后 的信號(hào)作為比較時(shí)鐘信號(hào)，反饋至上述相位比較器。再者，PLL電路的特征在于設(shè)有這樣的電平移動(dòng)器，該電平移動(dòng)器對應(yīng)于相位比較 器輸出的高電壓電平矩形波信號(hào)的電壓值和低電壓電平矩形波信號(hào)的電壓值及基準(zhǔn)電平 電壓值將電平變換到適當(dāng)?shù)目刂齐妷褐瞪?，作為對VCO的輸入。這樣，PLL電路可以設(shè)置具有任意的電壓_頻率特性的VCO。另外，PLL電路將以數(shù)列表達(dá)PLL電路響應(yīng)的數(shù)學(xué)模型作為工作原理。產(chǎn)業(yè)上利用的可能性如以上所述，依據(jù)本實(shí)施例的PLL電路，上述的3值輸出的相位比較器是被稱為 「相位頻率比較器」的類型，成為被廣泛集成電路(IC)化的比較器，若使用這樣的通用的相 位比較器，由于沒有必要設(shè)計(jì)專用的相位比較器，可以得到降低該部分設(shè)計(jì)成本的PLL電路。而且，相位同步確立后，作為VCO輸入只是穩(wěn)定的基準(zhǔn)電平電壓，因此作為PLL電 路的輸出頻率變動(dòng)小。另外，相位收斂條件若決定于[式I5]I θη| < ε( ε是相位同步確立后的容許相位差的最大值)則從滿足于此式的η，也可以立即算出收斂速度是ηΧΤ，保持了所謂現(xiàn)有的PLL電 路的優(yōu)點(diǎn)。再者，在數(shù)列的收斂條件式中，其收斂范圍是現(xiàn)有PLL電路的2倍，因此可得到電 路設(shè)計(jì)自由度擴(kuò)大的PLL電路。
權(quán)利要求
一種鎖相環(huán)(PLL)電路，具有相位比較器，輸入基準(zhǔn)時(shí)鐘信號(hào)和比較時(shí)鐘信號(hào)并比較基準(zhǔn)時(shí)鐘信號(hào)的相位與比較時(shí)鐘信號(hào)的相位，生成并輸出具有對應(yīng)于相位差的時(shí)間寬度的預(yù)定電壓電平的矩形波信號(hào)；電壓控制振蕩器(VCO)，輸入從該相位比較器輸出的信號(hào)，輸出其頻率對應(yīng)于該信號(hào)的電壓電平的時(shí)鐘信號(hào)；分頻器，將從該電壓控制振蕩器輸出的時(shí)鐘信號(hào)被N分頻(N為自然數(shù))后的信號(hào)作為比較時(shí)鐘信號(hào)反饋至所述相位比較器；其特征在于所述鎖相環(huán)電路根據(jù)將所述基準(zhǔn)時(shí)鐘信號(hào)的1周期部分的相位差作為1個(gè)計(jì)量單位的下述數(shù)列的收斂條件進(jìn)行動(dòng)作，使輸入到所述相位比較器中的所述基準(zhǔn)時(shí)鐘信號(hào)與所述比較時(shí)鐘信號(hào)的相位差為0θn＝(1一((G·T)/(2π·N)))n·θn自然數(shù)π圓周率G對應(yīng)于VCO的電壓 頻率特性的常數(shù)T基準(zhǔn)時(shí)鐘信號(hào)的振蕩周期N分頻器的分頻數(shù)(自然數(shù))θ時(shí)刻0的相位差θn時(shí)刻nT的相位差。
全文摘要
鎖相環(huán)(PLL)電路中設(shè)有相位比較器(2)，作了基準(zhǔn)時(shí)鐘信號(hào)和比較時(shí)鐘信號(hào)的相位比較后的相位比較信號(hào)具有高電壓(以下記為H)電平、低電壓(以下記為L)電平及基準(zhǔn)電平等(3)值輸出，以對應(yīng)于檢測出的相位差的時(shí)間寬度輸出H或L電平信號(hào)，無相位差時(shí)輸出基準(zhǔn)電平信號(hào)；電平移動(dòng)器(3)，使來自相位比較器(2)的相位比較信號(hào)的波形保持為矩形；電壓控制振蕩器即VCO(4)，輸入H電平信號(hào)來使相位提前，輸入L電平信號(hào)來使相位推后；分頻器(5)，將從VCO輸出的振蕩時(shí)鐘脈沖分頻并作為比較時(shí)鐘信號(hào)。
文檔編號(hào)H03L7/08GK101917190SQ20101027569
公開日2010年12月15日 申請日期2004年5月17日 優(yōu)先權(quán)日2004年5月17日
發(fā)明者藤原玄一 申請人:三菱電機(jī)株式會(huì)社