專利名稱：一種cmos超寬帶二分頻器結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于時鐘分頻技術(shù)領(lǐng)域，具體涉及一種基于標(biāo)準(zhǔn)CMOS工藝的適用于超寬 帶的二分頻器結(jié)構(gòu)。
背景技術(shù)：
隨著寬帶無線通信技術(shù)的發(fā)展，高性能時鐘電路越來越成為這一技術(shù)深入發(fā)展的 瓶頸。高頻分頻器作為高頻頻率綜合器的關(guān)鍵模塊之一，主要功能就是將系統(tǒng)最高時鐘二 分頻，并且根據(jù)需要輸出正交I、Q信號。此外，它可以將高速非50%占空比信號二分頻為 50%占空比信號。它不僅決定了系統(tǒng)的最高工作頻率，而且其性能將直接影響鎖相環(huán)電路的 相位噪聲以及功耗等等。目前，主流的分頻器包括以下三種類型1)電流模式鎖存器型(CML)(或稱之為源 極耦合邏輯(SCL)) ；2)注入鎖定型；3)再生型。相較于其他兩種結(jié)構(gòu)，CML結(jié)構(gòu)具有相對 較寬的工作頻帶，不僅如此，它對帶內(nèi)噪聲具有很好的抑制作用。因此CML結(jié)構(gòu)應(yīng)用最為廣 泛。傳統(tǒng)CML結(jié)構(gòu)的負(fù)載主要是由兩種構(gòu)成1)固定負(fù)載(電阻、處在線性工作的MOS 管)；2)動態(tài)負(fù)載。正是由于這種負(fù)載的使用使得CML的頻帶工作帶寬相對不夠?qū)?，以及?耗高等缺點。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于CMOS工藝的，適用于超寬帶的二分頻器。本發(fā)明提出的適用于超寬帶的二分頻器，其電路結(jié)構(gòu)包括兩個主從結(jié)構(gòu)差分模 擬D鎖存器，兩個D鎖存器接成負(fù)反饋形式，如圖2所示。其輸入為差分信號，見圖中 ('K和,可以為正弦波信號，也可以為方波信號。本發(fā)明中，兩個D鎖存器均由8個MOS管Ml—M8組成，其中，第七、第八MOS管 M7、M8構(gòu)成放大管，工作在時鐘的跟隨相，即信號CK的正半周期，其柵極接輸入信號；第五、 第六MOS管M5、M6構(gòu)成鎖存管，工作在時鐘的鎖存相，即信號CK的負(fù)半周期；第一、第二MOS 管Ml、M2構(gòu)成一對隨頻率變化的動態(tài)負(fù)載，與放大管一起構(gòu)成一種共源差分放大電路，提 供一定增益；第三MOS管M3構(gòu)成邏輯部分的動態(tài)偏置，工作在時鐘的跟隨相；第四MOS管 M4構(gòu)成鎖存部分的動態(tài)偏置，工作在時鐘的鎖存相。第四MOS管M4減小了輸出節(jié)點的動態(tài) 范圍，有利于降低功耗。
本發(fā)明中，還提供一個頻率到電壓的轉(zhuǎn)換電路。工作時，頻率到電壓的轉(zhuǎn)換電路會根據(jù) 輸入信號的頻率輸出一電壓給第一、第二 M1、M2管提供偏置，輸出電壓的大小隨頻率變化。所述頻率到電壓的轉(zhuǎn)換電路由電阻R1、電容Cl，二極管D1、電阻R2和電容C2，電 容C3、電阻R3組成；其中，電阻Rl與電容Cl構(gòu)成低通濾波器，輸出電壓的幅度與輸入信號 的頻率有關(guān)；二極管D1、電阻R2和電容C2完成交流-直流轉(zhuǎn)換功能；電容C3為隔直流電 容，電阻R3為隔交流信號電阻，提供直流電壓。
本發(fā)明在高頻時通過降低負(fù)載從而降低輸出節(jié)點的RC常數(shù)，提高電路的最高工 作頻率；在低頻時通過增大負(fù)載從而增大輸出節(jié)點的RC常數(shù)，降低電路最低工作頻率。通 過此項技術(shù)有效增加了分頻器的工作頻率范圍，其上下限頻率比可達(dá)250左右。本發(fā)明電 路同時具備低功耗、低噪聲、高速等性能。本發(fā)明具有以下有益效果
1、可以有效拓寬二分頻器的工作頻率范圍；
2、可以使二分頻器工作在百兆赫茲到幾十吉赫茲頻段；
3、可以在功耗、噪聲、寬帶、速度等性能之間得到很好的折中；
4、可以為寬帶無線通信系統(tǒng)，特別是超寬帶系統(tǒng)的設(shè)計帶來方便。


圖1為CML結(jié)構(gòu)的二分頻器框圖。圖2為CML結(jié)構(gòu)的二分頻器時序圖。圖3為本發(fā)明的二分頻器的具體電路圖。圖4為本發(fā)明的二分頻器跟隨相的電路圖。圖5為本發(fā)明的二分頻器鎖存相的電路圖。圖6為本發(fā)明的二分頻器頻率到電壓轉(zhuǎn)換的電路圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明進(jìn)一步詳細(xì)說明。圖1為CML結(jié)構(gòu)二分頻器的結(jié)構(gòu)框圖。該結(jié)構(gòu)包含兩個主從結(jié)構(gòu)差分D鎖存器， 這兩個鎖存器接成負(fù)反饋形式，輸入時鐘為差分信號(和 W,可以是正弦信號，也可以 是方波信號。輸出兩對正交差分信號Ο 和 JJ,o(|和胃。在時鐘的正半周期，主鎖存器 工作在跟隨狀態(tài)，其輸出()/、 JJ跟隨輸入胃、OQ ；從鎖存器工作在鎖存狀態(tài)，其輸出保持 不變，為前一個時鐘相位的輸出OQ、·。在時鐘的負(fù)半周期，主鎖存器工作在鎖存狀態(tài)， 其輸出保持不變，為前一個時鐘相位的輸出O/、 7 ；從鎖存器工作在跟隨狀態(tài)，其輸出OQ圖2為圖1的時序圖，輸出信號0/、 Τ和OQ、D J相互正交，且其頻率均為輸入信 號d、rw的一半。圖3為本發(fā)明提供的新型二分頻器的具體電路圖。MOS管M7、M8構(gòu)成邏輯部分， 工作在時鐘的跟隨相，即CK信號的正半周期，其柵極接輸入信號；MOS管M5、M6構(gòu)成鎖存部 分，工作在時鐘的鎖存相，即CK信號的負(fù)半周期；MOS管M1、M2構(gòu)成一對隨頻率變化的動態(tài) 負(fù)載，與邏輯部分一起構(gòu)成一種共源差分放大電路，提供一定增益；MOS管M3構(gòu)成邏輯部分 的動態(tài)偏置，工作在時鐘的跟隨相；MOS管M4構(gòu)成鎖存部分的動態(tài)偏置，工作在時鐘的鎖存 相。MOS管M4減小了輸出節(jié)點的動態(tài)范圍，有利于降低功耗，提高工作頻率。
圖4為本發(fā)明提供的新型二分頻器跟隨相的電路圖。此時MOS管M7或M8工作，MOS管 Ml、M2工作，其余管子均不工作。此電路構(gòu)成放大器，使輸出跟隨輸入。圖5為本發(fā)明提供的新型二分頻器鎖存相的電路圖。此時MOS管M5或M6工作，
4MOS管Ml、M2工作，其余管子均不工作。此電路構(gòu)成正反饋結(jié)構(gòu)，鎖存輸出信號，使其保持 不變。MOS管M4用于調(diào)節(jié)輸出節(jié)點擺幅，節(jié)省功耗，提高工作頻率。
圖6為本發(fā)明提供的新型二分頻器頻率到電壓轉(zhuǎn)換的電路圖。電阻Rl與電容Cl 構(gòu)成低通濾波器，輸出電壓的幅度與輸入信號的頻率有關(guān)；二極管D1、電阻R2和電容C2完 成交流_直流轉(zhuǎn)換功能；電容C3為隔直流電容，電阻R3為隔交流信號電阻，提供直流電壓。
權(quán)利要求
一種CMOS超寬帶二分頻器結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)包括兩個主從結(jié)構(gòu)差分模擬D鎖存器，兩個D鎖存器接成負(fù)反饋形式；其輸入為差分信號 和，為正弦波信號，或者以為方波信號。2010102818789100001dest_path_image002.jpg,2010102818789100001dest_path_image004.jpg
2.根據(jù)權(quán)利要求1所述的CMOS超寬帶二分頻器結(jié)構(gòu)，其特征在于所述D鎖存器由由8 個MOS管(Ml—M8)組成；其中，第七、第八MOS管(M7、M8)構(gòu)成放大管，工作在時鐘的跟隨 相，即信號CK的正半周期，其柵極接輸入信號；第五、第六MOS管(M5、M6)構(gòu)成鎖存管，工作 在時鐘的鎖存相，即信號CK的負(fù)半周期；第一、第二 MOS管(M1、M2)構(gòu)成一對隨頻率變化的 動態(tài)負(fù)載，與放大管一起構(gòu)成一種共源差分放大電路，提供一定增益；第三MOS管(M3)構(gòu)成 邏輯部分的動態(tài)偏置，工作在時鐘的跟隨相；第四MOS管(M4)構(gòu)成鎖存部分的動態(tài)偏置，工 作在時鐘的鎖存相。
3.根據(jù)權(quán)利要求1或2所述的CMOS超寬帶二分頻器結(jié)構(gòu)，其特征在于還包括一個頻率 到電壓的轉(zhuǎn)換電路；工作時，頻率到電壓的轉(zhuǎn)換電路根據(jù)輸入信號的頻率輸出電壓給第一、 第二 MOS管(Ml、M2)提供偏置，輸出電壓的大小隨頻率變化。
4.根據(jù)權(quán)利要求3所述的CMOS超寬帶二分頻器結(jié)構(gòu)，其特征在于所述頻率到電壓的轉(zhuǎn) 換電路由電阻R1、電容Cl，二極管D1、電阻R2和電容C2，電容C3、電阻R3組成；其中，電阻 Rl與電容Cl構(gòu)成低通濾波器；二極管D1、電阻R2和電容C2完成交流-直流轉(zhuǎn)換功能；電 容C3為隔直流電容，電阻R3為隔交流信號電阻，提供直流電壓。
全文摘要
本發(fā)明屬于時鐘分頻技術(shù)領(lǐng)域，具體為一種基于標(biāo)準(zhǔn)CMOS工藝的，適用于超寬帶的二分頻器結(jié)構(gòu)。這種二分頻器由兩個主從結(jié)構(gòu)差分模擬D鎖存器構(gòu)成。其中，每個D鎖存器分別由一對差分NMOS管作為放大部分、一對交叉耦合的正反饋NMOS管作為鎖存部分、一對PMOS管作為負(fù)載，一對時鐘控制NMOS管分別作為放大部分和鎖存部分的動態(tài)偏置。PMOS管偏置電壓大小隨頻率而變化，一個頻率到電壓的轉(zhuǎn)換電路給PMOS管負(fù)載提供偏置。本發(fā)明可有效增加分頻器的工作頻率范圍，其上下限頻率比可達(dá)250左右。本發(fā)明電路同時具備低功耗、低噪聲、高速等特點。
文檔編號H03L7/18GK101924553SQ201010281878
公開日2010年12月22日 申請日期2010年9月15日 優(yōu)先權(quán)日2010年9月15日
發(fā)明者梅年松, 洪志良 申請人:復(fù)旦大學(xué)