專利名稱：多倍數(shù)據(jù)率計數(shù)器、包括其的數(shù)據(jù)轉(zhuǎn)換器和圖像傳感器的制作方法
多倍數(shù)據(jù)率計數(shù)器、包括其的數(shù)據(jù)轉(zhuǎn)換器和圖像傳感器
相關(guān)申請的交叉引用
本申請要求于2009年9月25日提交韓國知識產(chǎn)權(quán)局的韓國專利申請 No. 2009-0091132在35USC § 119下的優(yōu)先權(quán)，通過引用將其公開的全部內(nèi)容合并于此。技術(shù)領(lǐng)域
本發(fā)明一般涉及計數(shù)器，并且更具體地，涉及根據(jù)具有多倍數(shù)據(jù)率(MDR)的時鐘 信號來計數(shù)的計數(shù)器，以及涉及包括這樣的計數(shù)器的數(shù)據(jù)轉(zhuǎn)換器和圖像傳感器。
背景技術(shù)：
在各種各樣的電子設(shè)備中使用計數(shù)器來將諸如光強、聲音強度、時間等的物理量 轉(zhuǎn)變?yōu)閿?shù)字信號。例如，圖像傳感器從入射光捕獲圖像，并包括用于將來自像素陣列的模擬 信號轉(zhuǎn)變?yōu)閿?shù)字信號的模數(shù)轉(zhuǎn)換器(ADC)。ADC包括根據(jù)時鐘信號計數(shù)的一個或多個計數(shù)ο
計數(shù)器的操作速度和功耗影響包括計數(shù)器的設(shè)備和/或系統(tǒng)的性能。例如，互補 金屬氧化物半導體(CM0Q圖像傳感器包括相對大量的計數(shù)器來將從有源像素傳感器陣列 一列一列輸出的模擬信號轉(zhuǎn)變?yōu)閿?shù)字信號。隨著圖像傳感器的分辨率的提高，計數(shù)器的數(shù) 量增加。在該情況下，計數(shù)器的配置、操作速度和功耗確定圖像傳感器的性能。發(fā)明內(nèi)容
因此，根據(jù)本發(fā)明的一般方面的計數(shù)器根據(jù)時鐘信號來執(zhí)行多倍數(shù)據(jù)率計數(shù)以增 強性能。
根據(jù)本發(fā)明的示例實施例的計數(shù)器包括緩沖器單元和波紋計數(shù)器。緩沖器單元通 過在終止時間點之前緩沖至少一個時鐘信號來生成計數(shù)的至少一個最低有效信號。波紋 (ripple)計數(shù)器通過響應于最低有效信號中的至少一個依次反轉(zhuǎn)(toggle)來生成計數(shù)的 至少一個最高有效信號。
在本發(fā)明的示例實施例中，緩沖器單元包括時鐘緩沖器，被配置為緩沖時鐘信號 以生成計數(shù)的最低有效信號。
在本發(fā)明的另一實施例中，波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于最 低有效信號依次反轉(zhuǎn)以生成至少一個最高有效信號。波紋計數(shù)器的每個觸發(fā)器是負沿觸發(fā) 的觸發(fā)器或正沿觸發(fā)的觸發(fā)器之一。計數(shù)是向上計數(shù)或向下計數(shù)之一。
在本發(fā)明的又一示例實施例中，緩沖器單元包括第一時鐘緩沖器，被配置為緩沖 第一時鐘信號以生成第一緩沖時鐘信號。緩沖器單元還包括第二時鐘緩沖器，被配置為緩 沖第二時鐘信號以生成第二緩沖時鐘信號。第一時鐘信號與第二時鐘信號有相移。計數(shù)器 還包括邏輯單元，被配置為由第一和第二緩沖時鐘信號生成第一最低有效信號，以及第一 和第二緩沖時鐘信號之一是第二最低有效信號。
在本發(fā)明的另一示例實施例中，波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于第二最低有效信號依次反轉(zhuǎn)以生成至少一個最高有效信號。波紋計數(shù)器的每個觸發(fā)器是 負沿觸發(fā)的觸發(fā)器或正沿觸發(fā)的觸發(fā)器之一。
在本發(fā)明的再一示例實施例中，計數(shù)是利用滯后第一和第二緩沖時鐘信號之一的 第二最低有效信號進行的向上計數(shù)?？商娲兀嫈?shù)是利用超前第一和第二緩沖時鐘信號 之一的第二最低有效信號進行的向下計數(shù)。
根據(jù)本發(fā)明的另一示例實施例的計數(shù)器包括緩沖器單元，被配置為通過緩沖具有 頻率的至少一個時鐘信號來生成計數(shù)的至少一個最低有效信號。計數(shù)器還包括波紋計數(shù) 器，被配置為通過響應于最低有效信號中的至少一個依次反轉(zhuǎn)來生成計數(shù)的至少一個最高 有效信號，其中在時鐘信號的每個周期更新該計數(shù)多次以形成多倍數(shù)據(jù)率(MDR)計數(shù)器。
在本發(fā)明的示例實施例中，緩沖器單元包括時鐘緩沖器，被配置為緩沖時鐘信號 以生成計數(shù)的最低有效信號。波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于最低有效 信號依次反轉(zhuǎn)以生成至少一個最高有效信號。在該情況下，在時鐘信號的每個周期更新該 計數(shù)兩次以形成雙倍數(shù)據(jù)率(DDR)計數(shù)器。
在本發(fā)明的另一實施例中，緩沖器單元包括第一時鐘緩沖器，被配置為緩沖第一 時鐘信號以生成第一緩沖時鐘信號。緩沖器單元還包括第二時鐘緩沖器，被配置為緩沖第 二時鐘信號以生成第二緩沖時鐘信號，其中第一時鐘信號與第二時鐘信號有相移。
而且，計數(shù)器還包括邏輯單元，被配置為由第一和第二緩沖時鐘信號生成第一最 低有效信號，其中所述第一和第二緩沖時鐘信號之一是第二最低有效信號。而且，波紋計數(shù) 器包括至少一個觸發(fā)器，被配置為響應于第二最低有效信號依次反轉(zhuǎn)以生成至少一個最高 有效信號。例如，第一和第二緩沖時鐘信號相移90°，在時鐘信號的每個周期更新該計數(shù)四 次以形成四倍數(shù)據(jù)率(QDR)計數(shù)器。
根據(jù)本發(fā)明的另一方面，一種數(shù)據(jù)轉(zhuǎn)換器包括參考生成器，用于生成參考信號； 比較器，用于將參考信號與測量的圖像信號相比較，以生成指示終止時間點的比較信號；以 及計數(shù)器，用于從開始時間點計數(shù)到終止時間點。計數(shù)器包括緩沖器單元，被配置為通過 從開始時間點直到終止時間點緩沖至少一個時鐘信號，來生成計數(shù)的至少一個最低有效信 號。計數(shù)器還包括波紋計數(shù)器，被配置為通過響應于最低有效信號的至少一個依次反轉(zhuǎn)，來 生成計數(shù)的至少一個最高有效信號。
在本發(fā)明的示例實施例中，數(shù)據(jù)轉(zhuǎn)換器的緩沖器單元包括時鐘緩沖器，被配置為 緩沖時鐘信號以生成計數(shù)的最低有效信號。波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響 應于最低有效信號依次反轉(zhuǎn)以生成至少一個最高有效信號。在該情況下，在時鐘信號的每 個周期更新該計數(shù)兩次以形成雙倍數(shù)據(jù)率(DDR)計數(shù)器。
在本發(fā)明的又一實施例中，緩沖器單元包括第一時鐘緩沖器，被配置為緩沖第一 時鐘信號以生成第一緩沖時鐘信號。緩沖器單元還包括第二時鐘緩沖器，被配置為緩沖第 二時鐘信號以生成第二緩沖時鐘信號。計數(shù)器還包括邏輯單元，被配置為由第一和第二緩 沖時鐘信號生成第一最低有效信號，其中第一和第二緩沖時鐘信號之一是第二最低有效信 號。
而且，波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于第二最低有效信號依次 反轉(zhuǎn)以生成所述至少一個最高有效信號。在該情況下，第一和第二緩沖時鐘信號相移90°， 在時鐘信號的每個周期更新該計數(shù)四次以形成四倍數(shù)據(jù)率(QDR)計數(shù)器。
根據(jù)本發(fā)明的另一方面的圖像傳感器包括具有多個像素的像素陣列，每個像素生 成各個像素信號。圖像傳感器還包括模數(shù)轉(zhuǎn)換器，用于將各個像素信號轉(zhuǎn)變?yōu)閿?shù)字信號。圖 像傳感器還包括圖像信號處理器，用于處理數(shù)字信號。
圖像傳感器的模數(shù)轉(zhuǎn)換器包括參考生成器，用于生成參考信號；比較器，用于將 參考信號與所述像素信號相比較，以生成指示終止時間點的比較信號；以及計數(shù)器，用于從 開始時間點計數(shù)到終止時間點以生成數(shù)字信號。計數(shù)器包括緩沖器單元，被配置為通過從 開始時間點直到終止時間點緩沖至少一個時鐘信號來生成數(shù)字信號的至少一個最低有效 信號。計數(shù)器還包括波紋計數(shù)器，被配置為通過響應于最低有效信號中的至少一個依次反 轉(zhuǎn)來生成數(shù)字信號的至少一個最高有效信號。
在本發(fā)明的示例實施例中，圖像傳感器還包括模擬相關(guān)雙倍采樣(CDQ單元，生 成代表由像素生成的各個重置信號和各個測量圖像信號之差的像素信號。圖像傳感器還包 括鎖存器，在終止時間點處存儲由計數(shù)器輸出的數(shù)字信號。
在本發(fā)明的另一示例實施例中，圖像傳感器還包括第一鎖存器，在像素信號是重 置信號時生成的第一終止時間點處存儲由計數(shù)器輸出的第一數(shù)字信號。圖像傳感器還包括 第二鎖存器，在像素信號是測量圖像信號時生成的第二終止時間點處存儲由計數(shù)器輸出的 第二數(shù)字信號。在該情況下，圖像信號處理器確定第一和第二數(shù)字信號之差用于數(shù)字相關(guān) 雙倍采樣。
在本發(fā)明的再一示例實施例中，針對所述像素的各個列來形成計數(shù)器。
在本發(fā)明的另一示例實施例中，計數(shù)器被配置為從第一開始時間點計數(shù)到第一終 止時間點以生成第一數(shù)字信號，該第一數(shù)字信號在第一終止時間點之后反相以生成負的數(shù) 字信號。另外，計數(shù)器被配置為從所反相的數(shù)字信號開始在第二開始時間點到第二終止時 間點期間計數(shù)以生成第二數(shù)字信號。在該情況下，第一終止時間點對應于作為重置信號的 像素信號，以及第二終止時間點對應于作為測量圖像信號的像素信號。
在本發(fā)明的又一示例實施例中，圖像傳感器包括時鐘輸入電路，用于根據(jù)第一終 止時間點處的最低有效信號，生成將由緩沖器單元緩沖的至少一個時鐘信號，以防止第二 開始時間點處的比特錯誤。
在本發(fā)明的示例實施例中，圖像傳感器的緩沖器單元包括時鐘緩沖器，被配置為 緩沖時鐘信號以生成計數(shù)的最低有效信號。波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響 應于最低有效信號依次反轉(zhuǎn)以生成至少一個最高有效信號。在該情況下，在時鐘信號的每 個周期更新該計數(shù)兩次以形成雙倍數(shù)據(jù)率(DDR)計數(shù)器。
在本發(fā)明的另一示例實施例中，緩沖器單元包括第一時鐘緩沖器，被配置為緩沖 第一時鐘信號以生成第一緩沖時鐘信號。緩沖器單元還包括第二時鐘緩沖器，被配置為緩 沖第二時鐘信號以生成第二緩沖時鐘信號。計數(shù)器還包括邏輯單元，被配置為由第一和第 二緩沖時鐘信號生成第一最低有效信號，其中第一和第二緩沖時鐘信號之一是第二最低有 效信號。
而且，波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于第二最低有效信號依次 反轉(zhuǎn)以生成至少一個最高有效信號。第一和第二緩沖時鐘信號相移90°，在時鐘信號的每 個周期更新該計數(shù)四次以形成四倍數(shù)據(jù)率(QDR)計數(shù)器。
在本發(fā)明的再一示例實施例中，計數(shù)器被配置為從第一開始時間點向上計數(shù)或向9下計數(shù)到第一終止時間點以生成第一數(shù)字信號。另外，計數(shù)器被配置為在第一終止時間點 之后從第一數(shù)字信號以相反方向計數(shù)到第二終止時間點以生成第二數(shù)字信號。第一終止時 間點對應于作為重置信號的像素信號，以及第二終止時間點對應于作為測量圖像信號的像 素信號。
在本發(fā)明的另一示例實施例中，圖像傳感器包括時鐘輸入電路，根據(jù)第一終止時 間點處的最低有效信號，生成將由緩沖器單元緩沖的至少一個時鐘信號，以防止第二開始 時間點處的比特錯誤。
在本發(fā)明的示例實施例中，圖像傳感器的緩沖器單元包括時鐘緩沖器，被配置為 緩沖時鐘信號以生成計數(shù)的最低有效信號。波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響 應于由波紋計數(shù)器輸入的最低有效信號依次反轉(zhuǎn)以生成至少一個最高有效信號。在時鐘信 號的每個周期更新該計數(shù)兩次以形成雙倍數(shù)據(jù)率(DDR)計數(shù)器。
在本發(fā)明的另一示例實施例中，圖像傳感器的緩沖器單元包括第一時鐘緩沖器， 被配置為緩沖第一時鐘信號以生成第一緩沖時鐘信號。緩沖器單元還包括第二時鐘緩沖 器，被配置為緩沖第二時鐘信號以生成第二緩沖時鐘信號。計數(shù)器還包括邏輯單元，被配置 為由第一和第二緩沖時鐘信號生成第一最低有效信號，其中第一和第二緩沖時鐘信號之一 是第二最低有效信號。
而且，波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于第二最低有效信號依次 反轉(zhuǎn)以生成所述至少一個最高有效信號。第一和第二緩沖時鐘信號相移90°，在時鐘信號 的每個周期更新該計數(shù)四次以形成四倍數(shù)據(jù)率(QDR)計數(shù)器。
當圖像傳感器是CIS (CMOS圖像傳感器)時，本發(fā)明可以實現(xiàn)特定優(yōu)點。然而，可 以用使用計數(shù)器的其他類型的圖像傳感器來實現(xiàn)本發(fā)明。
以這種方式，多倍數(shù)據(jù)率(MDR)計數(shù)器在時鐘信號的每個周期計數(shù)多次，以實現(xiàn) 計數(shù)器更快并更有效的操作。


參考附圖，當參考附圖描述本發(fā)明的具體的示范性實施例時，本發(fā)明的上述和其 他特征和優(yōu)點將變得更加明顯，其中
圖1是根據(jù)本發(fā)明的示例實施例的計數(shù)器的框圖2是根據(jù)本發(fā)明的示例實施例的在圖1的計數(shù)器中的進一步部件的框圖3A和:3B是根據(jù)本發(fā)明的示例實施例的在圖2的計數(shù)器的鎖存操作期間信號的 時序圖4是根據(jù)本發(fā)明的示例實施例的在圖2的計數(shù)器的向上計數(shù)操作期間信號的時 序圖5A和5B是根據(jù)本發(fā)明的示例實施例的用于執(zhí)行向上計數(shù)操作的圖2的計數(shù)器 的電路圖6A是根據(jù)本發(fā)明的示例實施例的包括在計數(shù)器的緩沖器單元中的時鐘緩沖器 的電路圖6B和6C中每一個是根據(jù)本發(fā)明的示例實施例的在計數(shù)器的波紋計數(shù)器中的各 個觸發(fā)器的電路圖7是根據(jù)本發(fā)明的示例實施例的在圖2的計數(shù)器的向下計數(shù)操作期間信號的時 序圖8A和8B是根據(jù)本發(fā)明的示例實施例的用于執(zhí)行向下計數(shù)操作的圖2的計數(shù)器 的電路圖9是根據(jù)本發(fā)明的示例實施例的在圖2的計數(shù)器的雙倍數(shù)據(jù)率(DDR)計數(shù)操作 期間信號的時序圖10是根據(jù)本發(fā)明的示例實施例的圖1的計數(shù)器的進一步部件的框圖11A、11B、11C和IlD是根據(jù)本發(fā)明的示例實施例的在圖10的計數(shù)器的鎖存操 作期間信號的時序圖12是根據(jù)本發(fā)明的示例實施例的在圖10的計數(shù)器的向上計數(shù)操作期間信號的 時序圖13A和1 是根據(jù)本發(fā)明的示例實施例的用于執(zhí)行向上計數(shù)操作的圖10的計 數(shù)器的電路圖14是根據(jù)本發(fā)明的示例實施例的在圖10的計數(shù)器的向下計數(shù)操作期間信號的 時序圖15A和15B是根據(jù)本發(fā)明的示例實施例的用于執(zhí)行向下計數(shù)操作的圖10的計 數(shù)器的電路圖16是根據(jù)本發(fā)明的示例實施例的在圖10的計數(shù)器的四倍數(shù)據(jù)率(QDR)計數(shù)操 作期間信號的時序圖17示出了根據(jù)本發(fā)明的示例實施例的將傳統(tǒng)計數(shù)器和圖10的計數(shù)器相比較的 反轉(zhuǎn)數(shù)的表格；
圖18是根據(jù)本發(fā)明的示例實施例的包括多倍數(shù)據(jù)率計數(shù)器的數(shù)據(jù)轉(zhuǎn)換器的框 圖19是根據(jù)本發(fā)明的示例實施例的諸如包括模數(shù)轉(zhuǎn)換器(ADC)的圖像傳感器之 類的裝置的框圖20和21中的每一個是根據(jù)本發(fā)明的示例實施例的包括普通計數(shù)器的圖像傳感 器的框圖22是根據(jù)本發(fā)明的示例實施例的包括多個計數(shù)器的圖像傳感器的框圖23是根據(jù)本發(fā)明的示例實施例的在圖像傳感器中使用的計數(shù)器的框圖M是根據(jù)本發(fā)明的示例實施例的具有反相功能的圖23的計數(shù)器的電路圖25是根據(jù)本發(fā)明的示例實施例的圖M的計數(shù)器中的第二計數(shù)單元的電路圖沈是根據(jù)本發(fā)明的示例實施例的圖M的計數(shù)器的時鐘控制電路和時鐘輸入電 路的電路圖27示出了根據(jù)本發(fā)明的示例實施例的在使用圖M的計數(shù)器中的反相功能計數(shù) 期間計數(shù)的比特值的表格；
圖28A和28B是根據(jù)本發(fā)明的示例實施例的在使用圖M的計數(shù)器的反相功能來 進行計數(shù)操作期間信號的時序圖四是根據(jù)本發(fā)明的示例實施例的在包括圖M的計數(shù)器的圖22的圖像傳感器 中的相關(guān)雙倍采樣(CDS)操作期間信號的時序圖30是根據(jù)本發(fā)明的示例實施例的具有上下轉(zhuǎn)換功能的圖23的計數(shù)器的電路 圖31是根據(jù)本發(fā)明的示例實施例的圖30的計數(shù)器中的第一計數(shù)單元和第二計數(shù) 單元的電路圖32是根據(jù)本發(fā)明的示例實施例的圖30的計數(shù)器中的時鐘控制電路和時鐘輸入 電路的電路圖33示出了根據(jù)本發(fā)明的示例實施例的在使用圖30的計數(shù)器中的上下轉(zhuǎn)換功能 來進行計數(shù)操作期間計數(shù)的比特值的表格；
圖34A和34B是根據(jù)本發(fā)明的示例實施例的在使用圖30的計數(shù)器的上下轉(zhuǎn)換功 能來進行計數(shù)操作期間信號的時序圖35是根據(jù)本發(fā)明的示例實施例的在包括圖30的計數(shù)器的圖22的圖像傳感器 中的CDS操作期間信號的時序圖36是根據(jù)本發(fā)明的示例實施例的具有反相功能的圖23的計數(shù)器的電路圖37是根據(jù)本發(fā)明的示例實施例的圖36的計數(shù)器中的第三計數(shù)單元的電路圖38是根據(jù)本發(fā)明的示例實施例的圖36的計數(shù)器中的時鐘控制電路和時鐘輸入 電路的電路圖39圖示了根據(jù)本發(fā)明的示例實施例的提供給圖38的時鐘輸入電路的示例時鐘信號；
圖40示出了根據(jù)本發(fā)明的示例實施例的在使用圖36的計數(shù)器中的反相功能來進 行計數(shù)操作期間計數(shù)的比特值的表格；
圖41A、41B、41C和41D是根據(jù)本發(fā)明的示例實施例的在使用圖36的計數(shù)器的反 相功能來執(zhí)行計數(shù)操作期間信號的時序圖42是根據(jù)本發(fā)明的示例實施例的圖38的時鐘輸入電路的電路圖43是根據(jù)本發(fā)明的示例實施例的在包括圖36的計數(shù)器的圖22的圖像傳感器 中的CDS操作期間信號的時序圖44是根據(jù)本發(fā)明的示例實施例的具有上下轉(zhuǎn)換功能的圖23的計數(shù)器的電路 圖45是根據(jù)本發(fā)明的示例實施例的圖44的計數(shù)器中的第二計數(shù)單元和第三計數(shù) 單元的電路圖46是圖示根據(jù)本發(fā)明的示例實施例的使用圖44的計數(shù)器的上下轉(zhuǎn)換功能進行 的計數(shù)操作的表格；
圖47是根據(jù)本發(fā)明的示例實施例的在包括圖44的計數(shù)器的圖22的圖像傳感器 中的CDS操作期間信號的時序圖48是根據(jù)本發(fā)明的示例實施例的在計數(shù)方法期間的步驟的流程圖49是根據(jù)本發(fā)明的示例實施例的在數(shù)據(jù)轉(zhuǎn)變方法期間的步驟的流程圖；以及
圖50是根據(jù)本發(fā)明的示例實施例的在CDS方法期間的步驟的流程。
這里參考的附圖是為了圖示的清楚而做出的，并不一定成比例做出。在如上所述 的圖1至50中具有相同附圖標記的元件指代具有相似結(jié)構(gòu)和/或功能的元件，除非特別說 明。
具體實施方式
在此公開具體的示例實施例。然而，為了描述示例實施例的目的，在此公開的特定 結(jié)構(gòu)和功能細節(jié)僅僅是代表性的。然而，可以以許多變化形式來體現(xiàn)示例實施例，并且不應 該解釋為僅僅限于在此闡述的實施例。
因此，雖然示例實施例能夠有各種各樣的修改和變化形式，但是在附圖中通過示 例的方式示出了其實施例，并將在此詳細描述。然而，應該理解的是，沒有意圖將示例實施 例限制于所公開的特定形式，相反，示例實施例將覆蓋落入示例實施例的范圍內(nèi)的所有修 改、等效物和變化。貫穿于附圖的描述，同樣的標記指代同樣的元件。
在下文中，將參考在其中示出了一些示例實施例的附圖來更全面描述各種各樣的 示例實施例。然而，可以以許多不同的形式來體現(xiàn)本發(fā)明的構(gòu)思，并且不應該被解釋為限于 在此闡述的示例實施例。相反，這些示例實施例被提供來使得該公開將是完整和全面的，并 且將向本領(lǐng)域技術(shù)人員全面?zhèn)鬟_本發(fā)明構(gòu)思的范圍。在附圖中，為了清楚，可能夸張了層和 區(qū)域的尺寸和相對尺寸。貫穿于全文，同樣的標記指代同樣的元件。
將理解的是，雖然可以在此使用術(shù)語第一、第二、第三等來描述各種元件，但是不 應該由這些術(shù)語來限制這些元件。這些術(shù)語用于相互區(qū)分元件。從而，在下面討論的第一 元件可以被稱為第二元件而不脫離本發(fā)明構(gòu)思的教導。如在此使用的，術(shù)語“和/或”包括 一個或多個相關(guān)聯(lián)列出的項的任何和所有組合。
將理解的是，當元件被稱為與另一元件“相連”或“耦接”時，它可以直接與另一元 件相連或耦接，或者可以出現(xiàn)中間元件。相反，當元件被稱為與另一元件“直接相連”或“直 接耦接”時，沒有中間元件出現(xiàn)。應該以類似的方式來解釋用于描述元件之間關(guān)系的其他詞 (例如，“之間”對“直接之間”、“相鄰”對“直接相鄰”等)。
在此使用的術(shù)語僅僅是為了描述特定示例實施例的目的，而不試圖限制本發(fā)明構(gòu) 思。如在此使用的，單數(shù)形式“一”、“一個”和“該”也試圖包括復數(shù)形式，除了上下文清楚地 指示相反情況。還將理解的是，術(shù)語“包括”和/或“包含”當在該說明說中使用時，指定了 所述特征、整數(shù)、步驟、操作、元件和/或部件的出現(xiàn)，但是沒有排除一個或多個其他特征、 整數(shù)、步驟、操作、元件、部件和/或其集合的出現(xiàn)或添加。
還應該注意的是，在一些改變的實現(xiàn)方式中，所述的功能/動作可能以不同于附 圖中所述的順序發(fā)生。例如，根據(jù)所涉及的功能/動作，連續(xù)示出的兩幅附圖可能實際上基 本同時執(zhí)行或者可能有時以相反順序執(zhí)行。
圖1是根據(jù)本發(fā)明的示例實施例的計數(shù)器100的框圖。圖48是根據(jù)本發(fā)明的示 例實施例的在圖1的計數(shù)器的計數(shù)操作期間步驟的流程圖。
參考圖1，根據(jù)本發(fā)明的示例實施例，計數(shù)器100包括緩沖器單元10和波紋計數(shù)器 30。緩沖器單元10通過在終止時間點之前緩沖至少一個時鐘信號來生成計數(shù)的至少一個 最低有效信號(圖48的步驟S110)。例如，緩沖器單元10通過在終止時間點之前緩沖輸入 時鐘信號CLKI并通過在終止時間點處鎖存輸入時鐘信號CLKI，來生成一個或多個最低有 效位信號LSB。
還參考圖1，根據(jù)本發(fā)明的示例實施例，輸入信號INP的邏輯電平指示計數(shù)操作的 終止時間點。波紋計數(shù)器30通過響應于最低有效信號中的至少一個依次反轉(zhuǎn)來生成計數(shù)的至少一個最高有效信號(圖48的步驟120)。例如，波紋計數(shù)器生成響應于來自緩沖器單 元10的鎖存輸出信號LOUT依次反轉(zhuǎn)的最高有效位信號MSB。根據(jù)本發(fā)明的示例實施例，鎖 存輸出信號LOUT對應于由緩沖器單元10生成的最低有效位信號LSB之一。
根據(jù)本發(fā)明的方面，計數(shù)器100使用在輸入時鐘信號CLKI的每個周期多次更新的 計數(shù)來執(zhí)行多倍數(shù)據(jù)率(MDR)計數(shù)。例如，使用每輸入時鐘信號CLKI的循環(huán)周期更新兩次 的計數(shù)來執(zhí)行雙倍數(shù)據(jù)率(DDR)計數(shù)?？商娲?，使用每輸入時鐘信號CLKI的循環(huán)周期更 新四次的計數(shù)來執(zhí)行四倍數(shù)據(jù)率(QDR)計數(shù)。雖然在這里描述了這樣的DDR和QDR計數(shù)， 但是本發(fā)明還可以應用到其他多倍數(shù)據(jù)率計數(shù)。
圖2是根據(jù)本發(fā)明的示例實施例的計數(shù)器IOOa(類似于圖1的計數(shù)器100)的進 一步部件的框圖。
參考圖2，緩沖器單元IOa (類似于圖1的緩沖器單元10)包括第一計數(shù)單元110a。 另外，波紋計數(shù)器30a(類似于圖1的波紋計數(shù)器30)包括第二計數(shù)單元120a、第三計數(shù)單 元130a和第四計數(shù)單元140a。
在圖2中，圖1中的最低有效位信號LSB包括第一比特信號DW]，以及圖1中的最 高有效位信號MSB包括第二比特信號D[l]、第三比特信號D[2]和第四比特信號D[3]。第 一計數(shù)單元IlOa通過在計數(shù)操作的終止時間點之前緩沖輸入時鐘信號CLKI，并通過在終 止時間點處鎖存輸入時鐘信號CLKI，來生成第一比特信號D
。
響應于鎖存輸出信號LOUT (也就是第一比特信號D
)，波紋計數(shù)器30a生成依次 反轉(zhuǎn)的第二比特信號D[l]、第三比特信號D[2]和第四比特信號D[3]作為最高有效位信號 MSB。根據(jù)計數(shù)器IlOa的配置，鎖存輸出信號LOUT是第一比特信號D
或第一比特信號 D
的反相/D
之一。
在本發(fā)明的示例實施例中，第一計數(shù)單元IlOa響應于指示計數(shù)操作的終止時間 點的輸入信號INP，緩沖并鎖存輸入時鐘信號CLKI。以這種方式，第一計數(shù)單元IlOa生成 具有與輸入時鐘信號CLKI相同的邏輯電平的第一比特信號D
，直到終止時間點。從而， 作為計數(shù)的最低有效位的第一比特信號D
在計數(shù)操作期間與輸入時鐘信號CLKI類似地 反轉(zhuǎn)，并在終止時間點處被鎖存為輸入時鐘信號CLKI。
根據(jù)期望的計數(shù)比特數(shù)，波紋計數(shù)器30a包括多個計數(shù)單元。為了描述的簡化，圖 2中圖示了三個計數(shù)單元120a、130a和140a。然而，根據(jù)對于計數(shù)D
所期望的η比 特，可以用波紋計數(shù)器30a中任何數(shù)量的計數(shù)單元來實現(xiàn)本發(fā)明。在下文中，針對生成包括 由計數(shù)器IOOa生成的計數(shù)的數(shù)字信號的四比特計數(shù)DW]、D[1]、D[2]和D[3]的計數(shù)單元 IOOa的示例，來描述計數(shù)器IOOa的配置和操作。
還參考圖2，波紋計數(shù)器30a具有級聯(lián)配置，其中多個計數(shù)單元120a、130a和140a 依次串行耦接來響應于前一計數(shù)單元的輸出信號而執(zhí)行反轉(zhuǎn)。換言之，第二計數(shù)單元120a 響應于來自第一計數(shù)單元IlOa的鎖存輸出信號LOUT來執(zhí)行反轉(zhuǎn)，第三計數(shù)單元130a響應 于來自第二計數(shù)單元120a的輸出信號0UT2來執(zhí)行反轉(zhuǎn)，以及第四計數(shù)單元140a響應于 來自第三計數(shù)單元130a的輸出信號0UT3來執(zhí)行反轉(zhuǎn)。所以，最高有效信號D[l]、D[2]和 D[3]具有依次加倍的各個循環(huán)周期。
圖3A和:3B是根據(jù)本發(fā)明的示例實施例的在圖2的計數(shù)器的計數(shù)操作期間信號的 時序圖。在圖3A和;3B的示例中，輸入信號INP的下降沿指示計數(shù)操作的終止時間點Te。第一計數(shù)單元IlOa在輸入信號INP的下降沿之前緩沖輸入時鐘信號CLKI，并在輸入信號 INP的下降沿處鎖存輸入時鐘信號CLKI以生成第一比特信號D
。
圖3A圖示了在計數(shù)操作的終止時間點Te處輸入時鐘信號CLKI的邏輯電平是邏 輯低“L”的示例?？商娲?，圖:3B圖示了在計數(shù)操作的終止時間點Te處輸入時鐘信號CLKI 的邏輯電平是邏輯高“H”的示例。
參考圖3A和3B，第一比特信號D
與輸入時鐘信號CLKI相似地反轉(zhuǎn)，直到在終 止時間點Te處終止計數(shù)操作。還可以使用具有直接接收相同輸入時鐘信號CLKI的緩沖器 和/或鎖存器的第一計數(shù)單元IlOa和第二計數(shù)單元120a來得到圖3A和的類似結(jié)果。 然而，在該情況下，可能要求諸如反饋開關(guān)之類的額外部件來通過中斷第二比特信號D[l] 的反轉(zhuǎn)而阻止終止時間點Te處的比特錯誤。
在圖2中，第二計數(shù)單元120a響應于第一計數(shù)單元IlOa的輸出而不是輸入時鐘 信號來反轉(zhuǎn)。從而，用相對簡單的配置來實現(xiàn)計數(shù)器IOOa而無需用于中斷第二比特信號 D[l]的反轉(zhuǎn)的反饋開關(guān)。
圖2的計數(shù)器IOOa根據(jù)計數(shù)器IOOa的配置來執(zhí)行向上計數(shù)操作或向下計數(shù)操作 中的一個。在下文中，參考圖4、5和6來描述向上計數(shù)操作，以及參考7和8來描述向下計 數(shù)操作。
圖4是根據(jù)本發(fā)明的示例實施例的在圖2的計數(shù)器IOOa的向上計數(shù)操作期間信 號的時序圖。參考圖2和4，第一計數(shù)單元IlOa在終止時間點Te之前的計數(shù)操作期間作為 緩沖器操作，與輸入時鐘信號CLKI相類似地反轉(zhuǎn)，以生成第一比特信號D
。最高有效信 號D[1]、D[2]和D[3]分別響應于前一計數(shù)單元的輸出的下降沿來反轉(zhuǎn)。
換言之，第二比特信號D[l]響應于鎖存輸出信號L0UT(也就是第一比特信號 D
)的下降沿來反轉(zhuǎn)。第三比特信號D[2]響應于第二比特信號D[l]的下降沿來反轉(zhuǎn)，以 及第四比特信號D[3]響應于第三比特信號D[2]的下降沿來反轉(zhuǎn)。所以，如圖4所示，最高 有效位信號D[1]、D[2]和D[3]分別具有依次加倍的循環(huán)周期。以這種方式，(對于向上操 作)輸入時鐘信號CLKI的每半個周期，計數(shù)器IOOa的結(jié)果計數(shù)的二進制代碼D
增加 為 0000,0001,0010,OOllo
從而，計數(shù)器IOOa相比于傳統(tǒng)波紋計數(shù)器具有加倍的操作速度，因為計數(shù)器IOOa 每輸入時鐘信號CLKI的循環(huán)周期執(zhí)行兩次計數(shù)。這樣的計數(shù)被稱為雙倍數(shù)據(jù)率(DDR)計 數(shù)，并且計數(shù)器IOOa被稱為DDR計數(shù)器。使用這樣的加倍操作速度，計數(shù)器IOOa在給定計 數(shù)持續(xù)期中使用相同的時鐘信號，生成具有比傳統(tǒng)波紋計數(shù)器多一個比特的二進制代碼。
換言之，計數(shù)器IOOa能夠提供具有更高精確度的計數(shù)來影響圖像傳感器中斜坡 (ramp)信號的斜率。可替代地，雖然計數(shù)器IOOa使用相對于傳統(tǒng)波紋計數(shù)器一半頻率的 時鐘信號，但是在相同的計數(shù)持續(xù)期期間計數(shù)器IOOa提供具有相同比特數(shù)的計數(shù)。因此， DDR計數(shù)器IOOa因為輸入時鐘信號的頻率降低而具有降低的功耗，并且可以在DDR計數(shù)器 IOOa和包括DDR計數(shù)器IOOa的設(shè)備中提高操作裕度(margin)。
圖5A和5B分別是根據(jù)本發(fā)明的示例實施例的每個用于執(zhí)行向上計數(shù)操作的計數(shù) 器IOOb和IOOc (類似于圖2的計數(shù)器100a)的電路圖。
如圖5A所示，使用作為時鐘緩沖器IlOb的鎖存器來實現(xiàn)圖2的第一計數(shù)單元 110a。時鐘緩沖器IlOb具有接收輸入時鐘信號CLKI的數(shù)據(jù)端D、接收指示計數(shù)操作的終止時間點Te的輸入信號INP的時鐘端CK、以及輸出第一比特信號D
的輸出端Q。第一計 數(shù)單元lib緩沖輸入時鐘信號CLKI直到終止時間點Te，并在終止時間點Te處鎖存輸入時 鐘信號CLKI以生成第一比特信號D
。
如圖5A和5B所示，使用級聯(lián)耦接以生成最高有效位信號D[1]、D[2]和D[3]的多 個觸發(fā)器來實現(xiàn)圖2的波紋計數(shù)器30a。參考圖5A，使用負沿觸發(fā)的觸發(fā)器來實現(xiàn)第二計 數(shù)單元120b、第三計數(shù)單元130b和第四計數(shù)單元140b，以生成依次反轉(zhuǎn)的最高有效位信號 D[1]、D[2]和D[3]。參考圖5B，使用正沿觸發(fā)的觸發(fā)器來實現(xiàn)第二計數(shù)單元120c、第三計 數(shù)單元130c和第四計數(shù)單元140c，以生成依次反轉(zhuǎn)的最高有效位信號D [1]、D[2]和D [3]。
在圖5A中，第三計數(shù)單元130b和第四計數(shù)單元140b被實現(xiàn)為負沿觸發(fā)的觸發(fā) 器，使得前一計數(shù)單元的非反相輸出端(Q)與下一計數(shù)單元的數(shù)據(jù)端D耦接。在該情況下， 提供給下一計數(shù)單元的輸出信號OUTk對應于第k比特信號DDO，其中k是比一大的整數(shù)。
相反，圖5B的第三計數(shù)單元130c和第四計數(shù)單元140c被實現(xiàn)為正沿觸發(fā)的觸發(fā) 器，使得前一計數(shù)單元的反相輸出端(/Q)與下一計數(shù)單元的數(shù)據(jù)端D耦接。在該情況下， 提供給下一計數(shù)單元的輸出信號OUTk對應于第k比特信號D[k]的反相/DDO。所以，圖 5A和5B的計數(shù)器IOOb和IOOc都執(zhí)行如圖4所示的向上計數(shù)操作。
圖6A是根據(jù)本發(fā)明的示例實施例的圖2、5A、5B、8A或8B中或者圖1的緩沖器單 TU 10中的時鐘緩沖器110a、IlOb、110c、110d或IlOe的電路圖。參考圖6A，時鐘緩沖器包 括第一反相器101、第二反相器102、第一開關(guān)103和第二開關(guān)104。
第一反相器101的輸出與第二反相器102的輸入耦接，并且第二反相器102的輸 出經(jīng)由第二開關(guān)104與第一反相器101的輸入耦接，從而形成鎖存配置。在圖6A的示例中， 第二反相器102的輸出對應于非反相輸出端Q。第一開關(guān)103耦接在數(shù)據(jù)端D和第一反相 器101的輸入之間。將輸入時鐘信號CLKI施加到數(shù)據(jù)端D，將指示終止時間點的輸入信號 INP施加到第一開關(guān)103的控制端，并將輸入信號的反相/INP施加到第二開關(guān)104的控制 端。
在圖3A和;3B的示例中，輸入信號INP的下降沿指示終止時間點Te。在該情況下， 在終止時間點Te之前，導通第一開關(guān)103并關(guān)斷第二開關(guān)104，從而圖6A的緩沖器單元通 過緩沖輸入時鐘信號CLKI來執(zhí)行緩沖操作。
當輸入信號INP在終止時間點Te處從邏輯高轉(zhuǎn)變?yōu)檫壿嫷蜁r，關(guān)斷第一開關(guān)103 并導通第二開關(guān)104，從而在終止時間點Te處鎖存輸入時鐘信號CLKI的邏輯電平。所以， 非反相輸出端Q處的鎖存輸出信號LOUT在終止時間點Te之前與輸入時鐘信號CLKI相類 似地反轉(zhuǎn)，并在終止時間點Te處維持所鎖存的邏輯電平。
圖6B和6C是每個執(zhí)行反轉(zhuǎn)操作的觸發(fā)器的電路圖。圖6B是正沿觸發(fā)的觸發(fā)器 的電路圖，以及圖6C是負沿觸發(fā)的觸發(fā)器的電路圖。例如，可以在圖2的波紋計數(shù)器30a 內(nèi)使用圖6B和6C的每個觸發(fā)器。
參考圖6B，正沿觸發(fā)的觸發(fā)器包括第一反相器111、第二反相器112、第一開關(guān)113 和第二開關(guān)114。第一反相器111的輸出與第二反相器112的輸入耦接，以及第二反相器 112的輸出經(jīng)由第二開關(guān)與第一反相器111的輸入耦接，從而形成鎖存配置。
在圖6B的示例中，第一反相器11的輸出對應于反相輸出端/Q，以及第二反相器 112的輸出對應于非反相輸出端Q。第一開關(guān)113耦接在數(shù)據(jù)端D和第一反相器111的輸入16之間，以及第一開關(guān)113的控制端CK對應于時鐘端。將時鐘信號CLK施加到第一開關(guān)113 的控制端CK，并將時鐘信號的反相/CLK施加到第二開關(guān)114的控制端/CK。
圖6B的正沿觸發(fā)的觸發(fā)器還包括用于初始化觸發(fā)器的狀態(tài)的重置開關(guān)115。當響 應于重置信號RST導通重置開關(guān)115時，根據(jù)重置電壓VDD或GND，將反相輸出端/Q和輸出 端Q分別初始化為邏輯低或邏輯高。
當施加到控制端CK的時鐘信號CLK是邏輯低時，圖6B的觸發(fā)器處于即使數(shù)據(jù)段D 的邏輯電平改變也不改變輸出的存儲狀態(tài)中。當時鐘信號CLK從邏輯低轉(zhuǎn)變?yōu)檫壿嫺邥r， 也就是在時鐘信號CLK的上升沿處，將數(shù)據(jù)端D的邏輯電平傳輸?shù)椒欠聪噍敵龆薗。
圖6B的正沿觸發(fā)的觸發(fā)器在反相輸出端/Q與數(shù)據(jù)端D耦接時執(zhí)行反轉(zhuǎn)。當施加 到控制端CK的時鐘信號CLK轉(zhuǎn)變?yōu)檫壿嫷蜁r，導通第二開關(guān)114，并將數(shù)據(jù)端D設(shè)置為與非 反相輸出端Q相反的邏輯電平，另外，因為第一開關(guān)113關(guān)斷，所以觸發(fā)器的狀態(tài)不改變。
當圖6B中的時鐘信號CLK轉(zhuǎn)變?yōu)檫壿嫺邥r，導通第一開關(guān)113，并將反相輸出端的 邏輯電平施加到第一反相器111的輸入，從而將非反相輸出端Q的邏輯狀態(tài)反相。這樣，在 施加到控制端CK的時鐘信號CLK的每個上升沿處，正沿觸發(fā)的觸發(fā)器通過將存儲狀態(tài)從邏 輯高反相到邏輯低或者從邏輯低反相到邏輯高來執(zhí)行反轉(zhuǎn)。
參考圖6C，負沿觸發(fā)的觸發(fā)器具有與圖6B的正沿觸發(fā)的觸發(fā)器相似的配置，但是 將時鐘信號的反相/CLK施加到第一開關(guān)123的控制柵極/CK，并將時鐘信號CLK施加到第 二開關(guān)124的控制柵極CK。也就是，圖6B和6C的觸發(fā)器的不同在于交換了控制端CK和/ CK。
圖6C的負沿觸發(fā)的觸發(fā)器響應于時鐘信號CLK的下降沿來執(zhí)行反轉(zhuǎn)，而圖6B的 正沿觸發(fā)的觸發(fā)器響應于時鐘信號CLK的上升沿來執(zhí)行反轉(zhuǎn)。當施加到控制端CK的時鐘 信號CLK轉(zhuǎn)變?yōu)檫壿嫺邥r，導通第二開關(guān)124，并將數(shù)據(jù)端D設(shè)置為與非反相輸出端Q相反 的邏輯電平。另外，因為第一開關(guān)123關(guān)斷，所以觸發(fā)器的狀態(tài)不改變。
當在圖6C中時鐘信號CLK轉(zhuǎn)變?yōu)檫壿嫷蜁r，導通第一開關(guān)123，并將反相輸出端 /Q的邏輯電平施加到第一反相器111的輸入，從而將非反相輸出端Q的邏輯狀態(tài)反相。這 樣，在施加到控制端CK的時鐘信號CLK的每個下降沿處，負沿觸發(fā)的觸發(fā)器通過將存儲狀 態(tài)從邏輯高反相到邏輯低或者從邏輯低反相到邏輯高來執(zhí)行反轉(zhuǎn)。計數(shù)器100包括圖6B 和6C這樣的正沿觸發(fā)的觸發(fā)器和/或負沿觸發(fā)的觸發(fā)器來執(zhí)行如上所述的向上計數(shù)操作 和如下所述的向下計數(shù)操作。
圖7是根據(jù)本發(fā)明的示例實施例的在圖2的計數(shù)器的向下計數(shù)操作期間信號的時 序圖。參考圖2和7，在計數(shù)操作期間第一計數(shù)單元110作為緩沖來操作，從而生成在終止 時間點Te之前與輸入時鐘信號CLKI相類似反轉(zhuǎn)并在終止時間點Te處鎖存為輸入時鐘信 號的第一比特信號DW]。最高有效信號D[1]、D[2]和D[3]分別響應于前一計數(shù)單元的輸 出的上升沿來反轉(zhuǎn)。
換言之，在圖7中，第二比特信號D[l]響應于鎖存輸出信號L0UT(也就是第一比 特信號DW])的上升沿來反轉(zhuǎn)。第三比特信號D[2]響應于第二比特信號D[l]的上升沿來 反轉(zhuǎn)。第四比特信號D[3]響應于第三比特信號D[2]的上升沿來反轉(zhuǎn)。所以，如圖7所示， 最高有效位信號D[1]、D[2]和D[3]分別具有依次加倍的循環(huán)周期。
參考圖7，輸入時鐘信號CLKI的每半個周期，計數(shù)D
減小為0000、1111、1110、1101。在圖4和7兩種情況下，相比于傳統(tǒng)波紋計數(shù)器，計數(shù)器IOOa具有加倍的操作 速度，因為計數(shù)器IOOa每輸入時鐘信號CLKI的循環(huán)周期執(zhí)行兩次計數(shù)。
圖8A和8B示出了根據(jù)本發(fā)明的示例實施例的用于執(zhí)行向下計數(shù)操作的、每個是 圖2的計數(shù)器IOOa的實現(xiàn)方式的計數(shù)器IOOd和IOOe的電路圖。
參考圖8A，使用具有接收輸入時鐘信號CLKI的數(shù)據(jù)端D、接收指示計數(shù)操作的終 止時間點Te的輸入信號INP的時鐘端CK、以及輸出第一比特信號D W]的輸出端Q的時鐘 緩沖器IlOd來實現(xiàn)圖2的第一計數(shù)單元110a。因此，第一計數(shù)單元IlOd在終止時間點Te 之前緩沖輸入時鐘信號CLKI，并在終止時間點Te處鎖存時鐘信號CLKI，以生成第一比特信 號 D
。
參考圖8A和8B，使用級聯(lián)耦接以生成最高有效位信號D[1]、D[2]和D[3]的多個 觸發(fā)器來實現(xiàn)圖2的波紋計數(shù)器30a。參考圖8A，第二計數(shù)單元120d、第三計數(shù)單元130d和 第四計數(shù)單元140d被實現(xiàn)為正沿觸發(fā)的觸發(fā)器來生成依次反轉(zhuǎn)的最高有效位信號D[l]、 D[2]和D[3]。參考圖8B，第二計數(shù)單元120e被實現(xiàn)為正沿觸發(fā)的觸發(fā)器，以及第三和第 四計數(shù)單元130e和140e被實現(xiàn)為負沿觸發(fā)的觸發(fā)器，來生成依次反轉(zhuǎn)的最高有效位信號 D[11、D[2]和 D[3]。
在圖8A中，第三和第四計數(shù)單元130d和140d被實現(xiàn)為正沿觸發(fā)的觸發(fā)器，使得 前一計數(shù)單元的非反相輸出端(Q)與下一計數(shù)單元的數(shù)據(jù)端D耦接。因此，提供給下一計 數(shù)單元的輸出信號OUTk對應于第k比特信號DDO，其中k是比一大的整數(shù)
相反，圖8B的第三和第四計數(shù)單元130e和140e被實現(xiàn)為負沿觸發(fā)的觸發(fā)器，使 得前一計數(shù)單元的反相輸出端(/Q)與下一計數(shù)單元的數(shù)據(jù)端D耦接。因此，提供給下一計 數(shù)單元的輸出信號OUTk對應于第k比特信號D [k]的反相信號/DDO。從而，圖8A和8B的 計數(shù)器IOOd和IOOe都執(zhí)行如圖7所述的向下計數(shù)操作。可以類似于圖6B和6C來實現(xiàn)圖 5A、5B、8A和8B的正沿觸發(fā)的觸發(fā)器和負沿觸發(fā)的觸發(fā)器中的每一個。
圖9是與傳統(tǒng)計數(shù)器的操作相比、根據(jù)本發(fā)明的示例實施例的在圖2的計數(shù)器的 雙倍數(shù)據(jù)率(DDR)計數(shù)操作期間信號的時序圖。參考圖9，傳統(tǒng)波紋計數(shù)器在輸入時鐘信號 CLKI的十六個周期期間針對從0000到1111的計數(shù)值生成比特信號⑶W]、⑶[1]、⑶[2] 和CD[3]。相反，根據(jù)本發(fā)明的示例實施例的DDR計數(shù)器IOOa在相同輸入時鐘信號CLKI的 八個周期期間從0000計數(shù)到1111，因為計數(shù)器IOOa每輸入時鐘信號CLKI的循環(huán)周期計數(shù) 兩次。
因此，DDR計數(shù)器IOOa相比于傳統(tǒng)波紋計數(shù)器具有加倍的操作速度。從而，即使 DDR計數(shù)器IOOa使用具有相對于傳統(tǒng)波紋計數(shù)器一半頻率的時鐘信號，在相同計數(shù)持續(xù)期 期間DDR計數(shù)器IOOa仍使用相同比特數(shù)來提供計數(shù)。隨著時鐘信號頻率的減小，DDR計數(shù) 器IOOa還具有降低的功耗，以及DDR計數(shù)器IOOa和包括DDR計數(shù)器IOOa的設(shè)備增強的操作裕度。
另外，根據(jù)本發(fā)明的示例實施例的DDR計數(shù)器IlOa不要求額外的毛刺(glitch) 濾波器來去除包括在指示終止時間點Te的輸入信號INP中的可能引起比特錯誤的毛刺噪 聲。使用能夠執(zhí)行毛刺濾波的鎖存器來實現(xiàn)第一計數(shù)單元110b、110c、110d或110e。
圖10是根據(jù)本發(fā)明的示例實施例的計數(shù)器IOOf (類似于圖1的計數(shù)器100)的框 圖。參考圖10，緩沖器單元IOf (類似于圖1的緩沖器單元10)包括第一計數(shù)單元IlOf和18第二計數(shù)單元120f。同樣參考圖10，波紋計數(shù)器30f (類似于圖1的波紋計數(shù)器30)包括 第三計數(shù)單元130f和第四計數(shù)單元140f。
在圖10的示例中，由圖10的緩沖器單元IOf生成的圖1的最低有效位信號LSB 包括第一比特信號D
和第二比特信號D[l]。因此，由圖10的波紋計數(shù)器30f生成的圖 1中的最高有效位信號MSB包括第三比特信號D[2]和第四比特信號D[3]。第一計數(shù)單元 IlOf通過在終止時間點Te之前緩沖第一輸入時鐘信號CLKI1，并通過在計數(shù)操作的終止時 間點處鎖存第一輸入時鐘信號CLKI1，來生成第一緩沖時鐘信號DO。
圖10的第二計數(shù)單元20f通過在終止時間點Te之前緩沖第二輸入時鐘信號 CLKI2，并通過在計數(shù)操作的終止時間點處鎖存第二輸入時鐘信號CLKI2，來生成作為第二 緩沖時鐘信號的第二比特信號D[l]。第一和第二輸入時鐘信號CLKIl和CLKI2彼此有相 移。
波紋計數(shù)器30f響應于作為第二比特信號D[l]的鎖存輸出信號LOUT來生成依次 反轉(zhuǎn)的最高有效位信號MSB D[2]和D[3]。根據(jù)計數(shù)器IlOf的配置，可以使用作為第二比 特信號D[l]或第二比特信號的反相/D[l]之一的鎖存輸出信號LOUT來實施本發(fā)明。
在本發(fā)明的示例實施例中，第一計數(shù)單元IlOf在由輸入信號INP指示的終止時間 點之前緩沖第一輸入時鐘信號CLKI1，并在終止時間點處鎖存第一輸入時鐘信號CLKIl以 生成第一緩沖時鐘信號DO。第二計數(shù)單元120f在終止時間點之前緩沖第二輸入時鐘信號 CLKI2，并在終止時間點處鎖存第二輸入時鐘信號CLKI2以生成第二緩沖時鐘信號D [1]。
根據(jù)由計數(shù)器IOOf生成的計數(shù)的比特數(shù)，圖10的波紋計數(shù)器30f可以包括任意 數(shù)量的計數(shù)單元。為了描述的方便，圖10示出了兩個計數(shù)單元130f和140f。然而，可以 根據(jù)計數(shù)D
的期望比特數(shù)，在波紋計數(shù)器30f中使用可變數(shù)量的計數(shù)單元來實施本發(fā) 明。在下文中，針對生成四比特D
、D [1]、D [2]和D [3](也就是四比特二進制代碼D
) 來描述計數(shù)器IOOf的配置和功能。
波紋計數(shù)器30f具有依次耦接來響應于前一計數(shù)單元的輸出信號而執(zhí)行反轉(zhuǎn)的 多個計數(shù)單元130f和140f的級聯(lián)配置。換言之，第三計數(shù)單元130f響應于來自第二計數(shù) 單元120f的鎖存輸出信號L0UT(也就是D[l])來執(zhí)行反轉(zhuǎn)。第四計數(shù)單元140f響應于來 自第三計數(shù)單元130f的輸出信號0UT3來執(zhí)行反轉(zhuǎn)。所以，最高有效信號D[2]和D[3]分 別具有依次加倍的循環(huán)周期。
計數(shù)器IOOf還包括邏輯單元50，邏輯單元50是用于對第一和第二緩沖時鐘信號 DO和D[1]執(zhí)行邏輯操作以生成計數(shù)器IOOf的計數(shù)的最高有效位D
的代碼轉(zhuǎn)換器。例 如，在圖10的示例實施例中，代碼轉(zhuǎn)換器50是異或門。
當計數(shù)器IOOf根據(jù)灰度代碼計數(shù)時，第一和第二緩沖時鐘信號DO和D[l]可以用 于計數(shù)的最低有效位。在圖10的示例中，從第一和第二緩沖時鐘信號DO和D[l]生成計數(shù) 的最低有效位信號D
。在本發(fā)明的示例實施例中，可以在諸如在集成電路芯片上制造的 計數(shù)器IOOf的片外芯片之類的計數(shù)器IOOf的外部放置邏輯單元50。
圖11A、1 IBUlC和IlD是根據(jù)本發(fā)明的示例實施例的在圖10的計數(shù)器IOOf的計 數(shù)操作期間信號的時序圖。在圖11A、11B、11C和IlD中，輸入信號INP的下降沿指示計數(shù) 操作的終止時間點Te。第一計數(shù)單元IlOf在終止時間點Te之前緩沖第一輸入時鐘信號 CLKI1，并在終止時間點Te處鎖存第一輸入時鐘信號CLKIl以生成第一緩沖時鐘信號DO。
第二計數(shù)單元120f在終止時間點Te之前緩沖第二輸入時鐘信號CLKI2，并在終止 時間點Te處鎖存第二輸入時鐘信號CLKI2以生成第二緩沖時鐘信號D[l]。圖IlA圖示了 對應于00的兩個灰度代碼比特DO和D[l]的示例。圖IlB圖示了對應于01的兩個灰度代 碼比特DO和D[l]的示例。圖IlC圖示了對應于11的兩個灰度代碼比特DO和D[l]的示 例。圖IlD圖示了對應于10的兩個灰度代碼比特DO和D[l]的示例。
參考圖11A、IlBUlC和11D，在終止時間點Te之前，第一緩沖時鐘信號DO與第一 輸入時鐘信號CLKIl相似地反轉(zhuǎn)，以及第二緩沖時鐘信號D[l]與第二輸入時鐘信號CLKI2 相似地反轉(zhuǎn)。如參考圖10所描述的，第三計數(shù)單元130f響應于第二計數(shù)單元120f的輸出 而不是輸入時鐘信號來反轉(zhuǎn)，使得用相對簡單的配置來實現(xiàn)計數(shù)器IOOf而無需反饋開關(guān)。
圖10的計數(shù)器IOOf根據(jù)計數(shù)器IOOf的配置來執(zhí)行向上計數(shù)操作或向下計數(shù)操 作之一。在下文中，參考圖12和13描述計數(shù)器IOOf的向上計數(shù)操作，以及參考圖14和15 描述計數(shù)器IOOf的向下計數(shù)操作。
圖12是根據(jù)本發(fā)明的示例實施例的在圖10的計數(shù)器IOOf的向上計數(shù)操作期間 信號的時序圖。參考圖10和12，在終止時間點Te之前的計數(shù)操作期間，第一和第二計數(shù)單 元IlOf和120f作為緩沖器來操作。為了執(zhí)行向上計數(shù)操作，第一輸入時鐘信號CLKIl的相 位超前第二輸入時鐘信號CLKI2的相位90度，如圖12所示。如上所述，通過對第一和第二 緩沖時鐘信號DO和D[l]執(zhí)行邏輯操作來生成最低有效位D
。第二緩沖時鐘信號D[1] 是計數(shù)D
的第二最低有效位。
最高有效信號D[2]和D[3]分別響應于前一計數(shù)單元的輸出的下降沿來反轉(zhuǎn)。換 言之，第三比特信號D[2]響應于鎖存輸出信號L0UT(也就是D[l])的下降沿來反轉(zhuǎn)。第 四比特信號D[3]響應于第三比特信號D[2]的下降沿來反轉(zhuǎn)。所以，兩個最高有效位信號 D[2]和D[3]分別具有依次加倍的循環(huán)周期，如圖12所示。
參考圖12，時鐘信號CLKIl和CLKI2的每四分之一個周期，計數(shù)器IOOf的計數(shù) D
增加為0000、0001、0010、0011等。從而，相比于傳統(tǒng)波紋計數(shù)器，計數(shù)器IOOf具有 四倍的操作速度，因為計數(shù)器IOOf在輸入時鐘信號CLKIl或CLKI2的每個循環(huán)周期遞增計 數(shù)四次。
因此，這樣的計數(shù)被稱為四倍數(shù)據(jù)率(QDR)計數(shù)，并且計數(shù)器IOOf被稱為QDR計 數(shù)器。由于四倍的操作速度，所以相對于傳統(tǒng)波紋計數(shù)器，在相同計數(shù)持續(xù)期中，計數(shù)器 IOOf使用相同循環(huán)周期的時鐘信號來提供具有多兩個比特的計數(shù)。換言之，計數(shù)器IOOa提 供更多分鐘計數(shù)，例如，使得可以為圖像傳感器的更高操作速度調(diào)整圖像傳感器中斜坡信 號的斜率。
可替代地，即便當計數(shù)器IOOa使用具有相對于傳統(tǒng)波紋計數(shù)器四分之一頻率的 時鐘信號時，計數(shù)器IOOa在與傳統(tǒng)波紋計數(shù)器相同的計數(shù)持續(xù)期期間仍提供具有相同比 特數(shù)的計數(shù)。因此，QDR計數(shù)器IOOf由于時鐘信號頻率的減小而具有降低的功耗，結(jié)果增 強了 QDR計數(shù)器IOOf和包括QDR計數(shù)器IOOf的設(shè)備的操作裕度。
圖13A和1 分別示出了根據(jù)本發(fā)明的示例實施例的用于執(zhí)行向上計數(shù)操作的、 作為圖10的計數(shù)器IOOf的示例實現(xiàn)方式的計數(shù)器IOOg和IOOh的電路圖。在圖13A中， 第一計數(shù)單元IlOf包括用鎖存器實現(xiàn)的第一時鐘緩沖器110g，以及第二計數(shù)單元120f包 括用另一鎖存器實現(xiàn)的第二時鐘緩沖器120g。
第一時鐘緩沖器IlOg具有接收第一輸入時鐘信號CLKIl的數(shù)據(jù)端D、接收指示計 數(shù)操作的終止時間點Te的輸入信號INP的時鐘端CK、以及輸出第一緩沖時鐘信號DO的輸 出端D。第二時鐘緩沖器120g具有接收第二輸入時鐘信號CLKI2的數(shù)據(jù)端D、接收指示終 止時間點Te的輸入信號INP的時鐘端CK、以及輸出第二緩沖時鐘信號D[l]的輸出端Q。
如圖13A和1 所示，用級聯(lián)耦接以生成最高有效位信號D[2]和D[3]的多個觸 發(fā)器實現(xiàn)圖10的波紋計數(shù)器30f。參考圖13A，第三和第四計數(shù)單元130g和140g被實現(xiàn) 為負沿觸發(fā)的觸發(fā)器來生成最高有效位信號D[2]和D[3]。參考圖13B，第三計數(shù)單元130h 被實現(xiàn)為負沿觸發(fā)的觸發(fā)器，并且第四計數(shù)單元140h被實現(xiàn)為正沿觸發(fā)的觸發(fā)器，來生成 依次反轉(zhuǎn)的依次反轉(zhuǎn)最高有效位信號D [2]和D [3]。
在圖13A中，用負沿觸發(fā)的觸發(fā)器來實現(xiàn)第三和第四計數(shù)單元130g和140g，使得 前一計數(shù)單元的非反相輸出端(Q)與下一計數(shù)單元的數(shù)據(jù)端D耦接。在該情況下，提供給 下一計數(shù)單元的輸出信號OUTk對應于第k比特信號DDO，其中k是大于二的整數(shù)。
相反，用負沿觸發(fā)的觸發(fā)器來實現(xiàn)圖13B的第三計數(shù)單元130h，并用正沿觸發(fā)的 觸發(fā)器來實現(xiàn)圖13B的第四計數(shù)單元140h，使得前一計數(shù)單元的反相輸出端(/Q)與下一計 數(shù)單元的數(shù)據(jù)端D耦接。在該情況下，提供給下一計數(shù)單元的輸出信號OUTk對應于第k比 特信號D[k]的反相信號/DDO。所以，圖13A和13B的兩個計數(shù)器IOOg和IOOh執(zhí)行如圖 12所述的向上計數(shù)操作。
在本發(fā)明的示例實施例中，可以與圖6B和6C相似地實現(xiàn)圖13A和13B的正沿觸 發(fā)的觸發(fā)器和負沿觸發(fā)的觸發(fā)器。圖14是根據(jù)本發(fā)明的示例實施例的在圖10的計數(shù)器的 向下計數(shù)操作期間信號的時序圖。
參考圖10和14，第一和第二計數(shù)單元IlOf和120f在計數(shù)操作期間作為緩沖器操 作，以在終止時間點Te之前生成隨第一輸入時鐘信號CLKIl反轉(zhuǎn)的第一緩沖時鐘信號DO 和隨第二輸入時鐘信號CLKI2反轉(zhuǎn)的第二緩沖時鐘信號D[l]。為了執(zhí)行向下計數(shù)操作，第 一輸入時鐘信號CLKIl的相位滯后第二輸入時鐘信號CLKI2的相位90度，如圖14所示。相 反，為了執(zhí)行向上計數(shù)操作，第一輸入時鐘信號CLKIl的相位超前第二輸入時鐘信號CLKI2 的相位90度，如圖12所示。
類似地如參考圖10所述，根據(jù)第一和第二緩沖時鐘信號DO和D[l]的邏輯操作來 生成最低有效位DW]。最高有效信號D[2]和D[3]分別響應于前一計數(shù)單元的輸出的上 升沿來反轉(zhuǎn)。換言之，第三比特信號D[2]響應于鎖存輸出信號L0UT(也就是第二比特信號 D[l])的上升沿來反轉(zhuǎn)。第四比特信號D[3]響應于第三比特信號D[2]的上升沿來反轉(zhuǎn)。
從而，如圖14所述，最高有效位信號D[2]和D[3]分別具有依次加倍的循環(huán)周期， 并代表計數(shù)D
的兩個最高有效位。對于向下計數(shù)，每四分之一個時鐘信號CLKIl或 CLKI2的周期，圖14中的計數(shù)D
下降為0000、1111、1110、1101等。
在圖12和14的任何情況下，圖10的計數(shù)器IOOf用相比于傳統(tǒng)波紋計數(shù)器四倍 的操作速度來執(zhí)行向上計數(shù)操作或向下計數(shù)操作。計數(shù)器IOOf在輸入時鐘信號CLKIl或 CLKI2的每循環(huán)周期更新計數(shù)四次。
圖15A和15B分別示出了根據(jù)本發(fā)明的示例實施例的用于執(zhí)行向下計數(shù)操作的作 為圖10的計數(shù)器IOOf的示例實現(xiàn)方式的計數(shù)器IOOi和IOOj的電路圖。在圖15A中，用 鎖存器實現(xiàn)第一時鐘緩沖器110i，并用另一鎖存器實現(xiàn)第二時鐘緩沖器120i。用級聯(lián)耦接以生成最高有效位信號D[2]和D[3]的多個觸發(fā)器130i和140i來實現(xiàn)圖10的波紋計數(shù) 器 30f。
在圖15A中，第三和第四計數(shù)單元130i和140i被實現(xiàn)為正沿觸發(fā)的觸發(fā)器來生 成依次反轉(zhuǎn)的最高有效位信號D[2]和D[3]。在圖15B中，第三計數(shù)單元130j被實現(xiàn)為正 沿觸發(fā)的觸發(fā)器，并且第四計數(shù)單元140j被實現(xiàn)為負沿觸發(fā)的觸發(fā)器，來生成依次反轉(zhuǎn)的 最高有效位信號D [2]和D [3]。
在圖15A中，用正沿觸發(fā)的觸發(fā)器來實現(xiàn)第三和第四計數(shù)單元130i和140i，使得 前一計數(shù)單元的非反相輸出端(Q)與下一計數(shù)單元的數(shù)據(jù)端D耦接。在該情況下，提供給 下一計數(shù)單元的輸出信號OUTk對應于第k比特信號DDO，其中k是大于二的整數(shù)。
相反，在圖15B中，用正沿觸發(fā)的觸發(fā)器來實現(xiàn)第三計數(shù)單元130j，并用負沿觸發(fā) 的觸發(fā)器來實現(xiàn)第四計數(shù)單元140j，使得前一計數(shù)單元的反相輸出端(/Q)與下一計數(shù)單 元的數(shù)據(jù)端D耦接。在該情況下，提供給下一計數(shù)單元的輸出信號OUTk對應于第k比特信 號D[k]的反相信號/DDO。所以，圖15A和15B的兩個計數(shù)器IOOi和IOOj執(zhí)行如圖14所 示的向下計數(shù)操作。
在本發(fā)明的示例實施例中，可以與參考圖6B和6C描述的那樣相似地來實現(xiàn)圖15A 和15B的正沿觸發(fā)的觸發(fā)器和負沿觸發(fā)的觸發(fā)器。
圖16是與傳統(tǒng)計數(shù)器的計數(shù)操作相比、在圖10的計數(shù)器的四倍數(shù)據(jù)率(QDR)計 數(shù)操作期間信號的時序圖。參考圖16，傳統(tǒng)波紋計數(shù)器在輸入時鐘信號CLKI的十六個周期 期間生成從0000計數(shù)到1111的比特信號C剛、CD[1]、CD [2]和CD [3]。相反，根據(jù)本發(fā) 明的示例實施例的QDR計數(shù)器IOOf在相同輸入時鐘信號CLKI的四個周期期間從0000計 數(shù)到1111，因為計數(shù)器IOOf在輸入時鐘信號CLKI的每循環(huán)周期計數(shù)四次。
因此，相比于傳統(tǒng)波紋計數(shù)器，QDR計數(shù)器IOOf具有四倍的操作速度。從而，即便 使用具有相對于傳統(tǒng)波紋計數(shù)器四分之一頻率的時鐘信號，QDR計數(shù)器IOOf在相同計數(shù)持 續(xù)期中仍提供相同比特數(shù)的計數(shù)。從而，QDR計數(shù)器IOOf隨著時鐘信號頻率的降低而具有 降低的功耗，以及增強的QDR計數(shù)器IOOf和包括QDR計數(shù)器IOOf的設(shè)備中的操作裕度。
另外，用能夠執(zhí)行毛刺濾波的鎖存器來實現(xiàn)第一時鐘緩沖器110g、110h、110i或 IlOj以及第二時鐘緩沖器120g、120h、120i或120j。從而，QDR計數(shù)器IlOf不要求額外的 毛刺濾波器來去除可能導致比特錯誤的輸入信號中的毛刺噪聲。
圖17示出了針對如圖16所述的從0000計數(shù)到1111的示例、與傳統(tǒng)計數(shù)器相比、 圖10的計數(shù)器IOOf的計數(shù)的比特的反轉(zhuǎn)次數(shù)。參考圖17，相比于傳統(tǒng)計數(shù)器的第一比特 信號⑶
的15次，第一比特信號DO的反轉(zhuǎn)次數(shù)在QDR計數(shù)器IOOf中減小到8次。這樣， 除了由于時鐘信號的頻率減小之外，QDR計數(shù)器IOOf還通過減小最低有效位信號的反轉(zhuǎn)次 數(shù)來進一步降低功耗。
圖18是根據(jù)本發(fā)明的示例實施例的作為包括多倍數(shù)據(jù)率(MDR)計數(shù)器的示例數(shù) 據(jù)轉(zhuǎn)換器的模數(shù)轉(zhuǎn)換器(ADC) 200的框圖。圖49是根據(jù)本發(fā)明的示例實施例的在數(shù)據(jù)轉(zhuǎn)換 方法期間的步驟的流程圖。
參考圖18和49，數(shù)據(jù)轉(zhuǎn)換器200包括比較器210和用于執(zhí)行MDR(多倍數(shù)據(jù)率) 計數(shù)操作的多倍數(shù)據(jù)率(MDR)計數(shù)器100 (類似于圖1的計數(shù)器100)。例如，比較器210將 測量信號(例如模擬信號ANLG)與參考信號REF相比較來生成比較信號CMP (圖49的步驟S210)。模擬信號ANLG指示諸如光強、聲音強度、時間等的物理量。
例如，物理量對應于模擬電壓電平ANLG。另外在該示例中，參考信號REF是按預定 斜率逐漸增大或減小的斜坡信號，以檢測模擬信號ANLG的電壓電平。例如，通過圖20的圖 像傳感器400中的參考生成器440來生成參考信號REF。
比較器210生成當模擬信號ANLG和斜坡信號的電壓電平變得彼此相等時轉(zhuǎn)變邏 輯電平的比較信號。所以，將由模擬信號ANLG的電壓電平代表的物理量轉(zhuǎn)換為與比較信號 CMP的轉(zhuǎn)變對應的時間量。例如，比較信號CMP的下降沿指示計數(shù)器100中計數(shù)操作的終止 時間點。
計數(shù)器100從開始時間點計數(shù)到終止時間點。例如，開始時間點由響應于如圖四 所示的激活的計數(shù)使能信號CNT_EN而開始反轉(zhuǎn)的輸入時鐘信號CLKI指示。類似地參考圖 1至17所述，計數(shù)器100包括緩沖器單元10和用于執(zhí)行DDR計數(shù)或QDR計數(shù)的波紋計數(shù)器 30。
緩沖器單元10通過在終止時間點之前緩沖至少一個時鐘信號CLKI來生成至少一 個最低有效信號LSB (圖49的步驟S220)。如上所述，比較信號CMP指示計數(shù)操作的終止時 間點，并且緩沖器單元10在由比較信號CMP指示的終止時間點處鎖存時鐘信號CLKI。波紋 計數(shù)器30通過響應于作為來自緩沖器單元的最低有效信號LSB中的至少一個的鎖存輸出 信號LOUT而依次反轉(zhuǎn)，來生成至少一個最高有效信號MSB(圖49的步驟S230)。
如上面針對圖1的DDR計數(shù)器IOOa的示例所描述的，鎖存輸出信號LOUT是第一 比特信號DW]?？商娲?，如上面針對圖10的QDR計數(shù)器IOOf所描述的，鎖存輸出信號 LOUT是第二比特信號D[l]。
在圖1的DDR計數(shù)器IOOa的情況下，緩沖器單元10包括具有接收輸入時鐘信號 CLKI的數(shù)據(jù)端、接收指示計數(shù)操作的終止時間點的比較信號CMP的時鐘端、以及輸出第一 比特信號D
的輸出端的時鐘緩沖器。在該情況下，波紋計數(shù)器30生成依次反轉(zhuǎn)的最高 有效位信號D [1]、D [2]和D [3]。
在圖10的QDR計數(shù)器IOOf的情況下，緩沖器單元10包括第一時鐘緩沖器和第二 時鐘緩沖器。第一時鐘緩沖器具有接收第一輸入時鐘信號CLKIl的數(shù)據(jù)端、接收指示計數(shù) 操作的終止時間點的比較信號CMP的時鐘端、以及輸出第一緩沖時鐘信號DO的輸出端。第 二時鐘緩沖器具有接收第二輸入時鐘信號CLKI2的數(shù)據(jù)端、接收比較信號CMP的時鐘端、以 及輸出作為第二緩沖時鐘信號的第二比特信號D[l]的輸出端。在該情況下，波紋計數(shù)器30 生成依次反轉(zhuǎn)的最高有效位信號D [2]和D [3]。
另外，如上所述，可以將圖18的計數(shù)器100以多種方式實現(xiàn)來執(zhí)行向上計數(shù)操作 或向下計數(shù)操作。在QDR計數(shù)器中，第一和第二緩沖時鐘信號DO和D[l]可以代表在灰度 代碼而不是二進制代碼中生成的計數(shù)的兩個最低有效位。
圖19是根據(jù)本發(fā)明的示例實施例的例如包括諸如圖18的(模數(shù)轉(zhuǎn)換器)ADC 200 之類的數(shù)據(jù)轉(zhuǎn)換器的裝置300的框圖。參考圖19，裝置300包括感應單元310、ADC 200、控 制電路320和作為示例圖像信號處理器的DSP (數(shù)據(jù)信號處理器)330。
感應單元310測量物理量來生成與所測量的物理量對應的模擬信號ANLG。ADC 200將模擬信號ANLG與參考信號相比較。ADC 200包括至少一個計數(shù)器來生成與模擬信號 ANLG對應的數(shù)字信號DGT?？刂齐娐?20控制感應單元310、ADC 200和DSP 330的操作。
根據(jù)本發(fā)明的示例實施例，類似于參考圖18所描述的，ADC 200使用DDR計數(shù)器 或QDR計數(shù)器來執(zhí)行數(shù)據(jù)轉(zhuǎn)換。感應單元310測量諸如光強、聲音強度、時間等的物理量， 并將所測量的物理量轉(zhuǎn)換為模擬信號ANLG，作為ADC 200的輸出。
裝置300是電荷耦合設(shè)備(CXD)圖像傳感器、互補金屬氧化物半導體(CM0Q圖像 傳感器、包括圖像傳感器的數(shù)碼照相機、聲強測量器、計算系統(tǒng)等中之一。裝置300包括用 于處理數(shù)字信號DGT的數(shù)字信號處理器(DSP) 330，并且可以放置在裝置300之中或之外。 裝置300通過使用已經(jīng)在此描述的至少一個DDR或QDR計數(shù)器，具有提高的操作速度和降 低的功耗。
在下文中，進一步詳細描述作為使用相關(guān)雙倍采樣的圖像傳感器的裝置300的示 例。圖20和21是根據(jù)本發(fā)明的示例實施例的每個包括普通計數(shù)器的圖像傳感器400和 500的框圖。根據(jù)本發(fā)明的示例實施例，圖20和21的圖像傳感器400和500中的每一個可 以是CXD圖像傳感器或CMOS圖像傳感器之一。
參考圖20，圖像傳感器400包括像素陣列410、驅(qū)動器/地址譯碼器420、控制電 路430、參考信號生成器440、相關(guān)雙倍采樣(⑶幻單元450、比較單元460和鎖存單元470。 當圖像傳感器400是CMOS圖像傳感器時，像素陣列410包括用于將入射光轉(zhuǎn)變?yōu)殡娔M信 號的多個像素。
當圖像傳感器包括被稱為有源像素或增益單元的單位單元(unit cells)時，通過 像素的地址控制來檢測來自每個像素的各個信號。有源像素傳感器410是地址受控的圖像 傳感器，并且驅(qū)動器/地址譯碼器420通過每列和/或行來控制像素陣列410的操作。控 制電路430生成控制信號來控制圖像傳感器400的部件的操作。
包括比較單元460、鎖存單元470和MDR計數(shù)器100的ADC將由像素陣列410檢測 的模擬信號轉(zhuǎn)換為數(shù)字信號。典型地，一列一列輸出模擬信號。從而，CDS單元450、比較單 元460和鎖存單元470包括與像素陣列410的列對應的多個⑶S電路451、多個比較器461 和多個鎖存器471。
從像素陣列輸出的模擬信號包括每個像素的各個重置信號和各個測量圖像信號。 各個重置信號代表像素的各個固定模式噪聲(FPN)和像素的各個邏輯電路。從感應入射光 的像素生成各個測量圖像信號。通過從測量圖像信號減去各個重置信號來指示代表每個像 素處的入射光的強度的最終圖像信號。根據(jù)CDS過程來生成這樣的最終圖像信號。
⑶S單元450通過使用電容和開關(guān)生成重置信號和測量圖像信號之差來執(zhí)行模擬 雙倍采樣(ADQ。CDS單元450生成模擬信號，每個模擬信號是代表每一列這樣的差的各個 最終圖像信號。比較單元460將來自CDS單元450的像素的列的模擬圖像信號與來自參考 信號生成器440的參考信號(例如，斜坡信號RAMP)相比較，以生成針對列的各個比較信 號。
每個比較信號具有代表各個模擬圖像信號的電平的各個轉(zhuǎn)變時間點。來自計數(shù)器 100的比特信號D
(或DO)、D[1]、D[2]和D [3]被共同提供給所有鎖存器471。每個鎖存 器471在各個比較信號的各個轉(zhuǎn)變時間點處鎖存來自計數(shù)器100的比特信號D W](或DO)、 D[1]、D[2]和D[3]，以針對各個列生成各個圖像信號的各個鎖存數(shù)字信號。
計數(shù)器100根據(jù)已經(jīng)在此描述的示例實施例來執(zhí)行MDR計數(shù)操作。例如，計數(shù)單 元100包括緩沖器單元和用于執(zhí)行已經(jīng)在此描述的DDR計數(shù)操作或QDR計數(shù)操作的波紋計數(shù)器。
在該情況下，圖20中的緩沖器單元通過在計數(shù)操作的終止時間點之前緩沖至少 一個輸入時鐘信號，來生成一個或多個最低有效位信號LSB。另外，圖20中的波紋計數(shù)器響 應于與來自緩沖器單元的最低有效位信號LSB之一對應的鎖存輸出信號來生成依次反轉(zhuǎn) 的最高有效位信號MSB。用多個級聯(lián)耦接的觸發(fā)器來實現(xiàn)波紋計數(shù)器。
圖像傳感器400通過使用上面針對本發(fā)明的示例實施例描述的至少一個DDR或 QDR計數(shù)器執(zhí)行模數(shù)轉(zhuǎn)換，而具有提高的操作速度和操作裕度以及降低的功耗。在圖20的 圖像傳感器400中采用MDR計數(shù)器100來執(zhí)行如上所述的ADS。
還可以在圖像傳感器中采用MDR計數(shù)器100來執(zhí)行作為CDS的數(shù)字雙倍采樣 (DDS)，現(xiàn)在參考圖21和22描述。對于DDS，將重置信號和測量圖像信號都轉(zhuǎn)換為各個數(shù)字 信號。根據(jù)這樣的各個數(shù)字信號的差來確定最終圖像信號。
在圖21的圖像傳感器500中，針對列的每個鎖存器571包括各個第一鎖存器572 和各個第二鎖存器573。像素陣列510針對每一列生成各個重置信號和各個測量圖像信號。 在第一采樣中，每個比較器561將各個重置信號與來自參考信號生成器540的斜坡參考信 號相比較，以生成具有與重置信號的電平對應的轉(zhuǎn)變時間點的各個比較信號。
來自MDR計數(shù)器100的計數(shù)的比特信號D W](或DO)、D [1]、D [2]、D [3]被共同提 供給所有鎖存器572和573。各個第一鎖存器572在各個比較信號的轉(zhuǎn)變時間點處鎖存來 自MDR計數(shù)器100的比特信號D W](或DO)、D [1]、D [2]、D [3]。
在第二采樣中，每個比較器561將各個測量圖像信號與斜坡參考信號相比較，以 生成具有與測量圖像信號的電平對應的轉(zhuǎn)變時間點的各個比較信號。在第二次采樣期間， 第二鎖存器573在各個比較信號的轉(zhuǎn)變時間點處鎖存來自MDR計數(shù)器100的比特信號D
(或 D0)、D[1]、D[2]、D[3]。
將在第一和第二采樣期間由第一和第二鎖存器572和573鎖存的這樣的第一和第 二計數(shù)值提供給內(nèi)部邏輯電路，該內(nèi)部邏輯電路確定這樣的計數(shù)值的差來針對圖像傳感器 500中的DDS以數(shù)字形式確定最終圖像信號。
圖21中的計數(shù)器100根據(jù)已經(jīng)在此描述的示例實施例來執(zhí)行MDR計數(shù)操作。在 該情況下，計數(shù)器100包括緩沖器單元和用于執(zhí)行DDR計數(shù)操作或QDR計數(shù)操作的波紋計 數(shù)器。從而，圖像傳感器500通過使用DDR或QDR計數(shù)器執(zhí)行模數(shù)轉(zhuǎn)變，而具有提高的操作 速度和操作裕度以及降低的功耗。
圖20和21的圖像傳感器400和500中的每一個包括用于執(zhí)行⑶S的普通計數(shù)器 100?？商娲?，圖像傳感器可以包括與多列耦接的多個計數(shù)器(被稱為列計數(shù)器)。在下 文中，現(xiàn)在描述使用列計數(shù)器來執(zhí)行DDS的圖像傳感器，每個列計數(shù)器被實現(xiàn)為具有反相 功能或上下轉(zhuǎn)換功能的MDR計數(shù)器。
圖22是根據(jù)本發(fā)明的示例實施例的包括多個MDR計數(shù)器的圖像傳感器600的框 圖。圖像傳感器600包括像素陣列610、驅(qū)動器/地址譯碼器620、控制電路630、參考信號 生成器640、比較單元660和計數(shù)塊680。
像素陣列610包括用于將入射光轉(zhuǎn)變?yōu)殡娔M信號的多個像素。驅(qū)動器/地址譯 碼器620通過每一列和/或行來控制像素陣列410的操作?？刂齐娐?30生成控制信號 CTRL來控制圖像傳感器600的部件的操作?？刂菩盘朇TRL可以包括用于控制計數(shù)塊68025的反相操作的信號INVl和INV2或者用于控制計數(shù)塊680的上下轉(zhuǎn)換操作的信號HD和U/ D，后面將進行描述。
由包括比較單元660和計數(shù)塊680的ADC(模數(shù)轉(zhuǎn)換器)來將由像素陣列610生 成的模擬信號轉(zhuǎn)換為數(shù)字信號。一列一列輸出模擬信號。從而，針對每一列，比較單元660 和計數(shù)塊680包括各個比較器661和各個MDR計數(shù)器700。因此，圖像處理器600針對一行 的多列來同時處理模擬信號，以提高操作速度并降低噪聲。
像素陣列610針對CDS依次輸出來自像素的各個重置信號和各個測量圖像信號。 包括比較單元660和計數(shù)塊680的ADC對這樣的重置和測量圖像信號數(shù)字地執(zhí)行CDS來針 對像素陣列610的多列執(zhí)行DDS。
圖50示出了根據(jù)本發(fā)明的示例實施例的在CDS方法期間的步驟的流程圖。參考 圖22和50，包括比較單元660和計數(shù)塊680的ADC針對重置信號計數(shù)以生成第一計數(shù)(圖 50的步驟310)，并針對測量圖像信號計數(shù)以生成第二計數(shù)(圖50的步驟320)。在這之后， 由具有反相功能或上下轉(zhuǎn)換功能的MDR計數(shù)器700確定與重置和測量圖像信號之差對應的 數(shù)字信號。用緩沖器單元和波紋計數(shù)器來實現(xiàn)每個MDR計數(shù)器700，如已經(jīng)在此針對本發(fā)明 的示例實施例所描述的。
每個MDR計數(shù)器700存儲重置信號的第一計數(shù)，如將在下面描述的那樣對這樣的 第一計數(shù)執(zhí)行反相操作或上下轉(zhuǎn)換操作，然后對測量圖像信號執(zhí)行第二計數(shù)。因此，MDR計 數(shù)器700根據(jù)⑶S生成最終圖像信號。以這種方式，圖像傳感器600通過使用與已經(jīng)在此 描述的那樣相類似操作的DDR或QDR計數(shù)器執(zhí)行模數(shù)轉(zhuǎn)換，而具有提高的操作速度和操作 裕度以及降低的功耗。
除了如上所述執(zhí)行MDR計數(shù)操作之外，每個計數(shù)器700還具有用于DDS的反相功 能或上下轉(zhuǎn)換功能。在下文中，描述計數(shù)器700的反相功能或上下轉(zhuǎn)換功能。
圖23是根據(jù)本發(fā)明的示例實施例的計數(shù)器700的框圖。計數(shù)器700包括緩沖器 單元10、波紋計數(shù)器30、時鐘控制電路750和時鐘輸入電路760。緩沖器單元10和波紋計 數(shù)器30與上面參考圖1的描述相似，但是還包括反相或上下轉(zhuǎn)換能力。
從而，緩沖器單元10通過在終止時間點之前緩沖輸入時鐘信號CLKI，并通過在終 止時間點處鎖存輸入時鐘信號CLKI，來生成一個或多個最低有效位信號LSB。波紋計數(shù)器 30通過響應于與來自緩沖器單元10的最低有效位信號LSB之一對應的鎖存輸出信號LOUT 而依次反轉(zhuǎn)，來生成最高有效位信號MSB。
與圖1的計數(shù)器100相比，圖23的計數(shù)器700還包括時鐘控制電路750和時鐘輸 入電路760。時鐘控制電路750響應于最低有效位信號LSB來生橫時鐘控制信號ST。時鐘 輸入電路760響應于時鐘控制信號ST來將輸入時鐘信號CLKI反相或者在多個時鐘信號中 選擇輸入時鐘信號CLKI。
MDR計數(shù)器中比特錯誤的發(fā)生可能由針對DDS的反相操作或上下轉(zhuǎn)換操作引起。 在終止重置信號的第一計數(shù)之后并在開始測量圖像信號的第二計數(shù)之前調(diào)整(反相或選 擇)輸入時鐘信號CLKI來防止這樣的比特錯誤。
可以使用具有反相功能的圖M的DDR計數(shù)器IOOk或者具有上下轉(zhuǎn)換功能的圖30 的DDR計數(shù)器IOOm來執(zhí)行圖22的圖像傳感器600的DDS。還可以使用具有反相功能的圖 36的QDR計數(shù)器IOOn或者具有上下轉(zhuǎn)換功能的圖44的QDR計數(shù)器IOOp來執(zhí)行圖像傳感器 600 的 DDS。
圖M是根據(jù)本發(fā)明的示例實施例的具有反相功能的計數(shù)器IOOk(類似于圖23的 計數(shù)器23)的電路圖。計數(shù)器IOOk包括第一計數(shù)單元110k、第二計數(shù)單元120k、第三計數(shù) 單元130k和第四計數(shù)單元140k。第一計數(shù)單元IlOk對應于緩沖器單元10k，以及之后的 計數(shù)單元120k、130k和140k對應于波紋計數(shù)器30k。為了描述的方便，在圖M中省略圖 23的時鐘控制電路750和時鐘輸入電路760，并將在之后參考圖沈來描述。
用第一鎖存器來實現(xiàn)第一計數(shù)單元10k，該第一鎖存器具有接收輸入時鐘信號 CLKI的數(shù)據(jù)端D、接收指示計數(shù)操作的終止時間點Te的比較信號CMP的時鐘端CK、以及輸 出第一比特信號D
的輸出端Q。包括之后的計數(shù)單元120k、130k和140k的波紋計數(shù)器 30k生成依次反轉(zhuǎn)的最高有效位信號D [1]、D [2]和D [3]。
用級聯(lián)耦接并具有類似配置的多個觸發(fā)器來實現(xiàn)第二、第三和第四計數(shù)單元 120k、130k和140k。作為示例，圖25示出了第二計數(shù)單元120k的示例實現(xiàn)方式的電路圖。 可以類似地實現(xiàn)第三和第四計數(shù)單元130k和140。
參考圖25，第二計數(shù)單元120k包括觸發(fā)器731和反相復用器732。反相復用器732 響應于第一反相控制信號INVl來選擇前一計數(shù)單元的輸出(也就是鎖存輸出信號LOUT) 和第二反相控制信號INV2之一，以生成到下一計數(shù)單元(也就是第三計數(shù)單元130k)的輸 出信號0UT2。
當選擇前一計數(shù)單元的輸出時，觸發(fā)器731執(zhí)行上述反轉(zhuǎn)操作，并執(zhí)行反相操作， 而當選擇第二反相控制信號INV2時，將它的輸出的邏輯電平反相。這樣，第二計數(shù)單元 120k、第三計數(shù)單元130k和第四計數(shù)單元140k中的每一個包括各個反相復用器732和各 個觸發(fā)器731。這樣的反相復用器形成基于反相控制信號INVl和INV2來將最高有效位信 號D[1]、D[2]和D[3]反相的反相控制單元。
圖25的觸發(fā)器731是負沿觸發(fā)的，并且輸出信號0UT2對應于第二比特信號D [1]。 還可以用正沿觸發(fā)的觸發(fā)器來實現(xiàn)本發(fā)明，使得輸出信號0UT2對應于第二比特信號的反 相/D[l]。
圖沈是圖M的計數(shù)器IOOk中的時鐘控制電路750a(類似于圖23的750)和時 鐘輸入電路760a(類似于圖23的760)的電路圖。時鐘控制電路750a基于第一比特信號 D
來生成時鐘控制信號ST。時鐘輸入電路760a響應于時鐘控制信號ST來將輸入時鐘 信號CLKI反相。
使用鎖存器751和將第一比特信號D
反相以輸出反相信號/D
的反相器755 來實現(xiàn)時鐘控制電路750a。鎖存器751具有接收反相器755的輸出的數(shù)據(jù)端D、接收第一 反相控制信號INVl的時鐘端CK、以及輸出時鐘控制信號ST的輸出端Q。鎖存器751響應 于第一反相控制信號INVI來執(zhí)行鎖存操作，使得在重置信號的第一計數(shù)終止之后并在執(zhí) 行反相操作之前，根據(jù)第一比特信號D
的邏輯電平來確定時鐘控制信號ST的邏輯電平。
時鐘輸入電路760a包括通過根據(jù)時鐘控制信號ST的邏輯電平選擇時鐘信號CLKC 或時鐘信號的反相/CLKC來生成輸入時鐘信號CLKI的復用器761。響應于計數(shù)使能信號 CNT_EN來激活時鐘信號CLKC。參考圖沈，還將AND門60包括在圖22的控制電路630中以 生成時鐘信號CLKC，當計數(shù)使能信號CNT_EN被激活到邏輯高時，激活時鐘信號CLKC以反轉(zhuǎn) 作為另一時鐘信號CLK。
圖28A和28B是使用圖M的計數(shù)器IOOk中的反相功能進行計數(shù)操作期間信號的 時序圖。參考圖28A和^B，具有反相功能的計數(shù)器IOOk首先執(zhí)行第一計數(shù)操作來將模擬 重置信號轉(zhuǎn)換為數(shù)字地代表重置信號的第一計數(shù)。在這之后，執(zhí)行反相操作來將第一計數(shù) 反相。
之后，執(zhí)行第二計數(shù)操作來從第一計數(shù)的反相開始計數(shù)模擬測量圖像信號，以生 成代表作為重置信號和測量圖像信號的差的最終圖像信號的第二計數(shù)。例如，第一和第二 計數(shù)是如圖28A和28B所示的向上計數(shù)操作。
圖27示出了用于描述使用圖M的計數(shù)器IOOk的反相功能進行的計數(shù)操作的表 格。圖27示出了來自第一計數(shù)操作、反相操作以及針對第一沿計數(shù)或第二沿計數(shù)的第二計 數(shù)操作的第一比特信號D
和第二比特信號D[l]的比特值，如下所述。
如果僅僅對第一計數(shù)的反相執(zhí)行第二計數(shù)，則可能在DDR計數(shù)器IOOk中發(fā)生比 特錯誤。為了防止這樣的比特錯誤，圖M的第一計數(shù)單元IlOk不包括如圖25所示的反 相復用器732。代替第一比特信號D
的直接反相，根據(jù)第一計數(shù)來將施加到第一計數(shù)單 元IlOk的輸入時鐘信號CLKI反相，使得對于第一計數(shù)的所有情況，通過計數(shù)輸入時鐘信號 CLKI的第一沿開始第二計數(shù)操作。
參考圖27，當?shù)谝挥嫈?shù)的第一比特信號D
是邏輯低(也就是“0”)時，在第二 計數(shù)操作中，在輸入時鐘信號CLKI的第一沿處反轉(zhuǎn)第二比特信號D[l]。當?shù)谝挥嫈?shù)的第一 比特信號D
是邏輯高(也就是“1”)時，在第二計數(shù)操作中，在輸入時鐘信號CLKI的第 二沿處反轉(zhuǎn)第二比特信號D[l]。
在執(zhí)行第一計數(shù)操作之前，將時鐘控制信號ST初始化為邏輯低。圖沈的鎖存器 751包括如圖6B所示的重置開關(guān)用于這樣的初始化。
圖^A圖示了針對第一計數(shù)的第一比特信號D
是邏輯低的示例的DDS。在該情 況下，因為將反相信號/D
施加到圖沈的時鐘控制信號750a的數(shù)據(jù)端D，所以時鐘控制 信號ST響應于第一反相控制信號INVl的上升沿而轉(zhuǎn)變到邏輯高。
響應于邏輯高的時鐘控制信號ST，由時鐘輸入電路760a將反相的時鐘信號/CLKC 選作輸入時鐘信號CLKI用于第二計數(shù)操作。因此，通過在反相操作之后出現(xiàn)的輸入時鐘信 號CLKI的第二沿(也就是下降沿)處反轉(zhuǎn)第二比特信號D[l]，第二計數(shù)操作開始。
為了圖示和描述的方便，在圖^A的底部示出了計數(shù)的兩個最低有效位D
和 D[l]以及對應的十進制值。在下面的表格1中示出了具有6比特二進制代碼的計數(shù)的示 例。
在下面的表格1中，第一值CVl是初始值，以及第二和第三值CV2和CV3代表在第 一計數(shù)操作期間從初始值向上計數(shù)兩次。第四值CV4代表第三值的反相操作。第五至第八 值CV5至CV8代表在第二計數(shù)操作期間從第四值CV4向上計數(shù)四次。
表格 128
權(quán)利要求
1.一種計數(shù)器，包括緩沖器單元，被配置為通過在終止時間點之前緩沖至少一個時鐘信號，來生成計數(shù)的 至少一個最低有效信號；以及波紋計數(shù)器，被配置為通過響應于所述最低有效信號中的至少一個依次反轉(zhuǎn)，來生成 所述計數(shù)的至少一個最高有效信號。
2.根據(jù)權(quán)利要求1所述的計數(shù)器，其中所述緩沖器單元包括時鐘緩沖器，被配置為緩沖時鐘信號以生成所述計數(shù)的最低有效信號。
3.根據(jù)權(quán)利要求2所述的計數(shù)器，其中所述波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于所述最低有效信號依次反轉(zhuǎn)，以生成所述至少一個 最高有效信號。
4.根據(jù)權(quán)利要求3所述的計數(shù)器，其中所述波紋計數(shù)器的每個觸發(fā)器是負沿觸發(fā)的觸 發(fā)器或正沿觸發(fā)的觸發(fā)器之一。
5.根據(jù)權(quán)利要求1所述的計數(shù)器，其中所述計數(shù)是向上計數(shù)或向下計數(shù)。
6.根據(jù)權(quán)利要求1所述的計數(shù)器，其中所述緩沖器單元包括第一時鐘緩沖器，被配置為緩沖第一時鐘信號以生成第一緩沖時鐘信號；以及 第二時鐘緩沖器，被配置為緩沖第二時鐘信號以生成第二緩沖時鐘信號，其中所述第 一時鐘信號與所述第二時鐘信號有相移； 以及其中所述計數(shù)器還包括邏輯單元，被配置為由所述第一和第二緩沖時鐘信號生成第一最低有效信號； 以及其中所述第一和第二緩沖時鐘信號之一是第二最低有效信號。
7.根據(jù)權(quán)利要求6所述的計數(shù)器，其中所述波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于所述第二最低有效信號依次反轉(zhuǎn)，以生成所述至少一個最高有效信號。
8.根據(jù)權(quán)利要求7所述的計數(shù)器，其中所述波紋計數(shù)器的每個觸發(fā)器是負沿觸發(fā)的觸 發(fā)器或正沿觸發(fā)的觸發(fā)器之一。
9.根據(jù)權(quán)利要求6所述的計數(shù)器，其中所述計數(shù)是向上計數(shù)，其中所述第二最低有效 信號滯后所述第一和第二緩沖時鐘信號之一。
10.根據(jù)權(quán)利要求6所述的計數(shù)器，其中所述計數(shù)是向下計數(shù)，其中所述第二最低有效 信號超前所述第一和第二緩沖時鐘信號之一。
11.一種計數(shù)器，包括緩沖器單元，被配置為通過緩沖具有一頻率的至少一個時鐘信號，來生成計數(shù)的至少 一個最低有效信號；以及波紋計數(shù)器，被配置為通過響應于所述最低有效信號中的至少一個依次反轉(zhuǎn)，來生成 所述計數(shù)的至少一個最高有效信號，其中在所述時鐘信號的每個周期更新所述計數(shù)多次以形成多倍數(shù)據(jù)率(MDR)計數(shù)器。
12.根據(jù)權(quán)利要求11所述的計數(shù)器，其中所述緩沖器單元包括 時鐘緩沖器，被配置為緩沖時鐘信號以生成所述計數(shù)的最低有效信號； 以及其中所述波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于所述最低有效信號依次反轉(zhuǎn)，以生成所述至少一個最高有效信號，以及其中在所述時鐘信號的每個周期更新所述計數(shù)兩次以形成雙倍數(shù)據(jù)率(DDR)計數(shù)器。
13.根據(jù)權(quán)利要求11所述的計數(shù)器，其中所述緩沖器單元包括第一時鐘緩沖器，被配置為緩沖第一時鐘信號以生成第一緩沖時鐘信號；以及 第二時鐘緩沖器，被配置為緩沖第二時鐘信號以生成第二緩沖時鐘信號，其中所述第 一時鐘信號與所述第二時鐘信號有相移； 以及其中所述計數(shù)器還包括邏輯單元，被配置為由所述第一和第二緩沖時鐘信號生成第一最低有效信號； 以及其中所述第一和第二緩沖時鐘信號之一是第二最低有效信號； 以及其中所述波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于所述第二最低有效信號依次反轉(zhuǎn)，以生成所述至少一個最高有效信號。
14.根據(jù)權(quán)利要求13所述的計數(shù)器，其中所述第一和第二緩沖時鐘信號相移90°，在 所述時鐘信號的每個周期更新所述計數(shù)四次以形成四倍數(shù)據(jù)率(QDR)計數(shù)器。
15.一種數(shù)據(jù)轉(zhuǎn)換器，包括參考生成器，用于生成指示開始時間點的參考信號；比較器，用于將所述參考信號與測量圖像信號相比較，以生成指示終止時間點的終止 信號；以及計數(shù)器，用于從所述開始時間點計數(shù)到所述終止時間點，所述計數(shù)器包括 緩沖器單元，被配置為通過從所述開始時間點直到所述終止時間點緩沖至少一個時鐘 信號，來生成計數(shù)的至少一個最低有效信號；以及波紋計數(shù)器，被配置為通過響應于所述最低有效信號中的至少一個依次反轉(zhuǎn)，來生成 所述計數(shù)的至少一個最高有效信號。
16.根據(jù)權(quán)利要求15所述的數(shù)據(jù)轉(zhuǎn)換器，其中所述緩沖器單元包括 時鐘緩沖器，被配置為緩沖時鐘信號以生成所述計數(shù)的最低有效信號； 以及其中所述波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于所述最低有效信號依次反轉(zhuǎn)，以生成所述至少一個最高有效信號，以及其中在所述時鐘信號的每個周期更新所述計數(shù)兩次以形成雙倍數(shù)據(jù)率(DDR)計數(shù)器。
17.根據(jù)權(quán)利要求15所述的數(shù)據(jù)轉(zhuǎn)換器，其中所述緩沖器單元包括第一時鐘緩沖器，被配置為緩沖第一時鐘信號以生成第一緩沖時鐘信號；以及 第二時鐘緩沖器，被配置為緩沖第二時鐘信號以生成第二緩沖時鐘信號； 以及其中所述計數(shù)器還包括邏輯單元，被配置為由所述第一和第二緩沖時鐘信號生成第一最低有效信號； 以及其中所述第一和第二緩沖時鐘信號之一是第二最低有效信號； 以及其中所述波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于所述第二最低有效信號依次反轉(zhuǎn)，以生成所述至少一個最高有效信號；以及其中所述第一和第二緩沖時鐘信號相移90°，在所述時鐘信號的每個周期更新所 述計數(shù)四次以形成四倍數(shù)據(jù)率(QDR)計數(shù)器。
18.一種圖像傳感器，包括像素陣列，具有多個像素，各個像素生成各個像素信號； 模數(shù)轉(zhuǎn)換器，用于將所述各個像素信號轉(zhuǎn)變?yōu)閿?shù)字信號；以及 圖像信號處理器，用于處理所述數(shù)字信號； 其中所述模數(shù)轉(zhuǎn)換器包括參考生成器，用于生成指示開始時間點的參考信號；比較器，用于將所述參考信號與所述像素信號相比較，以生成指示終止時間點的終止 信號；以及計數(shù)器，用于從所述開始時間點計數(shù)到所述終止時間點以生成所述數(shù)字信號，所述計 數(shù)器包括緩沖器單元，被配置為通過從所述開始時間點直到所述終止時間點緩沖至少一個時鐘 信號，來生成所述數(shù)字信號的至少一個最低有效信號；以及波紋計數(shù)器，被配置為通過響應于所述最低有效信號中的至少一個依次反轉(zhuǎn)，來生成 所述數(shù)字信號的至少一個最高有效信號。
19.根據(jù)權(quán)利要求18所述的圖像傳感器，還包括模擬相關(guān)雙倍采樣(CDQ單元，生成作為由所述像素生成的各個重置信號和各個測量 圖像信號之差的所述像素信號；以及鎖存器，在所述終止時間點處存儲由所述計數(shù)器輸出的數(shù)字信號。
20.根據(jù)權(quán)利要求18所述的圖像傳感器，還包括第一鎖存器，在所述像素信號是重置信號時生成的第一終止時間點處存儲由所述計數(shù) 器輸出的第一數(shù)字信號；以及第二鎖存器，在所述像素信號是測量圖像信號時生成的第二終止時間點處存儲由所述 計數(shù)器輸出的第二數(shù)字信號，其中所述圖像信號處理器確定所述第一和第二數(shù)字信號之差，用于數(shù)字相關(guān)雙倍采樣。
21.根據(jù)權(quán)利要求18所述的圖像傳感器，其中針對所述像素各個列來形成所述計數(shù)ο
22.根據(jù)權(quán)利要求18所述的圖像傳感器，其中所述計數(shù)器被配置為從第一開始時間點 計數(shù)到第一終止時間點以生成第一數(shù)字信號，所述第一數(shù)字信號在所述第一終止時間點之 后反相以生成負的數(shù)字信號，以及其中所述計數(shù)器被配置為從所反相的數(shù)字信號開始在第 二開始時間點到第二終止時間點期間計數(shù)以生成第二數(shù)字信號，以及其中所述第一終止時 間點對應于作為重置信號的像素信號，以及所述第二終止時間點對應于作為測量圖像信號 的像素信號。
23.根據(jù)權(quán)利要求22所述的圖像傳感器，還包括時鐘輸入電路，根據(jù)所述最低有效信號并根據(jù)由所述第一和第二終止時間點定義的時 間段，來生成由所述緩沖器單元緩沖的所述至少一個時鐘信號，以防止比特錯誤。
24.根據(jù)權(quán)利要求22所述的圖像傳感器，其中所述緩沖器單元包括 時鐘緩沖器，被配置為緩沖時鐘信號以生成所述計數(shù)的最低有效信號； 以及其中所述波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于所述最低有效信號依次反轉(zhuǎn)，以生成所述至少一個最高有效信號，以及其中在所述時鐘信號的每個周期更新所述計數(shù)兩次以形成雙倍數(shù)據(jù)率(DDR)計數(shù)器。
25.根據(jù)權(quán)利要求22所述的圖像傳感器，其中所述緩沖器單元包括第一時鐘緩沖器，被配置為緩沖第一時鐘信號以生成第一緩沖時鐘信號；以及 第二時鐘緩沖器，被配置為緩沖第二時鐘信號以生成第二緩沖時鐘信號； 以及其中所述計數(shù)器還包括邏輯單元，被配置為由所述第一和第二緩沖時鐘信號生成第一最低有效信號； 以及其中所述第一和第二緩沖時鐘信號之一是第二最低有效信號； 以及其中所述波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于所述第二最低有效信號依次反轉(zhuǎn)，以生成所述至少 一個最高有效信號；以及其中所述第一和第二緩沖時鐘信號相移90°，在所述時鐘信號的每個周期更新所 述計數(shù)四次以形成四倍數(shù)據(jù)率(QDR)計數(shù)器。
26.根據(jù)權(quán)利要求18所述的圖像傳感器，其中所述計數(shù)器被配置為從第一開始時間點 向上計數(shù)或向下計數(shù)到第一終止時間點以生成第一數(shù)字信號，以及其中所述計數(shù)器被配置 為在所述第一終止時間點之后以相反方向從所述第一數(shù)字信號計數(shù)到第二終止時間點以 生成第二數(shù)字信號，以及其中所述第一終止時間點對應于作為重置信號的像素信號，以及 所述第二終止時間點對應于作為測量圖像信號的像素信號。
27.根據(jù)權(quán)利要求沈所述的圖像傳感器，還包括時鐘輸入電路，根據(jù)所述最低有效信號并根據(jù)由所述第一和第二終止時間點定義的時 間段，來生成由所述緩沖器單元緩沖的所述至少一個時鐘信號，以防止比特錯誤。
28.根據(jù)權(quán)利要求沈所述的圖像傳感器，其中所述緩沖器單元包括 時鐘緩沖器，被配置為緩沖時鐘信號以生成所述計數(shù)的最低有效信號； 以及其中所述波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于由所述波紋計數(shù)器輸入的所述最低有效信號依次反 轉(zhuǎn)，以生成所述至少一個最高有效信號，以及其中在所述時鐘信號的每個周期更新所述計數(shù)兩次以形成雙倍數(shù)據(jù)率(DDR)計 數(shù)器。
29.根據(jù)權(quán)利要求沈所述的圖像傳感器，其中所述緩沖器單元包括第一時鐘緩沖器，被配置為緩沖第一時鐘信號以生成第一緩沖時鐘信號；以及 第二時鐘緩沖器，被配置為緩沖第二時鐘信號以生成第二緩沖時鐘信號； 以及其中所述計數(shù)器還包括邏輯單元，被配置為由所述第一和第二緩沖時鐘信號生成第一最低有效信號； 以及其中所述第一和第二緩沖時鐘信號之一是第二最低有效信號；以及其中所述波紋計數(shù)器包括至少一個觸發(fā)器，被配置為響應于所述第二最低有效信號依次反轉(zhuǎn)，以生成所述至少 一個最高有效信號；以及其中所述第一和第二緩沖時鐘信號相移90°，在所述時鐘信號的每個周期更新所 述計數(shù)四次以形成四倍數(shù)據(jù)率(QDR)計數(shù)器。
30.根據(jù)權(quán)利要求18所述的圖像傳感器，其中所述圖像傳感器是CIS(CM0S圖像傳感 器)O
全文摘要
一種計數(shù)器包括緩沖器單元和波紋計數(shù)器。緩沖器單元通過在終止時間點之前緩沖至少一個時鐘信號來生成計數(shù)的至少一個最低有效信號。波紋計數(shù)器通過響應于最低有效信號中的至少一個依次反轉(zhuǎn)，來生成計數(shù)的至少一個最高有效信號。計數(shù)器執(zhí)行多倍數(shù)據(jù)率計數(shù)，從而具有提高的操作速度和降低的功耗。
文檔編號H03K23/42GK102035539SQ20101029441
公開日2011年4月27日 申請日期2010年9月21日 優(yōu)先權(quán)日2009年9月25日
發(fā)明者金敬珉, 韓允奭, 高京民 申請人:三星電子株式會社