專利名稱：用于低功耗vlsi的最優(yōu)門控向量雙閾值多米諾電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種低功耗電路，具體來(lái)說(shuō)是一種應(yīng)用最優(yōu)門控向量的雙閾值低功耗 多米諾電路，屬于集成電路應(yīng)用領(lǐng)域。
背景技術(shù)：
多米諾電路以其速度快、面積小的優(yōu)良特性，被廣泛應(yīng)用于處理器的關(guān)鍵路徑部 分和存儲(chǔ)器中，是高性能處理器和存儲(chǔ)器最主流的動(dòng)態(tài)邏輯電路。標(biāo)準(zhǔn)的多米諾電路是 CMOS電路的一個(gè)重要分支，它是由一組NMOS管構(gòu)成的動(dòng)態(tài)邏輯塊串上一個(gè)靜態(tài)反相器構(gòu) 成，如圖1所示。電路的工作原理如下當(dāng)時(shí)鐘信號(hào)CLK = O時(shí)，為電路的預(yù)充階段，此時(shí)預(yù) 充PMOS管Pl處于導(dǎo)通狀態(tài)，動(dòng)態(tài)結(jié)點(diǎn)被預(yù)充至高電平Vdd，與其串接的靜態(tài)反相器的輸出為 低電平；當(dāng)CLK= 1時(shí)，為電路的求值階段，這時(shí)Pl截止，動(dòng)態(tài)結(jié)點(diǎn)視NMOS下拉網(wǎng)絡(luò)(PDN) 的輸入信號(hào)有條件地放電如果NMOS管邏輯塊存在從動(dòng)態(tài)結(jié)點(diǎn)到地的直流通路，那么動(dòng)態(tài) 結(jié)點(diǎn)對(duì)地放電至低電平，輸出端上升為高電平；否則動(dòng)態(tài)結(jié)點(diǎn)將借助于保持管P2保持高電 平值Vdd，直到下一周期。多米諾電路的功耗分為兩部分，一是動(dòng)態(tài)功耗，二是漏功耗，漏功耗又分為柵極漏 功耗和亞閾值漏功耗。由于多米諾電路使用了高頻的時(shí)鐘信號(hào)，動(dòng)態(tài)結(jié)點(diǎn)充放電非常頻繁， 所以其消耗了大量的動(dòng)態(tài)功耗，在集成電路工藝進(jìn)入深亞微米之前，動(dòng)態(tài)功耗是多米諾電 路功耗最主要的組成部分。但是，隨著集成電路技術(shù)的不斷進(jìn)步，漏電流引起的漏功耗增長(zhǎng) 速度比動(dòng)態(tài)功耗快得多。當(dāng)集成電路工藝進(jìn)入深亞微米后，漏功耗已趕上并超過(guò)動(dòng)態(tài)功耗， 而成為重要的功耗來(lái)源。而且，隨著集成電路工藝尺寸的縮小，漏功耗中柵極漏功耗的比例 越來(lái)越大。這主要是因?yàn)?，柵氧化層厚度每減小0. 2nm,柵極漏功耗將增加一個(gè)數(shù)量級(jí)，而每 一次工藝水平的提高，器件尺寸按比例縮小，柵氧化層厚度大約要減小30%，因此，每一次 工藝水平的提高，柵極漏功耗就要增加幾個(gè)數(shù)量級(jí)。而每一次工藝水平的提高，亞閾值漏功 耗隨閾值電壓的減小只增加三到五倍。由此可見(jiàn)，柵極漏功耗增大的速度遠(yuǎn)遠(yuǎn)高于亞閾值 漏功耗增大的速度，從而成為漏功耗的另一主要來(lái)源。雙閾值技術(shù)是被廣泛認(rèn)可的降低漏功耗的有效方法，該技術(shù)對(duì)同一個(gè)多米諾電 路，不同路徑采用不同閾值電壓的晶體管，即對(duì)求值路徑(關(guān)鍵路徑)，用閾值電壓較低的 晶體管實(shí)現(xiàn)，保證電路的求值速度；對(duì)預(yù)充路徑(非關(guān)鍵路徑)，則用閾值電壓較高的晶體 管實(shí)現(xiàn)。因?yàn)殡S著閾值電壓的升高，晶體管的亞閾值漏功耗將明顯減小。因此，雙閾值技術(shù) 通過(guò)采用不同閾值電壓的晶體管，在保證電路性能的同時(shí)，有效的降低電路的亞閾值漏功耗。當(dāng)雙閾值多米諾電路置于休眠狀態(tài)時(shí)，輸入矢量的不同，決定了電路中各個(gè)晶體 管的開(kāi)啟和關(guān)斷，從而會(huì)造成電路產(chǎn)生的漏功耗不同。因此，雙閾值技術(shù)需要增加門控向 量，使休眠狀態(tài)的多米諾門位于最小的漏功耗狀態(tài)下，即休眠狀態(tài)下的門控向量是雙閾值 技術(shù)應(yīng)用關(guān)鍵。

發(fā)明內(nèi)容
本發(fā)明的目的是確定最優(yōu)的門控向量，從而有效的降低雙閾值多米諾電路的功 耗，提高電路的性能。用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路，包含有雙閾值多米諾電路。 雙閾值多米諾電路包括輸入信號(hào)端，輸出信號(hào)端，時(shí)鐘信號(hào)端，預(yù)充管，保持管，時(shí)鐘管，輸 出靜態(tài)反相器和下拉網(wǎng)絡(luò)(PDN)，其中預(yù)充管，保持管和靜態(tài)反相器中的NMOS管為高閾值 的晶體管，其余晶體管為低閾值的晶體管。當(dāng)雙閾值多米諾電路由工作狀態(tài)剛剛進(jìn)入休眠態(tài)后，當(dāng)時(shí)間短，芯片溫度保持高 溫不變，此時(shí)采用輸入信號(hào)和時(shí)鐘信號(hào)均為高電平的門控向量能有效的降低靜態(tài)功耗；當(dāng) 雙閾值多米諾電路由工作狀態(tài)進(jìn)入休眠態(tài)一段時(shí)間后，芯片溫度降至室溫，此時(shí)采用輸入 信號(hào)和時(shí)鐘信號(hào)均為低電平的門控向量更能有效的降低靜態(tài)功耗。上述的用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路的下拉(PDN)網(wǎng)絡(luò)，可 以是任何邏輯門，如或門，與門，同或門或者異或門。上述用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路中高閾值晶體管的閾值 可以調(diào)節(jié)，以滿足電路速度和功耗的雙重要求。上述用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路可以省去掉時(shí)鐘管，即 下拉網(wǎng)絡(luò)(PDN)直接接地。對(duì)于多級(jí)多米諾電路，最優(yōu)門控向量可以應(yīng)用于每一級(jí)多米諾電路。與傳統(tǒng)的多米諾電路相比，本發(fā)明可以取得如下有益效果傳統(tǒng)多米諾電路的功耗中，動(dòng)態(tài)功耗占主要部分，傳統(tǒng)多米諾電路功耗優(yōu)化的方 法也都是針對(duì)動(dòng)態(tài)功耗。但是隨著集成電路工藝尺寸的減小，功耗比例發(fā)生了變化，漏功耗 成為多米諾電路功耗的主要部分，本發(fā)明在雙閾值多米諾電路處于休眠態(tài)的情況下，通過(guò) 采用最優(yōu)的門控向量有效減小了多米諾電路的漏功耗。


圖1標(biāo)準(zhǔn)的多米諾電路示意圖；圖2高溫時(shí)最優(yōu)門控向量應(yīng)用于雙閾值多米諾或門示意圖；圖3室溫時(shí)最優(yōu)門控向量應(yīng)用于雙閾值多米諾或門示意圖；圖4高溫時(shí)，去掉時(shí)鐘管的用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路示 意圖；圖5室溫時(shí)，去掉時(shí)鐘管的用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路示 意圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)于本發(fā)明作進(jìn)一步的說(shuō)明。本實(shí)施例將最優(yōu)門控向量應(yīng)用于雙閾值多米諾或門。如圖2和3所示為最優(yōu)門控向量于雙閾值多米諾或門，它由幾部分組成如圖2所示，高溫時(shí)，包括輸入信號(hào)端，輸出信號(hào)端，時(shí)鐘信號(hào)端，預(yù)充管1^1，保持 管1^2，時(shí)鐘管Ngl，輸出靜態(tài)反相器中的Pg3和Ng2，下拉網(wǎng)絡(luò)(PDN)中的NMOS管，其中預(yù)充管，保持管和靜態(tài)反相器中的NMOS管為高閾值的晶體管，其余晶體管為低閾值的晶體 管。休眠態(tài)時(shí)，輸入為高電平1，時(shí)鐘信號(hào)為高電平1。如圖3所示，室溫時(shí)，包括輸入信號(hào)端，輸出信號(hào)端，時(shí)鐘信號(hào)端，預(yù)充管1^1，保持 管1^2，時(shí)鐘管Nsl，輸出靜態(tài)反相器中的Ps3和Ns2，下拉網(wǎng)絡(luò)(PDN)中的NMOS管，其中 預(yù)充管，保持管和靜態(tài)反相器中的NMOS管為高閾值的晶體管，其余晶體管為低閾值的晶體 管。休眠態(tài)時(shí)，輸入為低電平0，時(shí)鐘信號(hào)為低電平0。雙閾值多米諾電路的漏功耗有多個(gè)來(lái)源，但優(yōu)化設(shè)計(jì)的主要任務(wù)是降低NMOS下 拉網(wǎng)絡(luò)和時(shí)鐘管的漏功耗，這是因?yàn)橐环矫妫琋MOS下拉網(wǎng)絡(luò)和時(shí)鐘管都是低閾值電壓 NMOS管，而多米諾電路的其余部分是由PMOS管和高閾值電壓NMOS管組成，與PMOS管和高 閾值電壓NMOS管相比，低閾值電壓NMOS管產(chǎn)生的漏功耗大的多；另一方面，不同邏輯的多 米諾電路僅僅表現(xiàn)在NMOS下拉網(wǎng)絡(luò)的不同，而下拉網(wǎng)絡(luò)中的晶體管數(shù)目將隨著電路扇入 系數(shù)的增大而顯著增大。因此，NMOS下拉網(wǎng)絡(luò)和時(shí)鐘管產(chǎn)生的漏功耗構(gòu)成了電路總漏功耗 的主要部分，降低了 NMOS下拉網(wǎng)絡(luò)和時(shí)鐘管產(chǎn)生的漏功耗就可以有效的降低整個(gè)多米諾 電路的漏功耗。而且，由于亞閾值漏功耗和柵極漏功耗與溫度之間存在不同的依賴關(guān)系，它們?cè)?不同溫度下對(duì)總漏功耗的相對(duì)貢獻(xiàn)不同。在室溫下，柵極漏功耗是較大的貢獻(xiàn)者，它隨溫度 的變化不明顯。而亞閾值漏功耗隨溫度的增大呈指數(shù)倍增大，在高溫時(shí)，其趕上并超過(guò)柵極 漏功耗而成為主要的組成成分。所以，要求在室溫下，如果門控向量能夠有效的抑制柵極 漏功耗，在高溫下，如果門控向量能夠有效的抑制亞閾值漏功耗，即可實(shí)現(xiàn)用于低功耗VLSI 的最優(yōu)門控向量雙閾值多米諾電路設(shè)計(jì)。輸入信號(hào)和時(shí)鐘信號(hào)均為高電平，使NMOS下拉網(wǎng) 絡(luò)和時(shí)鐘管產(chǎn)生的亞閾值漏功耗最小，所以其適用于高溫情況；輸入信號(hào)和時(shí)鐘信號(hào)均為 低電平，使NMOS下拉網(wǎng)絡(luò)和時(shí)鐘管產(chǎn)生的柵極漏功耗最小，所以其適用于室溫情況。另外，上述的用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路的下拉(PDN)網(wǎng) 絡(luò)，可以是任何邏輯門，如或門，與門，同或門或者異或門。上述用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路中高閾值晶體管的閾值 可以調(diào)節(jié)，以滿足電路速度和功耗的雙重要求。上述用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路可以省去掉時(shí)鐘管，即 下拉網(wǎng)絡(luò)(PDN)直接接地，如圖4和5所示。對(duì)于多級(jí)多米諾電路，最優(yōu)門控向量可以應(yīng)用于每一級(jí)多米諾電路。
權(quán)利要求
1.用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路，包括幾部分用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路，包含有雙閾值多米諾電路。雙閾 值多米諾電路包括輸入信號(hào)端，輸出信號(hào)端，時(shí)鐘信號(hào)端，預(yù)充管，保持管，時(shí)鐘管，輸出靜 態(tài)反相器和下拉網(wǎng)絡(luò)(PDN)，其中預(yù)充管，保持管和靜態(tài)反相器中的NMOS管為高閾值的晶 體管，其余晶體管為低閾值的晶體管。當(dāng)雙閾值多米諾電路由工作狀態(tài)剛剛進(jìn)入休眠態(tài)后，當(dāng)時(shí)間短，芯片溫度保持高溫不 變，此時(shí)采用輸入信號(hào)和時(shí)鐘信號(hào)均為高電平的門控向量能有效的降低靜態(tài)功耗；當(dāng)雙閾 值多米諾電路由工作狀態(tài)進(jìn)入休眠態(tài)一段時(shí)間后，芯片溫度降至室溫，此時(shí)采用輸入信號(hào) 和時(shí)鐘信號(hào)均為低電平的門控向量更能有效的降低靜態(tài)功耗。
2.根據(jù)權(quán)利要求1所述的用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路，其特征 在于下拉(PDN)網(wǎng)絡(luò)，可以是任何邏輯門，如或門，與門，同或門或者異或門。
3.根據(jù)權(quán)利要求1所述的用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路，其特征 在于電路中高閾值晶體管的閾值可以調(diào)節(jié)，以滿足電路速度和功耗的雙重要求。
4.根據(jù)權(quán)利要求1所述的用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路，其特征 在于雙閾值多米諾電路可以省去掉時(shí)鐘管，即下拉網(wǎng)絡(luò)(PDN)直接接地。
5.根據(jù)權(quán)利要求1所述的用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路，其特征 在于對(duì)于多級(jí)多米諾電路，最優(yōu)門控向量可以應(yīng)用于每一級(jí)多米諾電路。
全文摘要
本發(fā)明涉及一種用于低功耗VLSI的最優(yōu)門控向量雙閾值多米諾電路，即在雙閾值多米諾電路處于休眠態(tài)的情況下，通過(guò)采用最優(yōu)的門控向量減小多米諾電路的漏功耗。當(dāng)雙閾值多米諾電路由工作狀態(tài)剛剛進(jìn)入休眠態(tài)后，由于時(shí)間短，芯片溫度保持高溫不變，此時(shí)采用輸入信號(hào)和時(shí)鐘信號(hào)均為高電平的門控向量能有效的降低漏功耗；當(dāng)雙閾值多米諾電路由工作狀態(tài)進(jìn)入休眠態(tài)一段時(shí)間后，芯片溫度降至室溫，此時(shí)采用輸入信號(hào)和時(shí)鐘信號(hào)均為低電平的門控向量更能有效的降低漏功耗。
文檔編號(hào)H03K19/094GK102075178SQ20101051548
公開(kāi)日2011年5月25日 申請(qǐng)日期2010年10月15日 優(yōu)先權(quán)日2010年10月15日
發(fā)明者侯立剛, 吳武臣, 宮娜, 張旺, 汪金輝, 耿淑琴, 袁穎 申請(qǐng)人:北京工業(yè)大學(xué)