專(zhuān)利名稱(chēng)：改良位準(zhǔn)移位器的電路及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種位準(zhǔn)移位器(level shifter)，特別是關(guān)于一種改良位準(zhǔn)移位器的電路及方法。
背景技術(shù)：
在一般的電路中，常需要用到多種不同電位的電壓源，當(dāng)不同電位的電壓源的信號(hào)要互相溝通時(shí)，信號(hào)需先經(jīng)過(guò)位準(zhǔn)移位器將不同電位的信號(hào)調(diào)整成相同電位，使得電路可以正常運(yùn)作。例如圖1所示，在現(xiàn)有的低電壓轉(zhuǎn)高電壓的位準(zhǔn)移位器中，晶體管M1、M2用來(lái)放大低電壓互補(bǔ)性輸入信號(hào)hi、化2，此輸入信號(hào)^ι1、Ιη2通常為邏輯1(低電壓源VDD 的最高電位)或邏輯0 (與電壓源VSS同電位)，且^ι1、Ιη2為彼此互補(bǔ)的信號(hào)，當(dāng)信號(hào)^il 為邏輯1時(shí)，信號(hào)Ιη2為邏輯0，反之，當(dāng)信號(hào)Inl為邏輯0時(shí)，信號(hào)Ιη2為邏輯1 ；晶體管 Μ3、Μ4是源極接到高電壓源VHH且柵極、漏極交互耦合的鎖存器，用來(lái)將低電壓源VDD輸入的邏輯1轉(zhuǎn)換成高電壓源VHH輸入的邏輯1。在輸入低電壓源VDD的互補(bǔ)信號(hào)Inl、In2到此位準(zhǔn)移位器時(shí)，會(huì)在輸出端得到高電壓源VHH的互補(bǔ)信號(hào)0utl、0ut2，且輸出信號(hào)Outl的邏輯會(huì)和輸入信號(hào)hi的邏輯相同，輸出信號(hào)0ut2的邏輯會(huì)和輸入信號(hào)的邏輯相同。 舉例來(lái)說(shuō)，當(dāng)信號(hào)Inl為邏輯1，信號(hào)In2為邏輯0時(shí)，輸出端Outl會(huì)產(chǎn)生高電壓源VHH的邏輯1，輸出端0ut2會(huì)產(chǎn)生邏輯0 (電位VSS)。假設(shè)目前輸入信號(hào)hi、In2分別為邏輯1及邏輯0，則輸出信號(hào)Outl、0ut2會(huì)被固定在邏輯1及邏輯0。在此狀態(tài)下，晶體管M1、M4處于導(dǎo)通狀態(tài)，晶體管M2、M3處于截止?fàn)顟B(tài)。若輸入信號(hào)Inl、In2突然轉(zhuǎn)變成邏輯0及邏輯1，則晶體管Μ2會(huì)導(dǎo)通，晶體管Ml會(huì)截止，但此時(shí)輸出信號(hào)Outl、0ut2還是處于原來(lái)的狀態(tài)(邏輯1及邏輯0)，尚未轉(zhuǎn)換成邏輯 0及邏輯1，因此晶體管M4還是處于導(dǎo)通狀態(tài)，晶體管M3還是處于截止?fàn)顟B(tài)。在此暫態(tài)下， 由于晶體管M2、M4同時(shí)處于導(dǎo)通狀態(tài)，因此有漏電流從高電壓源VHH經(jīng)晶體管M2、M4流到低電壓源VSS，造成功率損耗。此外，當(dāng)輸入信號(hào)轉(zhuǎn)換之后，輸出信號(hào)Outl要從邏輯1轉(zhuǎn)換成邏輯0時(shí)，卻因?yàn)榫w管M2、M4同時(shí)導(dǎo)通，造成晶體管M2要將輸出信號(hào)Outl拉低至VSS 電位，而晶體管M4要將輸出信號(hào)Outl拉高至VHH電位的拉鋸現(xiàn)象。為了讓輸出信號(hào)Outl 順利轉(zhuǎn)換，現(xiàn)有技術(shù)采取增加晶體管M4的通道長(zhǎng)度，使其電流驅(qū)動(dòng)能力低于晶體管M2。但是這樣會(huì)增加電路面積，使得IC成本提高。

發(fā)明內(nèi)容
本發(fā)明的目的之一，在于提出一種減少消耗電流的位準(zhǔn)移位器。本發(fā)明的目的之一，在于提出一種減少電路面積的位準(zhǔn)移位器。本發(fā)明的目的之一，在于提出一種可調(diào)整輸出驅(qū)動(dòng)能力的位準(zhǔn)移位器。根據(jù)本發(fā)明，一種改良位準(zhǔn)移位器的電路及方法，是在該位準(zhǔn)移位器的鎖存器與電壓源之間串接限流電路限制該鎖存器的驅(qū)動(dòng)電流不超過(guò)某設(shè)定值，因而減少該位準(zhǔn)移位器在轉(zhuǎn)換時(shí)的消耗電流，而且可以使用較短通道長(zhǎng)度的晶體管實(shí)現(xiàn)該鎖存器，縮小該位準(zhǔn)移位器的電路面積。較佳者，該設(shè)定值是可調(diào)的，藉以調(diào)整該位準(zhǔn)移位器的輸出驅(qū)動(dòng)能力，加快該位準(zhǔn)移位器的轉(zhuǎn)換速度。


此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，并不構(gòu)成對(duì)本發(fā)明的限定。在附圖中圖1為現(xiàn)有的低電壓轉(zhuǎn)高電壓的位準(zhǔn)移位器；圖2為本發(fā)明的第一實(shí)施例；圖3為圖2的位準(zhǔn)移位器的邏輯態(tài)的電壓位準(zhǔn)；圖4為本發(fā)明的第二實(shí)施例；以及圖5為圖4的位準(zhǔn)移位器的邏輯態(tài)的電壓位準(zhǔn)。附圖標(biāo)號(hào)10位準(zhǔn)移位器12限流電路14輸入信號(hào)的電壓位準(zhǔn)16輸出信號(hào)的電壓位準(zhǔn)18位準(zhǔn)移位器20限流電路22輸入信號(hào)的電壓位準(zhǔn)24輸出信號(hào)的電壓位準(zhǔn)
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合附圖對(duì)本發(fā)明實(shí)施例做進(jìn)一步詳細(xì)說(shuō)明。在此，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，但并不作為對(duì)本發(fā)明的限定。如圖2所示，以圖1的低電壓轉(zhuǎn)高電壓的位準(zhǔn)移位器10為基礎(chǔ)，串接限流電路12 在其鎖存器與高電壓源VHH之間。限流電路12包含晶體管M5連接在位準(zhǔn)移位器10的鎖存器與高電壓源VHH之間，受控制信號(hào)Ctrll控制其電流。當(dāng)控制信號(hào)Ctrll為較低的電壓時(shí)，晶體管M5可提供較大的電流，反之，當(dāng)控制信號(hào)Ctrll為較高的電壓時(shí)，晶體管M5可提供的電流較小。此改良式位準(zhǔn)移位器在正常操作時(shí)，控制信號(hào)Ctrll為某特定電壓，以設(shè)定晶體管M5能夠產(chǎn)生的最大電流。該特定電壓可以是任何的參考電壓源。假設(shè)目前輸入信號(hào)hi、In2分別為邏輯1及邏輯0，則輸出信號(hào)Outl、0ut2會(huì)被固定在高電壓源VHH的邏輯1及邏輯0。低電壓源VDD的邏輯態(tài)對(duì)應(yīng)的電壓位準(zhǔn)及高電壓源VHH的邏輯態(tài)對(duì)應(yīng)的電壓位準(zhǔn)如圖3所示，波形14指出輸入信號(hào)hi、In2的電壓位準(zhǔn)，波形16指出輸出信號(hào) OutU 0ut2的電壓位準(zhǔn)。在輸入信號(hào)hi、In2突然轉(zhuǎn)變成邏輯0及邏輯1時(shí)，晶體管M2、 M4同時(shí)處于導(dǎo)通狀態(tài)，因而產(chǎn)生一條從高電壓源VHH到低電壓源VSS的漏電流路徑，不過(guò)因?yàn)榫w管M5的關(guān)系，該漏電流會(huì)被限制在晶體管M5所能提供的電流，因此減少位準(zhǔn)移位器在信號(hào)轉(zhuǎn)換時(shí)的消耗功率。此外，在晶體管M2、M4拉鋸時(shí)，因?yàn)榫w管M5的限流效果，晶體管M4上拉的電流只有限制電流的大小，使其上拉能力比現(xiàn)有電路小了很多，因此不需要將晶體管M4的通道長(zhǎng)度加大來(lái)限制其驅(qū)動(dòng)電流，也可以使輸出信號(hào)順利轉(zhuǎn)換。如此一來(lái)，便可使用較小的面積實(shí)現(xiàn)位準(zhǔn)移位電路的功能。較佳者，晶體管M5的限制電流是可調(diào)的，以調(diào)整位準(zhǔn)移位電路的輸出驅(qū)動(dòng)能力。 例如圖2所示，限流電路12包含晶體管M6連接在晶體管M5的柵極Ctrl與電壓源VSS之間，受控制信號(hào)Ctr2控制，以調(diào)整晶體管M5的限制電流。當(dāng)位準(zhǔn)移位器的負(fù)載較小時(shí)，控制信號(hào)Ctrl2固定在邏輯0，因此晶體管M6為截止?fàn)顟B(tài)，晶體管M5的電流由控制信號(hào)Ctrll 的電壓控制。當(dāng)負(fù)載較大時(shí)，控制信號(hào)Ctrl2設(shè)定在邏輯1，高、低電壓源皆可，因此晶體管 M6為導(dǎo)通狀態(tài)，將晶體管M5的柵極電壓Ctrl下拉至邏輯0，使得晶體管M5完全導(dǎo)通，達(dá)到增加驅(qū)動(dòng)電流的效果，因而加快位準(zhǔn)移位電路的轉(zhuǎn)換速度。圖4為本發(fā)明的第二實(shí)施例，其中位準(zhǔn)移位器18是現(xiàn)有電路，用來(lái)將輸入信號(hào)的邏輯0的電位VSS轉(zhuǎn)換到比其更低的VLL電位。參照?qǐng)D5，波形22指出輸入信號(hào)hi、In2 的電壓位準(zhǔn)，波形M指出輸出信號(hào)Outl、0ut2的電壓位準(zhǔn)。在此改良式位準(zhǔn)移位器中，限流電路20串接在位準(zhǔn)移位器18的鎖存器與電壓源VLL之間。限流電路20包含晶體管M7 受控制信號(hào)Ctrl3的控制，其功能和圖2中的晶體管M5雷同。此外，限流電路20中的晶體管M8連接在晶體管M7的柵極Ctrl3與電壓源VDD之間，受控制信號(hào)Ctr4控制，其功能和圖2中的晶體管M6雷同。以上對(duì)于本發(fā)明的較佳實(shí)施例所作的敘述為闡明的目的，而無(wú)意限定本發(fā)明精確地為所揭露的形式，基于以上的教導(dǎo)或從本發(fā)明的實(shí)施例學(xué)習(xí)而作修改或變化是可能的， 實(shí)施例是為解說(shuō)本發(fā)明的原理以及讓本領(lǐng)域技術(shù)人員以各種實(shí)施例利用本發(fā)明在實(shí)際應(yīng)用上而選擇及敘述，本發(fā)明的技術(shù)思想由權(quán)利要求范圍及其均等來(lái)決定。
權(quán)利要求
1.一種改良位準(zhǔn)移位器的電路，其特征在于，所述位準(zhǔn)移位器的鎖存器與電壓源之間具有一限流電路限制所述鎖存器的驅(qū)動(dòng)電流不超過(guò)一設(shè)定值。
2.如權(quán)利要求1所述的改良位準(zhǔn)移位器的電路，其特征在于，所述設(shè)定值是可調(diào)的。
3.如權(quán)利要求1所述的改良位準(zhǔn)移位器的電路，其特征在于，所述限流電路包含一晶體管串接在所述鎖存器與所述電壓源之間，具有一控制端接受一控制信號(hào)以決定所述設(shè)定值。
4.如權(quán)利要求3所述的改良位準(zhǔn)移位器的電路，其特征在于，所述電路更包含另一晶體管連接在所述控制端與另一電壓源之間，具有一控制端接受另一控制信號(hào)以調(diào)整所述設(shè)定值。
5.如權(quán)利要求4所述的改良位準(zhǔn)移位器的電路，其特征在于，所述另一控制信號(hào)根據(jù)所述位準(zhǔn)移位器的負(fù)載大小調(diào)整所述設(shè)定值。
6.如權(quán)利要求5所述的改良位準(zhǔn)移位器的電路，其特征在于，所述設(shè)定值在所述位準(zhǔn)移位器的負(fù)載較大時(shí)為較大的值。
7.一種改良位準(zhǔn)移位器的方法，其特征在于，在所述位準(zhǔn)移位器的鎖存器與電壓源之間串接一限流電路限制所述鎖存器的驅(qū)動(dòng)電流不超過(guò)一設(shè)定值。
8.如權(quán)利要求7所述的改良位準(zhǔn)移位器的方法，其特征在于，所述設(shè)定值是可調(diào)的。
9.如權(quán)利要求7所述的改良位準(zhǔn)移位器的方法，其特征在于，所述方法包含施加一控制信號(hào)控制一串接在所述鎖存器與所述電壓源之間的晶體管，以決定所述設(shè)定值。
10.如權(quán)利要求9所述的改良位準(zhǔn)移位器的方法，其特征在于，所述方法更包含改變所述控制信號(hào)以調(diào)整所述設(shè)定值。
11.如權(quán)利要求10所述的改良位準(zhǔn)移位器的方法，其特征在于，所述控制信號(hào)根據(jù)所述位準(zhǔn)移位器的負(fù)載大小改變。
12.如權(quán)利要求11所述的改良位準(zhǔn)移位器的方法，其特征在于，所述設(shè)定值在所述位準(zhǔn)移位器的負(fù)載較大時(shí)被調(diào)整為較大的值。
全文摘要
本發(fā)明公開(kāi)了一種改良位準(zhǔn)移位器的電路及方法，是在位準(zhǔn)移位器的鎖存器與電壓源之間串接限流電路限制該鎖存器的驅(qū)動(dòng)電流不超過(guò)某設(shè)定值，因而減少該位準(zhǔn)移位器在轉(zhuǎn)換時(shí)的消耗電流，而且可以使用較短通道長(zhǎng)度的晶體管實(shí)現(xiàn)該鎖存器，縮小該位準(zhǔn)移位器的電路面積。較佳者，該設(shè)定值是可調(diào)的，藉以調(diào)整該位準(zhǔn)移位器的輸出驅(qū)動(dòng)能力，加快該位準(zhǔn)移位器的轉(zhuǎn)換速度。
文檔編號(hào)H03K19/0175GK102457263SQ20101052839
公開(kāi)日2012年5月16日 申請(qǐng)日期2010年11月1日 優(yōu)先權(quán)日2010年11月1日
發(fā)明者劉永元, 黃弘安 申請(qǐng)人:天鈺科技股份有限公司