專利名稱：一種低功耗可編程分頻器的制作方法
技術領域：
本發(fā)明涉及一種毛刺消除可編程計數(shù)器，主要應用于射頻鎖相環(huán)中的可編程分頻 器電路。具有毛刺消除能力強，功耗低，可編程范圍廣，結構簡單，思路新穎等特點。
背景技術：
在射頻收發(fā)機前端電路中，頻率綜合器為信號的上混頻、下混頻提供穩(wěn)定，低噪聲 的本振信號，并且信號的傳輸提供頻帶的切換。射頻鎖相環(huán)是實現(xiàn)頻率綜合器的一種有效 結構。在射頻鎖相環(huán)電路中，可編程分頻器是其中的主要模塊，通過控制其自身的分頻比， 實現(xiàn)信號頻帶的切換。
可編程分頻器的實現(xiàn)方法有多種，包括二分頻級聯(lián)可編程分頻器、基于雙模前置 預分頻的可編程分頻器以及基于可編程除N計數(shù)器的可編程分頻器。二分頻級聯(lián)可編程分 頻器實現(xiàn)的分頻比范圍較窄，只能是2的整數(shù)倍。基于雙模前置預分頻的可編程分頻器和 基于可編程除N計數(shù)器的可編程分頻器，實現(xiàn)的分頻比較寬；然而基于可編程除N計數(shù)器結 構的可編程分頻器，由于可編程負載較大，使得電路內(nèi)部有較大的延時，影響了可編程分頻 器的速度?；陔p模前置預分頻的可編程分頻器結構速度較快，可編程范圍較寬，在這三種 結構中應用最為廣泛。
傳統(tǒng)的基于雙模前置預分頻的可編程分頻器結構框圖如圖7所示。該可編程分頻 器由三部分構成N/N+1雙模前置分頻器，P位可編程計數(shù)器和S位吞咽計數(shù)器。N/N+1雙 模前置分頻器的分頻輸出作為P位可編程計數(shù)器和S位吞咽計數(shù)器的參考頻率。在電路工 作之初，P位可編程計數(shù)器和S位吞咽計數(shù)器同時開始計數(shù)，S位吞咽計數(shù)器輸出的?？刂?信號控制N/N+1雙模前置分頻器實現(xiàn)N+1分頻，當S位吞咽計數(shù)器計數(shù)了 S個脈沖時，計數(shù) 結束，使得輸出?？刂菩盘柊l(fā)生翻轉(zhuǎn)，控制N/N+1雙模前置分頻器實現(xiàn)N分頻，此時P位可 編程計數(shù)器繼續(xù)計數(shù)，指導計數(shù)結束，輸出復位脈沖，可編程分頻器開始下一階段的分頻工 作?？删幊谭诸l器最終可以實現(xiàn)的分頻比為PN+S(P彡N，N > S)，對于一個確定的設計，N 定值，P和S為可編程變量。為實現(xiàn)連續(xù)的分頻，對一個確定的N值，若P也固定，S的取值 需從0 P-I連續(xù)取值，那么總的分頻比就能實現(xiàn)從PN PN+(P-I)連續(xù)；對一個確定的N 值，P每變化一次，S從0 P-I連續(xù)取值，就可實現(xiàn)連續(xù)的分頻要求。這種結構的連續(xù)最小 分頻比為P2，最大的分頻比為NPmax+Smax。此種可編程分頻器最大的缺點是，P位可編程計數(shù) 器和S位吞咽計數(shù)器分別需要一個D觸發(fā)器級聯(lián)構成的計數(shù)器主體電路，為電路帶來了大 量的延時，功耗也相對較大。本發(fā)明中涉及的一種可編程范圍較寬的可編程分頻器，巧妙的 將P位可編程計數(shù)器和S位吞咽計數(shù)器合而為一，共用一個D觸發(fā)器鏈，有效的降低了功耗 和延時，提高了可編程分頻器的性能。發(fā)明內(nèi)容
技術問題本發(fā)明的目的是設計一種低功耗可編程分頻器，其可以將可編程計 數(shù)器和吞咽計數(shù)器合而為一，共用一個D觸發(fā)器鏈構成的計數(shù)器主體電路，有效的降低了功耗和延時，同時采用合理的設計可編程計數(shù)控制電路和吞咽計數(shù)控制電路，消除了組合 邏輯內(nèi)部的潛在毛刺，進一步優(yōu)化了噪聲性能。
技術方案為解決上述技術問題，本發(fā)明提供的技術方案為一種低功耗可編程 分頻器，該可編程分頻器電路包括N/N+1雙模前置分頻器電路和與N/N+1雙模前置分頻器 電路通訊的可編程計數(shù)器電路，N自然數(shù)，其中可編程計數(shù)器電路包括異步計數(shù)器主體電 路、可編程計數(shù)控制電路、吞咽計數(shù)控制電路、復位脈沖產(chǎn)生電路和計數(shù)器輸出產(chǎn)生電路；
可編程計數(shù)器電路的頻率輸入由N/N+1雙模前置分頻器輸入，N/N+1雙模前置分 頻器電路分頻以后的輸出作為可編程計數(shù)器電路的計數(shù)時鐘，?？刂菩盘栍煽删幊逃嫈?shù)器 電路的計數(shù)器輸出產(chǎn)生電路產(chǎn)生，控制N/N+1雙模前置分頻器實現(xiàn)N分頻或N+1分頻；
計數(shù)時鐘通過異步計數(shù)器主體電路產(chǎn)生6位分頻輸出信號，該6位分頻輸出信號 分別輸入可編程計數(shù)控制電路和吞咽計數(shù)控制電路；可編程計數(shù)控制字和6位分頻輸出信 號同時輸入可編程計數(shù)控制電路產(chǎn)生可編程計數(shù)輸出；吞咽計數(shù)控制字和6位分頻輸出信 號同時輸入吞咽計數(shù)控制電路產(chǎn)生吞咽計數(shù)輸出；可編程計數(shù)輸出和吞咽計數(shù)輸出分別 輸入復位脈沖產(chǎn)生電路，產(chǎn)生的第一輸出信號和第二輸出信號分別輸入計數(shù)器輸出產(chǎn)生電 路后產(chǎn)生?？刂菩盘枺粡臀幻}沖產(chǎn)生電路的復位信號輸出連接異步計數(shù)器主體電路的復位 端；
可編程控制字由可編程計數(shù)控制字和吞咽計數(shù)控制字兩部分組成，可編程計數(shù)輸 出和吞咽計數(shù)輸出均可以被改變，使得可編程計數(shù)器電路的可編程范圍展寬。
優(yōu)選的，異步計數(shù)器主體電路由6個D觸發(fā)器級聯(lián)產(chǎn)生，每個D觸發(fā)器的輸入端和 輸出端連接，構成二分頻器，所述6個D觸發(fā)器的6位分頻輸出端與6位的可編程計數(shù)控制 字分別輸入可編程計數(shù)控制電路；6位分頻輸出端與6位的吞咽計數(shù)控制字分別輸入吞咽 計數(shù)控制電路；異步計數(shù)器主體電路中的參考時鐘由N/N+1雙模前置分頻器產(chǎn)生，從第一 個級聯(lián)D觸發(fā)器的D端輸入，所述可編程分頻器的頻率輸出由異步計數(shù)器主體電路的最后 一個D觸發(fā)器的輸出端端輸出。
優(yōu)選的，異步計數(shù)器主體電路的6個D觸發(fā)器的6位分頻輸出端與6位的可編程 技術控制字分別輸入可編程計數(shù)控制電路；
可編程計數(shù)控制電路由6個可編程計數(shù)控制電路異或門和5個可編程計數(shù)控制電 路與門構成；異步計數(shù)器主體電路的6個D觸發(fā)器的6位分頻輸出端與6位的可編程計數(shù) 控制字分別輸入6個可編程計數(shù)控制電路異或門；可編程計數(shù)控制電路第六個異或門和可 編程計數(shù)控制電路第五個異或門的輸出端連接可編程計數(shù)控制電路第五個與門，可編程計 數(shù)控制電路第五個與門和可編程計數(shù)控制電路第四個異或門的輸出端連接可編程計數(shù)控 制電路第四個與門，可編程計數(shù)控制電路第四個與門和可編程計數(shù)控制電路異第三個或門 的輸出端連接可編程計數(shù)控制電路第三個與門，以此類推，可編程計數(shù)控制電路第二個與 門的和可編程計數(shù)控制電路第一個異或門的輸出端連接可編程計數(shù)控制電路第一個與門， 可編程計數(shù)控制電路第一個與門的輸出連接復位脈沖產(chǎn)生電路的輸入端，6個D觸發(fā)器的6 位分頻輸出端分別輸入吞咽計數(shù)控制電路；
吞咽計數(shù)控制電路與可編程計數(shù)控制電路結構相同，由6個吞咽計數(shù)控制電路異 或門和5個吞咽計數(shù)控制電路與門構成，6個吞咽計數(shù)控制電路D觸發(fā)器的6位分頻輸出端 與6位的吞咽計數(shù)控制字分別輸入6個吞咽計數(shù)控制電路異或門，吞咽計數(shù)控制電路第六個異或門和吞咽計數(shù)控制電路第五個異或門的輸出端連接吞咽計數(shù)控制電路第五個與門， 吞咽計數(shù)控制電路第五個異或門和吞咽計數(shù)控制電路第四個異或門的輸出端連接吞咽計 數(shù)控制電路第四個與門，吞咽計數(shù)控制電路第四個異或門和吞咽計數(shù)控制電路第三個異或 門的輸出端連接吞咽計數(shù)控制電路第三個與門，以此類推，吞咽計數(shù)控制電路第二個與門 的和吞咽計數(shù)控制電路第一個異或門的輸出端連接吞咽計數(shù)控制電路第一個與門，吞咽計 數(shù)控制電路與門的輸出連接復位脈沖產(chǎn)生電路的輸入端。
優(yōu)選的，復位脈沖產(chǎn)生電路由兩個復位脈沖產(chǎn)生電路D觸發(fā)器和四個復位脈沖產(chǎn) 生電路反相器構成，兩個復位脈沖產(chǎn)生電路D觸發(fā)器的時鐘與異步計數(shù)器主體電路的計數(shù) 時鐘信號連接，吞咽計數(shù)控制電路連接復位脈沖產(chǎn)生電路第一個D觸發(fā)器的輸入端，可編 程計數(shù)控制電路連接接復位脈沖產(chǎn)生電路第二個D觸發(fā)器的輸入端；復位脈沖產(chǎn)生電路第 一個D觸發(fā)器的輸出通過兩個級聯(lián)反相器與計數(shù)器輸出產(chǎn)生電路的輸入端端連接，復位脈 沖產(chǎn)生電路第二個D觸發(fā)器的輸出通過兩個級聯(lián)反相器與計數(shù)器輸出產(chǎn)生電路的輸入端 端連接；復位信號由第二個反相器的輸出產(chǎn)生，連接異步計數(shù)器主體電路中所有D觸發(fā)器 的復位端。
優(yōu)選的，計數(shù)器輸出產(chǎn)生電路由一個RS觸發(fā)器構成；RS觸發(fā)器的輸入端連接復位 信號產(chǎn)生電路中第一個反相器的輸出端，RS觸發(fā)器的輸入端連接復位信號產(chǎn)生電路中第三 個反相器的輸出端；RS觸發(fā)器RSO的輸出端產(chǎn)生模控制信號。
優(yōu)選的，N/N+1雙模前置分頻器電路由同步計數(shù)器主體電路和模控制電路兩部分 構成；
同步計數(shù)器主體電路包括三個同步計數(shù)器主體電路D觸發(fā)器和一個同步計數(shù)器 主體電路與門；頻率輸入連接三個同步計數(shù)器主體電路D觸發(fā)器的時鐘，構成同步計數(shù)結 構；同步計數(shù)器主體電路或門的輸出端連接同步計數(shù)器主體電路第三個D觸發(fā)器的輸入 端，構成初始輸入；同步計數(shù)器主體電路第三個D觸發(fā)器的輸出端與同步計數(shù)器主體電路 與門的一個輸入端連接；同步計數(shù)器主體電路與門的輸出與同步計數(shù)器主體電路第二個D 觸發(fā)器的輸入端連接；同步計數(shù)器主體電路第二個D觸發(fā)器的輸出端與同步計數(shù)器主體電 路第一個D觸發(fā)器的輸入端連接；同步計數(shù)器主體電路第一個D觸發(fā)器的輸出端分別與同 步計數(shù)器主體電路與門和同步計數(shù)器主體電路或門的另外一個輸入端連接；
?？刂齐娐酚蓛蓚€模控制電路D觸發(fā)器和三個?？刂齐娐坊蜷T構成；?？刂齐娐?D觸發(fā)器的輸入端分別和各自的輸出端連接，構成二分頻電路；參考時鐘由同步計數(shù)器主 體電路的第一個D觸發(fā)器輸出端提供，輸入?？刂齐娐返谝粋€D觸發(fā)器的時鐘端；?？刂齐?路第一個D觸發(fā)器的輸出端和模控制電路第二個D觸發(fā)器的輸入時鐘連接；?？刂齐娐返?兩個D觸發(fā)器的輸出端分別輸入模控制電路第二個或門，而后與?？刂菩盘柗謩e輸入模控 制電路第三個或門；?？刂齐娐返谌齻€或門的輸出與模控制電路第一個或門的另外一個輸 入連接，輸入同步計數(shù)器主體電路；?？刂菩盘柨梢钥刂芅/N+1雙模前置分頻器電路的分 頻比，當?？刂茷?時N/N+1雙模前置分頻器電路產(chǎn)生N+1分頻；當?？刂茷?時，N/N+1 雙模前置分頻器電路產(chǎn)生N分頻；計數(shù)時鐘由?？刂齐娐返牡诙€D觸發(fā)器的輸出端產(chǎn)生， 連接可編程計數(shù)器電路的計數(shù)時鐘輸入端。
有益效果本發(fā)明中所述的一種可編程范圍較寬的低功耗可編程分頻器，通過設 計可編程計數(shù)器和吞咽計數(shù)器，將兩部分合而為一，共用一個D觸發(fā)器鏈構成的計數(shù)器主體電路，使得整個可編程分頻器的功耗顯著降低。同時通過設計可編程計數(shù)控制電路和吞 咽計數(shù)控制電路，兩部分均采用與門邏輯，消除了組合邏輯內(nèi)部由于競爭-冒險產(chǎn)生的毛 刺，在功耗和噪聲方面均有所貢獻。與傳統(tǒng)的可編程分頻器結構相比，該結構具有可編程范 圍寬，功耗低，毛刺消除能力強，易于實現(xiàn)等特點。


圖1為本發(fā)明的可編程分頻器電路結構框圖2為本發(fā)明的可編程計數(shù)器電路電路原理圖3為本發(fā)明的16/17雙模前置分頻器電路電路原理圖4為本發(fā)明的可編程分頻器中的RS觸發(fā)器的S輸入端、R輸入端，?？刂埔约?復位信號的波形圖5為本發(fā)明的16/17雙模前置分頻器電路的頻率輸入，?？刂埔约坝嫈?shù)時鐘輸 出的波形圖(?？刂菩盘枮榈碗娖綍r)；
圖6為本發(fā)明的16/17雙模前置分頻器電路的頻率輸入，?？刂埔约坝嫈?shù)時鐘輸 出的波形圖(模控制信號為高電平時)；
圖7為傳統(tǒng)的可編程分頻器電路結構框其中，N/N+1雙模前置分頻器電路1，可編程計數(shù)器電路2，異步計數(shù)器主體電路 21、可編程計數(shù)控制電路22、吞咽計數(shù)控制電路23、復位脈沖產(chǎn)生電路M和計數(shù)器輸出產(chǎn) 生電路25。
具體實施方式
下面結合附圖對本發(fā)明做進一步說明。
本發(fā)明中所述的一種可編程范圍較寬的低功耗可編程分頻器，在傳統(tǒng)的可編程分 頻器結構基礎上，將可編程計數(shù)器和吞咽計數(shù)器合而為一，共用一個D觸發(fā)器鏈構成的計 數(shù)器主體電路，圖1所示為本設計的可編程分頻器結構框圖。
本發(fā)明中所述的一種可編程范圍較寬的低功耗可編程分頻器主要由N/N+1雙模 前置分頻器電路1和可編程計數(shù)電路2組成。可編程計數(shù)器電路2由異步計數(shù)器主體電路 21、可編程計數(shù)控制電路22、吞咽計數(shù)控制電路23、復位脈沖產(chǎn)生電路和計數(shù)器輸出產(chǎn)生 電路25五部分組成。N自然數(shù)。
可編程計數(shù)器電路2的頻率輸入由N/N+1雙模前置分頻器1輸入，N/N+1雙模前 置分頻器電路1分頻以后的輸出作為可編程計數(shù)器電路2的計數(shù)時鐘，模控制信號由可編 程計數(shù)器電路2的計數(shù)器輸出產(chǎn)生電路25產(chǎn)生，控制N/N+1雙模前置分頻器1實現(xiàn)N分頻 或N+1分頻；
計數(shù)時鐘通過異步計數(shù)器主體電路21產(chǎn)生6位分頻輸出信號QO…Q5，該6位分 頻輸出信號QO…Q5分別輸入可編程計數(shù)控制電路22和吞咽計數(shù)控制電路23 ；可編程計數(shù) 控制字PO…P5和6位分頻輸出信號QO…Q5同時輸入可編程計數(shù)控制電路22產(chǎn)生可編程 計數(shù)輸出P ；吞咽計數(shù)控制字SO…S5和6位分頻輸出信號QO…Q5同時輸入吞咽計數(shù)控制 電路23產(chǎn)生吞咽計數(shù)輸出S ；可編程計數(shù)輸出P和吞咽計數(shù)輸出S分別輸入復位脈沖產(chǎn)生 電路M，產(chǎn)生的第一輸出信號PP和第二輸出信號SS分別輸入計數(shù)器輸出產(chǎn)生電路25后產(chǎn)生模控制信號；復位脈沖產(chǎn)生電路M的復位信號輸出連接異步計數(shù)器主體電路21的復位 端；
可編程控制字由可編程計數(shù)控制字PO…P5和吞咽計數(shù)控制字SO…S5兩部分組 成，可編程計數(shù)輸出P和吞咽計數(shù)輸出S均可以被改變，使得可編程計數(shù)器電路2的可編程 范圍展寬。
異步計數(shù)器主體電路21由6個D觸發(fā)器DO…D5級聯(lián)產(chǎn)生，每個D觸發(fā)器的輸入 端D和輸出端Q連接，構成二分頻器，所述6個D觸發(fā)器DO…D5的6位分頻輸出端QO…Q5 與6位的可編程計數(shù)控制字PO…P5分別輸入可編程計數(shù)控制電路22 ；6位分頻輸出端Q(l··· Q5與6位的吞咽計數(shù)控制字SO…S5分別輸入吞咽計數(shù)控制電路23 ；異步計數(shù)器主體電路 21中的參考時鐘由N/N+1雙模前置分頻器產(chǎn)生，從第一個級聯(lián)D觸發(fā)器的D端輸入，所述可 編程分頻器的頻率輸出由異步計數(shù)器主體電路21的最后一個D觸發(fā)器D5的輸出端Q端輸 出。
異步計數(shù)器主體電路21的6個D觸發(fā)器DO…D5的6位分頻輸出端QO…Q5與6 位的可編程技術控制字PO…P5分別輸入可編程計數(shù)控制電路22 ；
可編程計數(shù)控制電路22由6個可編程計數(shù)控制電路異或門ΡΧ0···Ρ)(5和5個可編 程計數(shù)控制電路與門PAO…ΡΑ4構成；異步計數(shù)器主體電路21的6個D觸發(fā)器的6位分頻 輸出端QO…Q5與6位的可編程計數(shù)控制字PO…S5分別輸入6個可編程計數(shù)控制電路異 或門ΡΧ0···Ρ)(5 ；可編程計數(shù)控制電路第六個異或門Ρ)(5和可編程計數(shù)控制電路第五個異或 門ΡΧ4的輸出端連接可編程計數(shù)控制電路第五個與門ΡΑ4，可編程計數(shù)控制電路第五個與 門ΡΑ4和可編程計數(shù)控制電路第四個異或門ΡΧ3的輸出端連接可編程計數(shù)控制電路第四個 與門ΡΑ3，可編程計數(shù)控制電路第四個與門ΡΑ3和可編程計數(shù)控制電路異第三個或門ΡΧ2的 輸出端連接可編程計數(shù)控制電路第三個與門ΡΑ2，以此類推，可編程計數(shù)控制電路第二個與 門PAl的和可編程計數(shù)控制電路第一個異或門PXO的輸出端連接可編程計數(shù)控制電路第一 個與門ΡΑ0，可編程計數(shù)控制電路第一個與門PAO的輸出連接復位脈沖產(chǎn)生電路M的輸入 端P，6個D觸發(fā)器的6位分頻輸出端QO…Q5分別輸入吞咽計數(shù)控制電路23。
吞咽計數(shù)控制電路23與可編程計數(shù)控制電路22結構相同，由6個吞咽計數(shù)控制 電路異或門SX(>"S)(5和5個吞咽計數(shù)控制電路與門SA0 "SA4構成，6個吞咽計數(shù)控制電 路D觸發(fā)器的6位分頻輸出端QO…Q5與6位的吞咽計數(shù)控制字SO…S5分別輸入6個吞咽 計數(shù)控制電路異或門SXO…SX5，吞咽計數(shù)控制電路第六個異或門S)(5和吞咽計數(shù)控制電路 第五個異或門SX4的輸出端連接吞咽計數(shù)控制電路第五個與門SA4，吞咽計數(shù)控制電路第 五個異或門SX4和吞咽計數(shù)控制電路第四個異或門SX3的輸出端連接吞咽計數(shù)控制電路第 四個與門SA3，吞咽計數(shù)控制電路第四個異或門SX3和吞咽計數(shù)控制電路第三個異或門SX2 的輸出端連接吞咽計數(shù)控制電路第三個與門SA2，以此類推，吞咽計數(shù)控制電路第二個與門 SAl的和吞咽計數(shù)控制電路第一個異或門SXO的輸出端連接吞咽計數(shù)控制電路第一個與門 SA0，吞咽計數(shù)控制電路與門SAO的輸出連接復位脈沖產(chǎn)生電路M的輸入端S。
復位脈沖產(chǎn)生電路M由兩個復位脈沖產(chǎn)生電路D觸發(fā)器D6、D7和四個復位脈沖 產(chǎn)生電路反相器NO，N1,N2, N3構成，兩個復位脈沖產(chǎn)生電路D觸發(fā)器D6、D7的時鐘與異步 計數(shù)器主體電路21的計數(shù)時鐘信號連接，吞咽計數(shù)控制電路23連接復位脈沖產(chǎn)生電路第 一個D觸發(fā)器D6的輸入端D，可編程計數(shù)控制電路22連接接復位脈沖產(chǎn)生電路第二個D觸發(fā)器D7的輸入端D ；復位脈沖產(chǎn)生電路第一個D觸發(fā)器D6的輸出通過兩個級聯(lián)反相器N0， Nl與計數(shù)器輸出產(chǎn)生電路25的輸入端R端連接，復位脈沖產(chǎn)生電路第二個D觸發(fā)器D7的 輸出通過兩個級聯(lián)反相器N2，N3與計數(shù)器輸出產(chǎn)生電路25的輸入端S端連接；復位信號由 第二個反相器N2的輸出產(chǎn)生，連接異步計數(shù)器主體電路21中所有D觸發(fā)器DO…D5的復位端。
計數(shù)器輸出產(chǎn)生電路25由一個RS觸發(fā)器RSO構成；RS觸發(fā)器RSO的輸入端R連 接復位信號產(chǎn)生電路M中第一個反相器m的輸出端，RS觸發(fā)器RSO的輸入端S連接復位 信號產(chǎn)生電路M中第三個反相器N3的輸出端；RS觸發(fā)器RSO的輸出端Q產(chǎn)生模控制信號。
N/N+1雙模前置分頻器電路1由同步計數(shù)器主體電路和?？刂齐娐穬刹糠謽嫵?；
同步計數(shù)器主體電路包括三個同步計數(shù)器主體電路D觸發(fā)器DFF(>"DFF2和一個 同步計數(shù)器主體電路與門ANDO ；頻率輸入連接三個同步計數(shù)器主體電路D觸發(fā)器DFF(l··· DFF2的時鐘，構成同步計數(shù)結構；同步計數(shù)器主體電路或門ORO的輸出端連接同步計數(shù)器 主體電路第三個D觸發(fā)器DFF2的輸入端D，構成初始輸入；同步計數(shù)器主體電路第三個D觸 發(fā)器DFF2的輸出端Q與同步計數(shù)器主體電路與門ANDO的一個輸入端連接；同步計數(shù)器主 體電路與門ANDO的輸出與同步計數(shù)器主體電路第二個D觸發(fā)器DFFl的輸入端D連接；同 步計數(shù)器主體電路第二個D觸發(fā)器DFFl的輸出端Q與同步計數(shù)器主體電路第一個D觸發(fā) 器DFFO的輸入端D連接；同步計數(shù)器主體電路第一個D觸發(fā)器DFFO的輸出端Q分別與同 步計數(shù)器主體電路與門ANDO和同步計數(shù)器主體電路或門ORO的另外一個輸入端連接。
?？刂齐娐酚蓛蓚€模控制電路D觸發(fā)器DFF3，DFF4和三個?？刂齐娐坊蜷TORO… 0R2構成；模控制電路D觸發(fā)器DFF3，DFF4的輸入端D分別和各自的輸出端Q連接，構成二 分頻電路；參考時鐘由同步計數(shù)器主體電路的第一個D觸發(fā)器DFFO輸出端Q提供，輸入模 控制電路第一個D觸發(fā)器DFF3的時鐘端；模控制電路第一個D觸發(fā)器DFF3的輸出端Q和模 控制電路第二個D觸發(fā)器DFF4的輸入時鐘連接；模控制電路的兩個D觸發(fā)器DFF3，DFF4的 輸出端Q分別輸入?？刂齐娐返诙€或門0R1，而后與?？刂菩盘柗謩e輸入模控制電路第 三個或門0R2 ；?？刂齐娐返谌齻€或門0R2的輸出與模控制電路第一個或門ORO的另外一 個輸入連接，輸入同步計數(shù)器主體電路；模控制信號可以控制N/N+1雙模前置分頻器電路1 的分頻比，當模控制為0時N/N+1雙模前置分頻器電路1產(chǎn)生N+1分頻；當模控制為1時， N/N+1雙模前置分頻器電路1產(chǎn)生N分頻；計數(shù)時鐘由?？刂齐娐返牡诙€D觸發(fā)器DFF4 的輸出端(Q)產(chǎn)生，連接可編程計數(shù)器電路2的計數(shù)時鐘輸入端。
具體的，可編程計數(shù)器電路2僅采用一個異步計數(shù)器主體電路21便可同時對可編 程計數(shù)控制電路22和吞咽計數(shù)控制電路23進行控制。傳統(tǒng)的可編程分頻器，可編程計數(shù) 器和吞咽計數(shù)器需要分別設計，分別需要一個計數(shù)器主體電路，而此種可編程分頻器將可 編程計數(shù)器和吞咽計數(shù)器合而為一，共用一個異步計數(shù)器主體電路，簡化了設計。可編程分 頻器的頻率輸入由N/N+1雙模前置分頻器1輸入，分頻以后的輸出作為可編程計數(shù)器電路 22的計數(shù)時鐘，?？刂菩盘栍煽删幊逃嫈?shù)器電路22產(chǎn)生，控制16/17雙模前置分頻器1實 現(xiàn)N分頻或N+1分頻。計數(shù)時鐘通過異步計數(shù)器主體電路1產(chǎn)生6位分頻輸出QO…Q5，分 別輸入可編程計數(shù)控制電路22和吞咽計數(shù)控制電路23?？删幊逃嫈?shù)控制字PO…P5和6 位分頻輸出信號QO…Q5同時輸入可編程計數(shù)控制電路22產(chǎn)生可編程計數(shù)輸出P ；吞咽計 數(shù)控制字SO…S5和6位分頻輸出信號QO…Q5同時輸入吞咽計數(shù)控制電路23產(chǎn)生吞咽計數(shù)輸出S?？删幊炭刂谱址謩e由PO…P5和SO…S5兩部分輸入，可編程計數(shù)和吞咽計數(shù)均 可以被改變，使得可編程分頻器的可編程范圍展寬?？删幊逃嫈?shù)輸出P和吞咽計數(shù)輸出S 分別輸入復位脈沖產(chǎn)生電路對，產(chǎn)生的輸出信號PP和SS分別輸入技術器輸出產(chǎn)生電路25 產(chǎn)生模控制信號。復位脈沖產(chǎn)生電路4的復位信號輸出連接異步計數(shù)器主體電路1的復位 端，使得異步計數(shù)器主體電路1在適當?shù)臅r候復位。
如圖2所示為可編程計數(shù)器電路2的電路結構圖?？删幊逃嫈?shù)器2由異步計數(shù)器 主體電路21、可編程計數(shù)控制電路22、吞咽計數(shù)控制電路23、復位脈沖產(chǎn)生電路M和計數(shù) 器輸出產(chǎn)生電路25五部分組成。異步計數(shù)器主體電路21由6位D觸發(fā)器級聯(lián)產(chǎn)生，每個D 觸發(fā)器的輸入D端和輸出Q端連接，構成二分頻器。6個D觸發(fā)器的6位分頻輸出端Q(l··· Q5與6位的可編程計數(shù)控制字PO…P5分別輸入可編程計數(shù)控制電路22 ；6位分頻輸出端 QO…Q5與6位的吞咽計數(shù)控制字SO…S5分別輸入吞咽計數(shù)控制電路23。異步計數(shù)器主 體電路21中的參考時鐘由16/17雙模前置分頻器1產(chǎn)生，從第一個級聯(lián)D觸發(fā)器的D端輸 入?？删幊谭诸l器的頻率輸出由異步計數(shù)器主體電路21的最后一個D觸發(fā)器D5的Q端輸 出ο
可編程計數(shù)控制電路22和吞咽計數(shù)控制電路23是本發(fā)明的設計要點。6個D觸 發(fā)器的6位分頻輸出端QO…Q5與6位的可編程技術控制字PO…P5分別輸入可編程計數(shù)控 制電路22。可編程計數(shù)控制電路22由6個異或門PXO…P)(5和5個與門ΡΑ0···ΡΑ4構成。 6個D觸發(fā)器的6位分頻輸出端QO…Q5與6位的可編程計數(shù)控制字PO…S5分別輸入6個 異或門PXO…ΡΧ5。ΡΧ5和ΡΧ4的輸出端連接ΡΑ4，ΡΑ4和ΡΧ3的輸出端連接ΡΑ3，ΡΑ3和ΡΧ2 的輸出端連接ΡΑ2···以此類推，PAl的和PXO的輸出端連接ΡΑ0，PAO的輸出連接復位脈沖產(chǎn) 生電路M的P輸入端。6個D觸發(fā)器的6位分頻輸出端QO…Q5分別輸入吞咽計數(shù)控制電 路3。吞咽計數(shù)控制電路23與可編程計數(shù)控制電路22結構相同，由6個異或門SX(>"S)(5 和5個與門SA0" SA4構成。6個D觸發(fā)器的6位分頻輸出端QO…Q5與6位的吞咽計數(shù)控 制字SO... S5分別輸入6個異或門SXO…SX5。SX5和SX4的輸出端連接SA4，SA4和SX3的 輸出端連接SA3，SA3和SX2的輸出端連接SA2···以此類推，SAl的和SXO的輸出端連接SA0， SAO的輸出連接復位脈沖產(chǎn)生電路M的S輸入端。
復位脈沖產(chǎn)生電路M由兩個D觸發(fā)器D6、D7和四個反相器N0，Ni，N2，N3構成。 兩個D觸發(fā)器的時鐘與異步計數(shù)器主體電路21的計數(shù)時鐘信號連接。吞咽計數(shù)控制電路 23連接D6的D輸入端，可編程計數(shù)控制電路22連接D7的D輸入端。D6的輸出通過兩個 級聯(lián)反相器NO，Nl與計數(shù)器輸出產(chǎn)生電路25的R端連接，D7的輸出通過兩個級聯(lián)反相器 N2，N3與計數(shù)器輸出產(chǎn)生電路25的S端連接。復位信號，由反相器N2的輸出產(chǎn)生，連接異 步計數(shù)器主體電路21中所有D觸發(fā)器的復位端。
計數(shù)器輸出產(chǎn)生電路25由一個RS觸發(fā)器RSO構成。RSO的R輸入端連接復位信 號產(chǎn)生電路M中m的輸出端，S輸入端連接復位信號產(chǎn)生電路M中N3的輸出端。RSO的 Q輸出端產(chǎn)生模控制信號。
本發(fā)明中的N/N+1雙模前置分頻器1由同步計數(shù)器主體電路和?？刂齐娐穬刹糠?構成。同步計數(shù)器主體電路包括三個D觸發(fā)器DFF(>"DFF2和一個與非門AND0。頻率輸入 連接三個D觸發(fā)器DFF(>"DFF2的時鐘，構成同步計數(shù)結構?；蜷TORO的輸出端連接DFF2 的D輸入端，構成初始輸入。DFF2的輸出Q端與與門ANDO的一個輸入端連接。ANDO的輸出與DFFl的D輸入端連接。DFFl的輸出Q端與DFFO的輸入D端連接。DFFO的輸出Q端 反饋回去，分別與ANDO和ORO的另外一個輸入端連接。?？刂齐娐酚蓛蓚€D觸發(fā)器DFF3… DFF4和三個或門ORO…0R2構成。DFF3和DFF4的D端分別和各自的Q端連接，構成二分頻 電路。參考時鐘由同步計數(shù)器主體電路的DFFO輸出Q端提供，輸入DFF3的時鐘端。DFF3 的輸出Q端和DFF4的輸入時鐘連接。DFF3和DFF4的輸出Q端分別輸入或門0R1，而后與 模控制信號分別輸入或門0R2。0R2的輸出與ORO的另外一個輸入連接，輸入同步計數(shù)器主 體電路。?？刂菩盘柨梢钥刂齐p模前置分頻器的分頻比，當?？刂茷?時，雙模前置分頻器 產(chǎn)生17分頻；當?？刂茷?時，雙模前置分頻器產(chǎn)生16分頻。計數(shù)時鐘由DFF4的輸出Q 端產(chǎn)生，連接可編程計數(shù)器電路O)的計數(shù)時鐘輸入端。
本發(fā)明中所述的一種可編程范圍較寬的可編程分頻器，假設N/N+1雙模前置分 頻器的N = 16，圖3為可編程分頻器的16/17雙模前置分頻器1。最小分頻比為N2 = 162 =256，最大的分頻比為NPmax+Smax = 16X63+63 = 1071，可獲得的分頻比范圍為256至 1071。
可編程分頻器輸入2. 5GHz頻率信號時，對其性能進行仿真，輸入可編程計數(shù)控制 字P5…PO = 000111、吞咽計數(shù)控制字S5…SO = 000011。如圖4所示為該可編程分頻器 中的RS觸發(fā)器的S輸入端、R輸入端，模控制以及復位信號的波形圖?？删幊逃嫈?shù)器電路 2開始工作時，?？刂菩盘枮榈碗娖剑瑥臀恍盘枮楦唠娖?，當計數(shù)了 4個計數(shù)時鐘周期時，模 控制信號翻轉(zhuǎn)為高電平，又計數(shù)了 4個脈沖周期后，復位信號翻轉(zhuǎn)為低電平，異步計數(shù)器主 體電路的各D觸發(fā)器復位，本次計數(shù)周期結束，進入下一次計數(shù)周期。圖5和圖6分 別為16/17雙模前置分頻器電路1的頻率輸入，模控制以及計數(shù)時鐘輸出的對應關系圖。 如圖5所示，當?？刂菩盘枮榈碗娖綍r，雙模前置分頻器的分頻比為17 ；如圖6所示，當模 控制信號為高電平時，雙模前置分頻器的分頻比為16。通過對本發(fā)明中所述的可編程范圍 較寬的可編程分頻器進行功耗仿真可得，在1. 8V的工作電壓下，該可編程分頻器在一個周 期內(nèi)消耗的電流平均值為0. 75mA，而對如圖7所示傳統(tǒng)的可編程分頻器進行功耗仿真，其 在一個周期內(nèi)消耗的電流平均值為1.078mA?？梢悦黠@的看出，相對于傳統(tǒng)的可編程分頻 器結構，本發(fā)明中所述的可編程分頻器節(jié)省了 25%的電流。如果將工作頻率較高的16/17 雙模前置分頻器電路1去除，本設計中的可編程計數(shù)器電路2在一個周期內(nèi)消耗的電流平 均值僅為209. 2uA，相同工作條件下，傳統(tǒng)的可編程計數(shù)器在一個周期內(nèi)消耗的電流平均值 為374. 5uA。相對于傳統(tǒng)的可編程計數(shù)器，本發(fā)明中的可編程計數(shù)器節(jié)省了 44%以上的電 流。因此，本發(fā)明中所述的可編程范圍較寬的低功耗可編程分頻器電路結構簡單，可編程范 圍較寬，相對于傳統(tǒng)的可編程分頻器，功耗得到了明顯的降低。
以上所述僅為本發(fā)明的較佳實施方式，本發(fā)明的保護范圍并不以上述實施方式為 限，但凡本領域普通技術人員根據(jù)本發(fā)明所揭示內(nèi)容所作的等效修飾或變化，皆應納入權 利要求書中記載的保護范圍內(nèi)。1權利要求
1.一種低功耗可編程分頻器，其特征在于該可編程分頻器電路包括N/N+1雙模前置 分頻器電路(1)和與N/N+1雙模前置分頻器電路(1)通訊的可編程計數(shù)器電路0)，N為 自然數(shù)，其中可編程計數(shù)器電路( 包括異步計數(shù)器主體電路(21)、可編程計數(shù)控制電路 (22)、吞咽計數(shù)控制電路(23)、復位脈沖產(chǎn)生電路04)和計數(shù)器輸出產(chǎn)生電路05)；可編程計數(shù)器電路O)的頻率輸入由N/N+1雙模前置分頻器(1)輸入，N/N+1雙模前 置分頻器電路(1)分頻以后的輸出作為可編程計數(shù)器電路O)的計數(shù)時鐘，?？刂菩盘栍?可編程計數(shù)器電路O)的計數(shù)器輸出產(chǎn)生電路0 產(chǎn)生，控制N/N+1雙模前置分頻器(1) 實現(xiàn)N分頻或N+1分頻；計數(shù)時鐘通過異步計數(shù)器主體電路產(chǎn)生6位分頻輸出信號(QO…Q5)，該6位分頻 輸出信號Ο ο···陰)分別輸入可編程計數(shù)控制電路0 和吞咽計數(shù)控制電路；可編程 計數(shù)控制字(ΡΟ···Κ)和6位分頻輸出信號0 0···( 5)同時輸入可編程計數(shù)控制電路02) 產(chǎn)生可編程計數(shù)輸出(P)；吞咽計數(shù)控制字(S0" S5)和6位分頻輸出信號0 0···( 5)同時 輸入吞咽計數(shù)控制電路產(chǎn)生吞咽計數(shù)輸出( ；可編程計數(shù)輸出(P)和吞咽計數(shù)輸出 (S)分別輸入復位脈沖產(chǎn)生電路(M)，產(chǎn)生的第一輸出信號(PP)和第二輸出信號(SS)分 別輸入計數(shù)器輸出產(chǎn)生電路0 后產(chǎn)生?？刂菩盘?；復位脈沖產(chǎn)生電路04)的復位信號 輸出連接異步計數(shù)器主體電路的復位端；可編程控制字由可編程計數(shù)控制字(ΡΟ···Κ)和吞咽計數(shù)控制字(SO···^)兩部分組 成，可編程計數(shù)輸出(P)和吞咽計數(shù)輸出( 均可以被改變，使得可編程計數(shù)器電路(2)的 可編程范圍展寬。
2.根據(jù)權利要求1所述的低功耗可編程分頻器，其特征在于異步計數(shù)器主體電路 (21)由6個D觸發(fā)器Φ0··· 5)級聯(lián)產(chǎn)生，每個D觸發(fā)器的輸入端⑶和輸出端(Q)連接， 構成二分頻器，所述6個D觸發(fā)器Φ0··· 5)的6位分頻輸出端0 0···( 5)與6位的可編程計 數(shù)控制字(ΡΟ···Κ)分別輸入可編程計數(shù)控制電路0 ；6位分頻輸出端Ο Ο·· 陰)與6位 的吞咽計數(shù)控制字(SO···^)分別輸入吞咽計數(shù)控制電路；異步計數(shù)器主體電路中的參考時鐘由N/N+1雙模前置分頻器產(chǎn)生，從第一個級聯(lián)D觸發(fā)器的D端輸入，所述可編 程分頻器的頻率輸出由異步計數(shù)器主體電路的最后一個D觸發(fā)器(M)的輸出端(Q) 端輸出。
3.根據(jù)權利要求2所述的低功耗可編程分頻器，其特征在于異步計數(shù)器主體電路 (21)的6個D觸發(fā)器Φ0··· 5)的6位分頻輸出端0 0···( 5)與6位的可編程技術控制字 (Ρ0···Ρ5)分別輸入可編程計數(shù)控制電路02)；可編程計數(shù)控制電路0 由6個可編程計數(shù)控制電路異或門(PXO…PXQ和5個可編 程計數(shù)控制電路與門(ΡΑ0···ΡΑ4)構成；異步計數(shù)器主體電路的6個D觸發(fā)器的6位分 頻輸出端Ο ο···陰)與6位的可編程計數(shù)控制字(Ρ0···%)分別輸入6個可編程計數(shù)控制電 路異或門(PXO…PXQ ；可編程計數(shù)控制電路第六個異或門(PXO和可編程計數(shù)控制電路第 五個異或門(ΡΧ4)的輸出端連接可編程計數(shù)控制電路第五個與門(ΡΑ4)，可編程計數(shù)控制 電路第五個與門(ΡΑ4)和可編程計數(shù)控制電路第四個異或門(ΡΧ:3)的輸出端連接可編程計 數(shù)控制電路第四個與門(Ρ??； )，可編程計數(shù)控制電路第四個與門(Ρ??； )和可編程計數(shù)控制 電路異第三個或門(ΡΧ2)的輸出端連接可編程計數(shù)控制電路第三個與門(ΡΑ》，以此類推， 可編程計數(shù)控制電路第二個與門(PAl)的和可編程計數(shù)控制電路第一個異或門(PXO)的輸出端連接可編程計數(shù)控制電路第一個與門(PAO)，可編程計數(shù)控制電路第一個與門(PAO) 的輸出連接復位脈沖產(chǎn)生電路04)的輸入端(P)，6個D觸發(fā)器的6位分頻輸出端(Q(l··· Q5)分別輸入吞咽計數(shù)控制電路03)；吞咽計數(shù)控制電路與可編程計數(shù)控制電路0 結構相同，由6個吞咽計數(shù)控制 電路異或門(SXO…SXQ和5個吞咽計數(shù)控制電路與門(SA0 "SA4)構成，6個吞咽計數(shù)控 制電路D觸發(fā)器的6位分頻輸出端0 0···( 5)與6位的吞咽計數(shù)控制字(S0" S5)分別輸入 6個吞咽計數(shù)控制電路異或門(SXO…SXQ，吞咽計數(shù)控制電路第六個異或門(SXO和吞咽 計數(shù)控制電路第五個異或門(SX4)的輸出端連接吞咽計數(shù)控制電路第五個與門(SA4)，吞 咽計數(shù)控制電路第五個異或門(SX4)和吞咽計數(shù)控制電路第四個異或門(SX;3)的輸出端連 接吞咽計數(shù)控制電路第四個與門(SA!3)，吞咽計數(shù)控制電路第四個異或門(SX;3)和吞咽計 數(shù)控制電路第三個異或門(SX》的輸出端連接吞咽計數(shù)控制電路第三個與門(SA》，以此 類推，吞咽計數(shù)控制電路第二個與門(SAl)的和吞咽計數(shù)控制電路第一個異或門(SXO)的 輸出端連接吞咽計數(shù)控制電路第一個與門(SAO)，吞咽計數(shù)控制電路與門(SAO)的輸出連 接復位脈沖產(chǎn)生電路04)的輸入端(S)。
4.根據(jù)權利要求3所述的低功耗可編程分頻器，其特征在于復位脈沖產(chǎn)生電路04) 由兩個復位脈沖產(chǎn)生電路D觸發(fā)器(D6、D7)和四個復位脈沖產(chǎn)生電路反相器(N0，Ni，N2， N3)構成，兩個復位脈沖產(chǎn)生電路D觸發(fā)器(D6、D7)的時鐘與異步計數(shù)器主體電路Ql)的 計數(shù)時鐘信號連接，吞咽計數(shù)控制電路連接復位脈沖產(chǎn)生電路第一個D觸發(fā)器(D6) 的輸入端(D)，可編程計數(shù)控制電路0 連接接復位脈沖產(chǎn)生電路第二個D觸發(fā)器(D7)的 輸入端⑶；復位脈沖產(chǎn)生電路第一個D觸發(fā)器(D6)的輸出通過兩個級聯(lián)反相器(N0，N1) 與計數(shù)器輸出產(chǎn)生電路0 的輸入端(R)端連接，復位脈沖產(chǎn)生電路第二個D觸發(fā)器(D7) 的輸出通過兩個級聯(lián)反相器(N2，N;3)與計數(shù)器輸出產(chǎn)生電路0 的輸入端( 端連接；復 位信號由第二個反相器(擬)的輸出產(chǎn)生，連接異步計數(shù)器主體電路中所有D觸發(fā)器 (DO…D5)的復位端。
5.根據(jù)權利要求4所述的低功耗可編程分頻器，其特征在于計數(shù)器輸出產(chǎn)生電路 (25)由一個RS觸發(fā)器(RSO)構成；RS觸發(fā)器(RSO)的輸入端(R)連接復位信號產(chǎn)生電路 (24)中第一個反相器(Ni)的輸出端，RS觸發(fā)器(RSO)的輸入端( 連接復位信號產(chǎn)生電 路04)中第三個反相器(N； )的輸出端；RS觸發(fā)器RSO的輸出端(Q)產(chǎn)生?？刂菩盘?。
6.根據(jù)權利要求5所述的低功耗可編程分頻器，其特征在于N/N+1雙模前置分頻器電 路(1)由同步計數(shù)器主體電路和模控制電路兩部分構成；同步計數(shù)器主體電路包括三個同步計數(shù)器主體電路D觸發(fā)器(DFF(>"DFm)和一個同 步計數(shù)器主體電路與門(ANDO)；頻率輸入連接三個同步計數(shù)器主體電路D觸發(fā)器(DFF(l··· DFF2)的時鐘，構成同步計數(shù)結構；同步計數(shù)器主體電路或門(ORO)的輸出端連接同步計數(shù) 器主體電路第三個D觸發(fā)器(DFM)的輸入端(D)，構成初始輸入；同步計數(shù)器主體電路第 三個D觸發(fā)器(DFF2)的輸出端(Q)與同步計數(shù)器主體電路與門(ANDO)的一個輸入端連接； 同步計數(shù)器主體電路與門(ANDO)的輸出與同步計數(shù)器主體電路第二個D觸發(fā)器(DFFl)的 輸入端(D)連接；同步計數(shù)器主體電路第二個D觸發(fā)器(DFFl)的輸出端(Q)與同步計數(shù)器 主體電路第一個D觸發(fā)器(DFFO)的輸入端(D)連接；同步計數(shù)器主體電路第一個D觸發(fā)器 (DFFO)的輸出端(Q)分別與同步計數(shù)器主體電路與門(ANDO)和同步計數(shù)器主體電路或門(ORO)的另外一個輸入端連接；?？刂齐娐酚蓛蓚€?？刂齐娐稤觸發(fā)器(DFF3，DFF4)和三個?？刂齐娐坊蜷T(0R(l··· 0R2)構成；?？刂齐娐稤觸發(fā)器(DFF3，DFF4)的輸入端(D)分別和各自的輸出端(Q)連接， 構成二分頻電路；參考時鐘由同步計數(shù)器主體電路的第一個D觸發(fā)器(DFFO)輸出端(Q)提 供，輸入?？刂齐娐返谝粋€D觸發(fā)器(DFF!3)的時鐘端；?？刂齐娐返谝粋€D觸發(fā)器(DFF3) 的輸出端(Q)和?？刂齐娐返诙€D觸發(fā)器(DFF4)的輸入時鐘連接；?？刂齐娐返膬蓚€D 觸發(fā)器(DFF3，DFF4)的輸出端(Q)分別輸入?？刂齐娐返诙€或門(ORl)，而后與模控制 信號分別輸入?？刂齐娐返谌齻€或門(0R2)；?？刂齐娐返谌齻€或門(0R2)的輸出與?？?制電路第一個或門(ORO)的另外一個輸入連接，輸入同步計數(shù)器主體電路；?？刂菩盘柨?以控制N/N+1雙模前置分頻器電路(1)的分頻比，當?？刂茷?時N/N+1雙模前置分頻器 電路(1)產(chǎn)生N+1分頻；當?？刂茷?時，N/N+1雙模前置分頻器電路(1)產(chǎn)生N分頻；計 數(shù)時鐘由?？刂齐娐返牡诙€D觸發(fā)器(DFF4)的輸出端(Q)產(chǎn)生，連接可編程計數(shù)器電路 (2)的計數(shù)時鐘輸入端。
全文摘要
本發(fā)明涉及一種低功耗可編程分頻器，其特征在于該可編程分頻器電路包括N/N+1雙模前置分頻器電路(1)和與N/N+1雙模前置分頻器電路(1)通訊的可編程計數(shù)器電路(2)，N自然數(shù)，其中可編程計數(shù)器電路(2)包括異步計數(shù)器主體電路(21)、可編程計數(shù)控制電路(22)、吞咽計數(shù)控制電路(23)、復位脈沖產(chǎn)生電路(24)和計數(shù)器輸出產(chǎn)生電路(25)；可編程計數(shù)器電路(2)的頻率輸入由N/N+1雙模前置分頻器(1)輸入。本發(fā)明將P位可編程計數(shù)器和S位吞咽計數(shù)器合而為一，共用一個D觸發(fā)器鏈，有效的降低了功耗和延時，提高了可編程分頻器的性能。
文檔編號H03K23/00GK102035537SQ20101057916
公開日2011年4月27日 申請日期2010年12月9日 優(yōu)先權日2010年12月9日
發(fā)明者吉新春, 吳建輝, 張萌, 時龍興, 李紅, 楊世鐸, 陳招娣 申請人:東南大學