專利名稱：多通道adc同步采樣處理電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電力系統(tǒng)繼電保護(hù)設(shè)備對(duì)交流模擬信號(hào)的采集，屬于工業(yè)測(cè)控技 術(shù)領(lǐng)域。
背景技術(shù)：
電力系統(tǒng)繼電保護(hù)設(shè)備是當(dāng)電力系統(tǒng)中的電氣元件發(fā)生故障或不正常運(yùn)行時(shí)，快 速而準(zhǔn)確地使斷路器跳間或發(fā)出信號(hào)的自動(dòng)裝置。現(xiàn)代微機(jī)繼電保護(hù)設(shè)備通常通過保護(hù)算 法來(lái)判斷電力系統(tǒng)中電氣元件的運(yùn)行狀態(tài)，而對(duì)交流模擬信號(hào)的實(shí)時(shí)采集是實(shí)現(xiàn)繼電保護(hù) 算法的基礎(chǔ)。對(duì)電力系統(tǒng)交流模擬信號(hào)的采集通常需要使用A/D轉(zhuǎn)換芯片將模擬信號(hào)轉(zhuǎn)換成 為數(shù)字信號(hào)后交與CPU進(jìn)行處理，這種A/D芯片與CPU直接交互的方式有局限性，一般由于 CPU與A/D芯片通訊的專用接口資源有限，一般不可能同時(shí)處理多片A/D芯片產(chǎn)生的數(shù)字信 號(hào)。而繼電保護(hù)設(shè)備為了實(shí)現(xiàn)對(duì)電網(wǎng)的實(shí)時(shí)監(jiān)視和保護(hù)往往需要同時(shí)采集很多交流模擬信 號(hào)，這樣一般情況下都會(huì)使用多片A/D轉(zhuǎn)換芯片。以220kV母線保護(hù)設(shè)備為例，不考慮母聯(lián)， 按最大化設(shè)計(jì)考慮，一條母線上有1 2條線路，保護(hù)設(shè)備需要采集母線三相電壓，每條線路 采集三相電流，這樣需要采集的模擬量為39路，按一片A/D芯片采集8路模擬量計(jì)算仍需 要5片A/D芯片。所以CPU與多片A/D芯片同時(shí)進(jìn)行數(shù)據(jù)交互的問題需要解決。交流模擬 信號(hào)的多通道采集問題同樣存在于其它工業(yè)測(cè)控領(lǐng)域。

實(shí)用新型內(nèi)容本實(shí)用新型要解決技術(shù)問題是克服上述現(xiàn)有技術(shù)的缺點(diǎn)，提供一種多通道ADC 同步采樣處理電路，實(shí)現(xiàn)CPU同時(shí)處理多片A/D芯片產(chǎn)生的數(shù)字信號(hào)。為了解決上述技術(shù)問題，本實(shí)用新型提供一種多通道ADC同步采樣處理電路，包 括FPGA芯片，所述FPGA芯片(現(xiàn)場(chǎng)可編程門陣列)具有工作時(shí)鐘電路、移位寄存器，其特征 在于所述FPGA芯片內(nèi)部至少具有一個(gè)SPORT接口控制電路，以及至少兩個(gè)與所述SPORT 接口控制電路相連的相互獨(dú)立的A/D芯片接口控制電路，所述SPORT接口控制電路通過串 行接口與CPU通訊，所述A/D芯片接口控制電路與A/D轉(zhuǎn)換芯片連接。本技術(shù)方案是利用FPGA電路工作的實(shí)時(shí)性和并發(fā)性，利用內(nèi)部超大規(guī)模的可編 程邏輯模塊(CLB)設(shè)計(jì)任意個(gè)獨(dú)立的A/D芯片接口控制電路作為多通道輸入控制電路和 SPORT (Serial PORT)接口控制電路作為多通道輸出控制電路，兩種接口控制電路之間利用 FPGA內(nèi)部豐富的布線資源進(jìn)行靈活匹配，所有電路均采用流水線工作模式，大大提高數(shù)據(jù) 處理速度，實(shí)現(xiàn)數(shù)字信號(hào)的采集與轉(zhuǎn)發(fā)。本實(shí)用新型的工作原理如下FPGA內(nèi)部有若干A/D芯片接口控制電路和SPORT接 口控制電路，每個(gè)A/D芯片接口控制電路獨(dú)立工作，互不影響。每個(gè)SPORT接口控制電路同 樣獨(dú)立工作。SPORT接口控制電路可以與任意A/D芯片接口控制電路進(jìn)行靈活互連。FPGA 電路使用CPU的控制信號(hào)觸發(fā)A/D轉(zhuǎn)換。A/D芯片接口控制電路按照通用的接口時(shí)序發(fā)出控制信號(hào)，在時(shí)鐘節(jié)拍的驅(qū)動(dòng)下將每片A/D的數(shù)字采樣數(shù)據(jù)讀出，并逐位移入內(nèi)部移位寄 存器，通道數(shù)據(jù)讀取結(jié)束后將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)進(jìn)行保存。SPORT接口控制電路在收 到CPU的請(qǐng)求后讀取并行數(shù)據(jù)，并將其轉(zhuǎn)換為串行數(shù)據(jù)，然后按照A/D芯片的接口時(shí)序?qū)⒉?樣數(shù)據(jù)逐位移出。這種使用FPGA基于串行通信模式控制若干A/D芯片獲取采樣數(shù)據(jù)，經(jīng)實(shí)時(shí)處理后 轉(zhuǎn)發(fā)數(shù)據(jù)給CPU的技術(shù)即為多通道同步采樣串行接口的虛擬ADC技術(shù)。本實(shí)用新型的有益效果是(1)本實(shí)用新型的電路結(jié)構(gòu)簡(jiǎn)單，成本低；(2)并發(fā)接 收若干A/D芯片的采樣數(shù)據(jù)，采集數(shù)據(jù)量大，效率高；C3)數(shù)據(jù)采集速度快，實(shí)時(shí)性強(qiáng)。
以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步的說(shuō)明。

圖1是本實(shí)用新型實(shí)施例1電路框圖。圖2是本實(shí)用新型實(shí)施例2電路框圖。
具體實(shí)施方式
實(shí)施例1圖1是繼電保護(hù)設(shè)備交流模擬信號(hào)采集平臺(tái)的原理框圖，虛線框中的內(nèi)容是本實(shí) 用新型創(chuàng)新性部分。本實(shí)施的多通道ADC同步采樣處理電路，包括FPGA芯片，F(xiàn)PGA芯片 具有工作時(shí)鐘電路、移位寄存器(圖中未示意)，其創(chuàng)新之處在于FPGA芯片內(nèi)部具有一個(gè) SPORT接口控制電路，N個(gè)(多個(gè))與SPORT接口控制電路相連的相互獨(dú)立的A/D芯片接口 控制電路，SPORT接口控制電路通過串行接口與CPU通訊，A/D芯片接口控制電路與A/D轉(zhuǎn) 換芯片連接。圖中的A/D芯片接口控制電路和SPORT接口控制電路和工作時(shí)鐘電路均在FPGA 內(nèi)部使用硬件描述語(yǔ)言Verilog HDL進(jìn)行設(shè)計(jì)實(shí)現(xiàn)，電路具有很強(qiáng)的可移植性和重用性，即 本設(shè)計(jì)可以在不用修改的情況下移植到不同F(xiàn)PGA廠商的產(chǎn)品上，實(shí)現(xiàn)同樣的數(shù)據(jù)采集平臺(tái)。圖1所示的實(shí)施例中，一個(gè)SPORT接口控制電路同時(shí)連接多個(gè)A/D接口控制電路， 是本實(shí)用新型的一種典型應(yīng)用。也可以采用多個(gè)SPORT接口控制電路，分別連接A/D接口 控制電路。CPU發(fā)出的A/D啟動(dòng)信號(hào)在FPGA內(nèi)部分別驅(qū)動(dòng)A/D芯片接口控制電路，然后觸發(fā) 對(duì)應(yīng)的A/D轉(zhuǎn)換芯片。在A/D芯片接口控制電路中設(shè)置計(jì)數(shù)器等待A/D轉(zhuǎn)換過程結(jié)束，等待 時(shí)間結(jié)束后發(fā)出有效的片選信號(hào)和采樣時(shí)鐘信號(hào)，從A/D轉(zhuǎn)換芯片將不同通道的采樣數(shù)據(jù) 順序讀取出來(lái)，并按照數(shù)據(jù)位寬將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)發(fā)送給SPORT接口控制電路， SPORT接口控制電路接收各片A/D轉(zhuǎn)換芯片的采樣數(shù)據(jù)后將數(shù)據(jù)保存在數(shù)據(jù)緩沖區(qū)中。當(dāng) CPU向SPORT接口控制電路請(qǐng)求數(shù)據(jù)時(shí)，SPORT接口控制電路按照順序讀取數(shù)據(jù)緩沖區(qū)中的 各通道采樣數(shù)據(jù)，在標(biāo)準(zhǔn)的時(shí)序控制下按照時(shí)鐘的節(jié)拍發(fā)送到CPU。本實(shí)用新型中SPORT接口控制電路和A/D芯片接口控制電路的個(gè)數(shù)取決于FPGA 芯片的邏輯資源數(shù)量，如查找表、觸發(fā)器、內(nèi)嵌RAM的數(shù)量。本技術(shù)方案適用于所有在CPU資源有限的情況下需要與多片A/D采樣芯片進(jìn)行接口，實(shí)時(shí)采集大量模擬數(shù)據(jù)的應(yīng)用場(chǎng)合。 實(shí)施例2 如圖2所示，給出了一個(gè)應(yīng)用實(shí)例，F(xiàn)PGA芯片內(nèi)具有兩個(gè)互相獨(dú)立的SPORT接口控 制電路，六個(gè)相互獨(dú)立的A/D芯片接口控制電路，所述A/D芯片接口控制電路分為兩組(每 組三個(gè))分別與所述的兩個(gè)SPORT接口控制電路連接。圖中FPGA外接六片A/D轉(zhuǎn)換芯片， 每片A/D芯片由一個(gè)接口控制電路來(lái)控制，兩個(gè)SPORT接口控制電路分別接收三個(gè)A/D接 口控制電路發(fā)送的采樣數(shù)據(jù)，并轉(zhuǎn)發(fā)數(shù)據(jù)給CPU。 除上述實(shí)施例外，本實(shí)用新型還可以有其他實(shí)施方式。凡采用等同替換或等效變 換形成的技術(shù)方案，均落在本實(shí)用新型要求的保護(hù)范圍。
權(quán)利要求1.多通道ADC同步采樣處理電路，包括FPGA芯片，所述FPGA芯片具有工作時(shí)鐘電路、 移位寄存器，其特征在于所述FPGA芯片內(nèi)部至少具有一個(gè)SPORT接口控制電路，以及至少 兩個(gè)與所述SPORT接口控制電路相連的相互獨(dú)立的A/D芯片接口控制電路，所述SPORT接 口控制電路通過串行接口與CPU通訊，所述A/D芯片接口控制電路與A/D轉(zhuǎn)換芯片連接。
2.根據(jù)權(quán)利要求1所述的多通道ADC同步采樣處理電路，其特征是具有一個(gè)SPORT接 口控制電路，數(shù)個(gè)相互獨(dú)立的A/D芯片接口控制電路。
3.根據(jù)權(quán)利要求1所述的多通道ADC同步采樣處理電路，其特征是具有兩個(gè)互相獨(dú) 立的SPORT接口控制電路，數(shù)個(gè)相互獨(dú)立的A/D芯片接口控制電路，所述A/D芯片接口控制 電路分為兩組分別與所述的兩個(gè)SPORT接口控制電路連接。
專利摘要多通道ADC同步采樣處理電路，包括FPGA芯片，F(xiàn)PGA芯片內(nèi)部至少具有一個(gè)SPORT接口控制電路，以及至少兩個(gè)A/D芯片接口控制電路，SPORT接口控制電路通過串行接口與CPU通訊，A/D芯片接口控制電路與A/D轉(zhuǎn)換芯片連接。本方案利用FPGA電路工作的實(shí)時(shí)性和并發(fā)性，設(shè)計(jì)多個(gè)獨(dú)立A/D芯片接口控制電路作為多通道輸入控制電路和SPORT接口控制電路作為多通道輸出控制電路，兩種接口控制電路之間利用FPGA內(nèi)部豐富的布線資源進(jìn)行靈活匹配，所有電路均采用流水線工作模式，大大提高數(shù)據(jù)處理速度，實(shí)現(xiàn)數(shù)字信號(hào)的采集與轉(zhuǎn)發(fā)。本實(shí)用新型電路結(jié)構(gòu)簡(jiǎn)單，成本低；并發(fā)接收若干A/D芯片的采樣數(shù)據(jù)，采集數(shù)據(jù)量大，效率高；數(shù)據(jù)采集速度快，實(shí)時(shí)性強(qiáng)。
文檔編號(hào)H03M1/54GK201904776SQ20102066270
公開日2011年7月20日 申請(qǐng)日期2010年12月16日 優(yōu)先權(quán)日2010年12月16日
發(fā)明者周華良, 夏雨, 姚吉文, 姜雷, 鄭玉平 申請(qǐng)人:國(guó)網(wǎng)電力科學(xué)研究院