專利名稱：振蕩電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及采用石英振動(dòng)器及陶瓷振動(dòng)器等壓電振動(dòng)器的振蕩電路。
背景技術(shù)：
現(xiàn)有的石英振蕩電路通過在由P溝道MOS (Metal-Oxide Semiconductor)晶體管 以及N溝道MOS晶體管構(gòu)成的反相器的輸入端子與輸出端子之間結(jié)合石英振動(dòng)器、反饋電 阻元件、以及電容元件，來獲得振蕩輸出。在該石英振蕩電路中具有在振蕩頻率及振幅電平 穩(wěn)定之前需耗費(fèi)時(shí)間這樣的問題。關(guān)于這個(gè)問題，例如公知日本特開昭59-91709號(hào)公報(bào)(專利文獻(xiàn)1)所記載的石 英振蕩電路。該振蕩電路具有共用1個(gè)石英振動(dòng)器的2組石英振蕩電路，并將在一個(gè)石英 振蕩電路中處于振動(dòng)狀態(tài)的石英振動(dòng)器與另一石英振蕩電路切換連接后進(jìn)行動(dòng)作。專利文獻(xiàn)1日本特開昭59-91709號(hào)公報(bào)但是，在以移動(dòng)電話機(jī)為首的利用電池電源進(jìn)行驅(qū)動(dòng)的電子設(shè)備中，為了使電池 耐用而需要省電化。因此，優(yōu)選使對(duì)電子部件提供的時(shí)鐘信號(hào)間歇?jiǎng)幼?。在這樣的間歇?jiǎng)幼?中，需要縮短從壓電振動(dòng)器(石英振動(dòng)器、陶瓷振動(dòng)器等)的停止?fàn)顟B(tài)至穩(wěn)定振蕩的時(shí)間。 上述日本特開昭59-91709號(hào)公報(bào)(專利文獻(xiàn)1)所記載的技術(shù)沒有公開從壓電振動(dòng)器的停 止?fàn)顟B(tài)至穩(wěn)定振蕩的啟動(dòng)時(shí)間的縮短。

發(fā)明內(nèi)容
本發(fā)明的目的是提供能夠縮短從壓電振動(dòng)器的停止?fàn)顟B(tài)至穩(wěn)定振蕩的啟動(dòng)時(shí)間 的振蕩電路。本發(fā)明主要是振蕩電路，其具備壓電振動(dòng)器、電阻元件、第1以及第2電容元件、和 第1激勵(lì)電路。壓電振動(dòng)器設(shè)置在第1以及第2節(jié)點(diǎn)之間。電阻元件在第1以及第2節(jié)點(diǎn) 之間與壓電振動(dòng)器并聯(lián)設(shè)置。第1電容元件設(shè)置在第1節(jié)點(diǎn)與接地節(jié)點(diǎn)之間。第2電容元 件設(shè)置在第2節(jié)點(diǎn)與接地節(jié)點(diǎn)之間。第1激勵(lì)電路在第1以及第2節(jié)點(diǎn)之間與壓電振動(dòng)器 以及電阻元件分別并聯(lián)設(shè)置，用于反相放大第1節(jié)點(diǎn)的信號(hào)后輸出至第2節(jié)點(diǎn)。并且，第1 激勵(lì)電路包括分別作為放大電路使用的從屬連接的多個(gè)邏輯元件。在優(yōu)選的一實(shí)施方式中，振蕩電路還具有計(jì)時(shí)電路和第2激勵(lì)電路。計(jì)時(shí)電路僅 在從使能信號(hào)成為激活狀態(tài)時(shí)開始的預(yù)定時(shí)間內(nèi)輸出處于激活狀態(tài)的控制信號(hào)。第2激勵(lì) 電路在第1以及第2節(jié)點(diǎn)之間與壓電振動(dòng)器、電阻元件、以及第1激勵(lì)電路分別并聯(lián)設(shè)置， 用于反相放大第1節(jié)點(diǎn)的信號(hào)后輸出至第2節(jié)點(diǎn)。這里，第2激勵(lì)電路的功率放大率小于 第1激勵(lì)電路的功率放大率。并且，第2激勵(lì)電路包括邏輯元件，該邏輯元件在使能信號(hào)為 非激活狀態(tài)時(shí)輸出恒定的邏輯電平的信號(hào)，在使能信號(hào)為激活狀態(tài)時(shí)作為放大電路進(jìn)行動(dòng) 作。此外，構(gòu)成第1激勵(lì)電路的多個(gè)邏輯元件中的初級(jí)以及最終極的邏輯元件在控制信號(hào) 為非激活狀態(tài)時(shí)是處于高阻抗?fàn)顟B(tài)的3態(tài)緩沖器。在優(yōu)選的其它實(shí)施方式中，振蕩電路還具有計(jì)時(shí)電路、第1以及第2開關(guān)、和第2激勵(lì)電路。計(jì)時(shí)電路僅在從使能信號(hào)成為激活狀態(tài)時(shí)開始的預(yù)定時(shí)間內(nèi)輸出處于激活狀態(tài) 的控制信號(hào)。第1開關(guān)設(shè)置在第1節(jié)點(diǎn)與第1激勵(lì)電路的輸入端之間，在控制信號(hào)是激活狀 態(tài)時(shí)為接通狀態(tài)，在控制信號(hào)是非激活狀態(tài)時(shí)為關(guān)斷狀態(tài)。第2開關(guān)設(shè)置在第2節(jié)點(diǎn)與第 1激勵(lì)電路的輸出端之間，在控制信號(hào)是激活狀態(tài)時(shí)為接通狀態(tài)，在控制信號(hào)是非激活狀態(tài) 時(shí)為關(guān)斷狀態(tài)。第2激勵(lì)電路在第1以及第2節(jié)點(diǎn)之間與壓電振動(dòng)器、電阻元件、以及第1 激勵(lì)電路分別并聯(lián)設(shè)置，用于反相放大第1節(jié)點(diǎn)的信號(hào)后輸出至第2節(jié)點(diǎn)。這里，第2激勵(lì) 電路的功率放大率小于第1激勵(lì)電路的功率放大率。并且，第2激勵(lì)電路包括邏輯元件，該 邏輯元件在使能信號(hào)是非激活狀態(tài)時(shí)輸出恒定的邏輯電平的信號(hào)，在使能信號(hào)為激活狀態(tài) 時(shí)作為放大電路進(jìn)行動(dòng)作。在優(yōu)選的另一實(shí)施方式中，振蕩電路還具有第2激勵(lì)電路、計(jì)時(shí)電路、和第1以及 第2開關(guān)。第2激勵(lì)電路在第1以及第2節(jié)點(diǎn)之間與壓電振動(dòng)器、電阻元件、以及第1激勵(lì) 電路分別并聯(lián)設(shè)置，用于反相放大第1節(jié)點(diǎn)的信號(hào)后輸出至第2節(jié)點(diǎn)。這里，第2激勵(lì)電路 的功率放大率小于第1激勵(lì)電路的功率放大率。計(jì)時(shí)電路僅在從使能信號(hào)成為激活狀態(tài)時(shí) 開始的預(yù)定時(shí)間內(nèi)輸出處于激活狀態(tài)的控制信號(hào)。第1開關(guān)在控制信號(hào)是激活狀態(tài)時(shí)連接 第1激勵(lì)電路的輸入端與第1節(jié)點(diǎn)，在使能信號(hào)是激活狀態(tài)、且控制信號(hào)是非激活狀態(tài)時(shí)連 接第2激勵(lì)電路的輸入端與第1節(jié)點(diǎn)。第2開關(guān)在控制信號(hào)為激活狀態(tài)時(shí)連接第1激勵(lì)電 路的輸出端與第2節(jié)點(diǎn)，在使能信號(hào)是激活狀態(tài)、且控制信號(hào)是非激活狀態(tài)時(shí)連接第2激勵(lì) 電路的輸出端與第2節(jié)點(diǎn)。在本發(fā)明中，最好構(gòu)成第1激勵(lì)電路的多個(gè)邏輯元件中的至少一個(gè)在使能信號(hào)為 非激活狀態(tài)時(shí)輸出恒定的邏輯電平的信號(hào)。(發(fā)明效果)根據(jù)本發(fā)明，第1激勵(lì)電路由從屬連接的多個(gè)邏輯元件構(gòu)成，所以與由單一邏輯 元件構(gòu)成的情況相比，第1激勵(lì)電路的功率放大率大。其結(jié)果，能夠縮短壓電振動(dòng)器從停止 狀態(tài)至穩(wěn)定振蕩的啟動(dòng)時(shí)間。最好，在振蕩啟動(dòng)時(shí)使用激勵(lì)加速用的第1激勵(lì)電路，在穩(wěn)定振蕩時(shí)僅功率放大 率比第1激勵(lì)電路小的第2激勵(lì)電路進(jìn)行動(dòng)作，這樣能夠降低振蕩電路整體的功耗。


圖1是示出本發(fā)明實(shí)施方式1的振蕩電路1的結(jié)構(gòu)的電路圖。圖2是示出圖1的NAND電路Ll的結(jié)構(gòu)的電路圖。圖3是示出圖1的反相器L2、L3、L9的結(jié)構(gòu)的電路圖。圖4是示出作為圖1的振蕩電路1的比較例的振蕩電路101的結(jié)構(gòu)的電路圖。圖5是示意性示出振蕩電路101的上升時(shí)的節(jié)點(diǎn)XIN、X0UT的電壓波形的圖。圖6是示出圖4的振蕩電路101的輸出測(cè)定結(jié)果的圖。圖7是示出圖1的振蕩電路1的輸出測(cè)定結(jié)果的圖。圖8是示出由5級(jí)邏輯元件構(gòu)成圖1的激勵(lì)電路10時(shí)的振蕩電路的輸出測(cè)定結(jié) 果的圖。圖9是示出本發(fā)明實(shí)施方式2的振蕩電路2的結(jié)構(gòu)的電路圖。圖10是示出本發(fā)明實(shí)施方式3的振蕩電路3的結(jié)構(gòu)的電路圖。
圖11是示意性示出圖10的振蕩電路3的各個(gè)部分中的電壓波形的圖。圖12是測(cè)定圖10的振蕩電路3的各個(gè)部分中的電壓變化的波形圖。圖13是示出測(cè)定圖10的振蕩電路3的啟動(dòng)時(shí)間的實(shí)驗(yàn)結(jié)果的圖。圖14是示出本發(fā)明實(shí)施方式4的振蕩電路4的結(jié)構(gòu)的電路圖。符號(hào)說明1 4，101振蕩電路10，12第1激勵(lì)電路20第2激勵(lì)電路30，30A計(jì)時(shí)電路C1，C2 電容CLK時(shí)鐘信號(hào)CTL控制信號(hào)Enable使能信號(hào)GND接地節(jié)點(diǎn)L1，L4NAND 電路L2，L3，L9 反相器Lll，L12，L13 反相器L5，L6，L143 態(tài)緩沖器Rl R4電阻元件SW1，SW2 開閉開關(guān)Sff3, SW4 切換開關(guān)VDD電源節(jié)點(diǎn)XIN輸入節(jié)點(diǎn)(第1節(jié)點(diǎn))XO壓電振動(dòng)器XOUT輸出節(jié)點(diǎn)(第2節(jié)點(diǎn))
具體實(shí)施例方式以下，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說明。此外，對(duì)同一或相當(dāng)?shù)牟糠謽?biāo) 注同一參照符號(hào)，以不重復(fù)對(duì)其進(jìn)行說明。[實(shí)施方式1]圖1是示出本發(fā)明實(shí)施方式1的振蕩電路1的結(jié)構(gòu)的電路圖。參照?qǐng)D1，振蕩電 路1包括在輸入節(jié)點(diǎn)XIN和輸出節(jié)點(diǎn)XOUT之間相互并聯(lián)連接的壓電振動(dòng)器X0、電阻元件 R1、激勵(lì)電路10、在節(jié)點(diǎn)XIN和接地節(jié)點(diǎn)GND之間連接的電容(電容元件)Cl、以及在節(jié)點(diǎn) XOUT和接地節(jié)點(diǎn)GND之間連接的電容(電容元件)C2。振蕩電路1在壓電振動(dòng)器XO的固有振動(dòng)數(shù)附近利用壓電振動(dòng)器XO示出感應(yīng)性電 抗的特性，來構(gòu)成考比茲(colpitts)振蕩電路。在此情況下可認(rèn)為，壓電振動(dòng)器XO作為僅 輸出從節(jié)點(diǎn)XOUT輸入的信號(hào)中具有共振頻率的正弦波的濾波器發(fā)揮功能。作為利用了壓 電效果的壓電振動(dòng)器X0，例如可采用石英振動(dòng)器及陶瓷振動(dòng)器等。激勵(lì)電路10將節(jié)點(diǎn)XIN的信號(hào)反相放大后輸出至節(jié)點(diǎn)X0UT。激勵(lì)電路10包括在節(jié)點(diǎn)XIN、X0UT之間從屬連接的NAND電路Ll以及反相器L2、L3。在實(shí)施方式1的情況下， NAND 電路 Ll 以及反相器 L2、L3 由 CMOS (Complementary Metal-Oxide Semiconductor)邏 輯元件構(gòu)成。這些邏輯元件將本來作為數(shù)字IC(Integrated Circuit)使用的元件用作放 大電路。為了對(duì)激勵(lì)電路10的輸入節(jié)點(diǎn)XIN給與一半電源電壓的偏壓而設(shè)置電阻元件R1。圖1的振蕩電路1還包括用于對(duì)輸出節(jié)點(diǎn)XOUT的信號(hào)整形后輸出的反相器L9。 反相器L9在節(jié)點(diǎn)XOUT和用于輸出時(shí)鐘信號(hào)CLK的時(shí)鐘端子9之間連接。圖2是示出圖1的NAND電路Ll的結(jié)構(gòu)的電路圖。參照?qǐng)D2，NAND電路包括P溝 道MOS晶體管Ql、Q2和N溝道MOS晶體管Q3、Q4。MOS晶體管Ql、Q2在電源節(jié)點(diǎn)VDD和輸 出端子OUT之間并聯(lián)連接，MOS晶體管Q3、Q4在輸出端子OUT和接地節(jié)點(diǎn)GND之間串聯(lián)連 接。MOS晶體管Q1、Q3的柵極與第1輸入端子mi連接，MOS晶體管Q2、Q4的柵極與第2輸 入端子IN2連接。在圖1的振蕩電路1的情況下，NAND電路Ll的第1輸入端子(圖2的INl)與輸 入使能信號(hào)Enable的使能端子8連接，NAND電路的第2輸入端子(圖2的IN2)與節(jié)點(diǎn)XIN 連接。在使能信號(hào)為L(zhǎng)電平(非激活狀態(tài))時(shí)，圖2的MOS晶體管Ql為接通狀態(tài)，MOS晶 體管Q3為關(guān)斷狀態(tài)，因此NAND電路Ll的輸出固定為H電平(電源電壓)。另一方面，在使 能信號(hào)為H電平(激活狀態(tài))時(shí)，圖2的MOS晶體管Ql為關(guān)斷狀態(tài)，MOS晶體管Q3為接通 狀態(tài)，因此NAND電路Ll與接著說明的圖3的反相器等效。圖3是示出圖1的反相器L2、L3、L9的結(jié)構(gòu)的電路圖。參照?qǐng)D3，反相器包括P溝 道MOS晶體管Q5和N溝道MOS晶體管Q6。MOS晶體管Q5在電源節(jié)點(diǎn)VDD和輸出端子OUT 之間連接，MOS晶體管Q6在輸出端子OUT和接地節(jié)點(diǎn)GND之間連接。MOS晶體管Q5、Q6的 柵極與輸入端子IN連接。再次參照?qǐng)D1，當(dāng)使能信號(hào)Enable為L(zhǎng)電平(非激活狀態(tài))時(shí)，NAND電路Ll的 輸出被固定為H電平，因此壓電振動(dòng)器XO處于停止?fàn)顟B(tài)。當(dāng)使能信號(hào)從L電平(非激活狀 態(tài))切換至H電平(激活狀態(tài))時(shí)，NAND電路Ll與反相器等效。因此，壓電振動(dòng)器XO利 用在經(jīng)由反相器換算時(shí)從屬連接的共計(jì)3級(jí)的反相器進(jìn)行激勵(lì)，由此開始振蕩。接著，一邊與比較例對(duì)比一邊說明圖1的振蕩電路1的效果。圖4是示出作為圖1的振蕩電路1的比較例的振蕩電路101的結(jié)構(gòu)的電路圖。參 照?qǐng)D4，振蕩電路101的激勵(lì)電路110與圖1的振蕩電路1的激勵(lì)電路10的不同點(diǎn)是僅包 括1級(jí)的CMOS的NAND電路Li。關(guān)于其它點(diǎn)，圖4的振蕩電路101與圖1的振蕩電路1共 用，所以對(duì)同一或相當(dāng)?shù)牟糠謽?biāo)注同一參照符號(hào)，不重復(fù)進(jìn)行說明。圖5是示意性示出振蕩電路101的上升時(shí)的節(jié)點(diǎn)XIN、XOUT的電壓波形的圖。圖 5中從上往下依次示出使能信號(hào)Enable的波形、節(jié)點(diǎn)XIN的電壓波形、以及節(jié)點(diǎn)XOUT的電 壓波形。圖5的橫軸是時(shí)間。參照?qǐng)D4、圖5，當(dāng)在時(shí)刻tl使能信號(hào)Enable為H電平(激活狀態(tài))時(shí)，壓電振動(dòng) 器XO開始振蕩。在該振蕩剛剛開始之后的輸入節(jié)點(diǎn)XIN的正弦波振幅與穩(wěn)定振蕩時(shí)相比 較小。此時(shí)，經(jīng)由激勵(lì)電路110放大后的輸出節(jié)點(diǎn)XOUT的電壓振幅也較小，其波形為正弦 波。之后，節(jié)點(diǎn)XIN、X0UT的電壓振幅緩緩增加，不久到達(dá)穩(wěn)定狀態(tài)。此時(shí)，在激勵(lì)電路110 的功率放大率不足夠大時(shí)，壓電振動(dòng)器XO的激勵(lì)電平ReX 12(其中，Re是石英振動(dòng)器的實(shí) 效電阻，I是流向石英振動(dòng)器的交流電流)中的交流電流I的大小較小，所以在電壓振幅到
7達(dá)穩(wěn)定狀態(tài)之前需花費(fèi)時(shí)間。因此，如圖1所示，如果在反相器換算中由3級(jí)從屬連接的邏輯元件Ll L3構(gòu)成 激勵(lì)電路10，則與在反相器換算時(shí)由1級(jí)的NAND電路Ll構(gòu)成的圖4的激勵(lì)電路110相比， 能夠增加功率放大率。其結(jié)果，壓電振動(dòng)器XO的激勵(lì)電平ReXI2中的交流電流I的大小 與圖4的情況相比也變大，因此能夠縮短壓電振動(dòng)器XO的振蕩穩(wěn)定之前的時(shí)間(即，啟動(dòng) 時(shí)間)。根據(jù)實(shí)驗(yàn)結(jié)果對(duì)上述啟動(dòng)時(shí)間的縮短效果進(jìn)一步進(jìn)行說明。在實(shí)驗(yàn)中，采用陶瓷 振動(dòng)器來作為圖1以及圖4的壓電振動(dòng)器X0，將電阻元件Rl的電阻值設(shè)定為1ΜΩ。并且， 利用時(shí)間間隔分析器(Y0K0GAWA TA320)來監(jiān)視時(shí)鐘信號(hào)CLK，并測(cè)定在時(shí)鐘信號(hào)CLK的脈 沖寬度周期穩(wěn)定之前的時(shí)間。此外，在實(shí)驗(yàn)中，取代圖1的反相器，使用一個(gè)輸入端子被固 定為H電平的NAND電路。首先，說明關(guān)于圖4比較例的振蕩電路101的實(shí)驗(yàn)結(jié)果。圖6是示出圖4的振蕩電路101的輸出測(cè)定結(jié)果的圖。圖6(B)是圖6(A)的放大 圖。圖6(A)、(B)的橫軸是使能信號(hào)Enable成為H電平(激活狀態(tài))之后的經(jīng)過時(shí)間，縱 軸是時(shí)鐘信號(hào)的脈沖寬度周期。在圖中示出每一時(shí)刻的脈沖寬度周期的測(cè)定值51和按照 155. 5 μ秒的每個(gè)區(qū)間平均移動(dòng)了測(cè)定值51后的移動(dòng)平均值52。這里，根據(jù)移動(dòng)平均值52的數(shù)據(jù)，如下地定義在壓電振動(dòng)器XO的振蕩穩(wěn)定之前的 啟動(dòng)時(shí)間。首先，求出Im秒以后的移動(dòng)平均值52的最大值以及最大值，并求出移動(dòng)平均值 52到達(dá)該最大值或最小值的任意一個(gè)之前的到達(dá)時(shí)間。并且，將從該到達(dá)時(shí)間減去作為移 動(dòng)平均區(qū)間的155. 5 μ秒后所得到的時(shí)間定義為啟動(dòng)時(shí)間。在圖6的情況下，因?yàn)榈竭_(dá)時(shí) 間是385. 7 μ秒，所以啟動(dòng)時(shí)間被評(píng)價(jià)為230. 2 μ秒。接著，說明關(guān)于圖1的實(shí)施方式1的振蕩電路1的實(shí)驗(yàn)結(jié)果。圖7是示出圖1的振蕩電路1的輸出測(cè)定結(jié)果的圖。圖7(B)是圖㈧的放大圖。 圖7 (A)、⑶的橫軸是使能信號(hào)Enable成為H電平(激活狀態(tài))之后的經(jīng)過時(shí)間，縱軸是 時(shí)鐘信號(hào)的脈沖寬度周期。圖中示出每個(gè)時(shí)刻的脈沖寬度周期的測(cè)定值53和按照155. 5 μ 秒的每個(gè)區(qū)間平均移動(dòng)了測(cè)定值53后的移動(dòng)平均值54。當(dāng)進(jìn)行與圖6中同樣的啟動(dòng)時(shí)間評(píng)價(jià)時(shí)，求出圖7中的到達(dá)時(shí)間為243. 1 μ秒，所 以啟動(dòng)時(shí)間可評(píng)價(jià)為87. 6 μ秒。即，證實(shí)了通過在CMOS反相器換算中將邏輯元件的級(jí)數(shù) 從1級(jí)增加至3級(jí)能夠縮短啟動(dòng)時(shí)間至約1/3。圖8是示出由5級(jí)的邏輯元件構(gòu)成圖1的激勵(lì)電路10時(shí)的振蕩電路的輸出測(cè)定 結(jié)果的圖。具體地說，激勵(lì)電路由5級(jí)的NAND電路構(gòu)成。對(duì)初級(jí)的NAND電路的一個(gè)輸入 端子輸入使能信號(hào)Enable，將剩余的各NAND電路的輸入端子的一端固定為H電平。因此， 在CMOS反相器換算中，圖8中的激勵(lì)電路由5級(jí)邏輯元件構(gòu)成。在圖8中也與圖6、圖7的情況相同，圖的橫軸是使能信號(hào)Enable成為H電平(激 活狀態(tài))之后的經(jīng)過時(shí)間，縱軸是時(shí)鐘信號(hào)的脈沖寬度周期。另外，圖中示出每個(gè)時(shí)刻的脈 沖寬度周期的測(cè)定值55和按照155. 5 μ秒的每個(gè)區(qū)間平均移動(dòng)了測(cè)定值55的移動(dòng)平均值 56。當(dāng)利用與圖6中相同的方法來評(píng)價(jià)啟動(dòng)時(shí)間時(shí)，在圖8中求出到達(dá)時(shí)間為192. 7 μ 秒，所以啟動(dòng)時(shí)間可評(píng)價(jià)為37. 2μ秒。即可知，能夠通過在CMOS反相器換算中邏輯元件的
8級(jí)數(shù)從1級(jí)增加到5級(jí)來使啟動(dòng)時(shí)間縮短至約1/6。如以上所述，根據(jù)實(shí)施方式1的振蕩電路1，采用多級(jí)構(gòu)成的CMOS邏輯元件來反相 放大壓電振動(dòng)器XO的輸出，由此能夠增加在振蕩剛剛開始之后的壓電振動(dòng)器XO的激勵(lì)電 平ReXI2中的交流電流I的大小。其結(jié)果，能夠縮短在壓電振動(dòng)器XO的振蕩穩(wěn)定之前的 啟動(dòng)時(shí)間。此外，圖1的各反相器L2、L3可置換為一個(gè)輸入被固定在H電平的NAND電路、或 一個(gè)輸入被固定在L電平的NOR電路、或一個(gè)輸入被固定在H電平的X0R(邏輯“異或”)電路等。另外，圖1的NAND電路Ll還可以置換為NOR電路。在NOR電路的情況下，使能信 號(hào)Enable在L電平時(shí)為激活狀態(tài)。另外，輸入使能信號(hào)Enable的NAND電路Ll如圖1那樣無需配置在從屬連接的 CMOS邏輯元件的初級(jí)。只要在構(gòu)成激勵(lì)電路10的邏輯元件的至少一個(gè)中配置使能信號(hào) Enable的輸入用的NAND電路Ll既可。當(dāng)進(jìn)一步使實(shí)施方式1 一般化時(shí)，構(gòu)成激勵(lì)電路10的已從屬連接的多個(gè)邏輯元件 的每一個(gè)可以是反相器、NAND電路、NOR電路、AND電路、OR電路、XOR電路、緩沖器、3態(tài)緩 沖器等任意的邏輯元件。但是，作為整個(gè)激勵(lì)電路10，為了使輸入信號(hào)的邏輯電平反相而需 要進(jìn)行組合。在此情況下，當(dāng)取代反相器或緩沖器(轉(zhuǎn)接電路)而采用NAND電路、NOR電 路、AND電路、OR電路、XOR電路等雙輸入的邏輯元件時(shí)，將輸入的一端固定為H電平或L電 平。此外，在上述實(shí)施方式1中，舉CMOS邏輯元件為例進(jìn)行了說明，但邏輯元件不限于 CMOS型。例如，可取代CMOS邏輯元件，僅采用P溝道MOS晶體管來構(gòu)成邏輯元件，或者僅采 用N溝道MOS晶體管來構(gòu)成邏輯元件。[實(shí)施方式2]圖9是示出本發(fā)明實(shí)施方式2的振蕩電路2的結(jié)構(gòu)的電路圖。圖9的振蕩電路2 與圖1的振蕩電路1的不同點(diǎn)是，在節(jié)點(diǎn)XIN、XOUT之間還包括與第1激勵(lì)電路10并聯(lián)設(shè) 置的第2激勵(lì)電路20。第2激勵(lì)電路20反相放大節(jié)點(diǎn)XIN的信號(hào)然后輸出至節(jié)點(diǎn)X0UT。這點(diǎn)與第1激 勵(lì)電路10相同，與第1激勵(lì)電路10不同的點(diǎn)是，在用CMOS反相器進(jìn)行換算時(shí)由比第1激 勵(lì)電路10少的級(jí)數(shù)的從屬連接的邏輯元件構(gòu)成。其結(jié)果，第2激勵(lì)電路20的功率放大率 比第1激勵(lì)電路10小，且小于壓電振動(dòng)器XO的激勵(lì)電平ReXI2中的交流電流I的大小。具體地說，在圖9的情況下，第2激勵(lì)電路20包括在節(jié)點(diǎn)XIN、X0UT之間連接的雙 輸入的NAND電路L4。對(duì)NAND電路L4的一個(gè)輸入端子輸入使能信號(hào)Enable，NAND電路L4 的另一個(gè)輸入端子與輸入節(jié)點(diǎn)XIN連接。在使能信號(hào)Enable為L(zhǎng)電平(非激活狀態(tài))的 期間，當(dāng)NAND電路L4的輸出被固定為H電平，且使能信號(hào)Enable為H電平(激活狀態(tài)) 時(shí)，NAND電路L4作為用于激勵(lì)壓電振動(dòng)器XO的反相器進(jìn)行動(dòng)作。圖9的振蕩電路2還包括計(jì)時(shí)電路30、在節(jié)點(diǎn)XIN與第1激勵(lì)電路10的輸入端 (NAND電路Ll的一個(gè)輸入端子)之間設(shè)置的開關(guān)SW1、以及在節(jié)點(diǎn)XOUT與第1激勵(lì)電路10 的輸出端(反相器L3的輸出端子)之間設(shè)置的開關(guān)SW2。計(jì)時(shí)電路30僅在從使能信號(hào)Enable成為H電平(激活狀態(tài))時(shí)起預(yù)定的時(shí)間內(nèi)輸出處于激活狀態(tài)的控制信號(hào)CTL。計(jì)時(shí)電路為了錯(cuò)開使能信號(hào)Enable的定時(shí)，可采用CR 積分電路等遲延電路來構(gòu)成?；蛘?，還可以采用利用了其它時(shí)鐘信號(hào)的計(jì)數(shù)電路來構(gòu)成計(jì) 時(shí)電路。開關(guān)SW1、SW2接受控制信號(hào)CTL，在控制信號(hào)CTL為激活狀態(tài)時(shí)導(dǎo)通，當(dāng)控制信號(hào) CTL為非激活狀態(tài)時(shí)成為非導(dǎo)通狀態(tài)。通過將開關(guān)SW1、SW2導(dǎo)通，使壓電振動(dòng)器XO由并聯(lián) 連接的第1以及第2激勵(lì)電路10、20雙方進(jìn)行激勵(lì)。另外，當(dāng)開關(guān)SW1、SW2為非導(dǎo)通狀態(tài) 時(shí)，壓電振動(dòng)器XO僅由第2激勵(lì)電路20進(jìn)行激勵(lì)。因此，根據(jù)實(shí)施方式2的振蕩電路2，可通過采用在控制信號(hào)CTL為激活狀態(tài)的振 蕩啟動(dòng)時(shí)并聯(lián)連接的第1激勵(lì)電路10以及第2激勵(lì)電路20來縮短啟動(dòng)時(shí)間。并且，可通 過在控制信號(hào)CTL返回非激活狀態(tài)的振蕩穩(wěn)定之后僅采用功率放大率比第1激勵(lì)電路10 小的第2激勵(lì)電路20，來降低振蕩電路2整體的功耗。[實(shí)施方式3]實(shí)施方式3的振蕩電路3取代實(shí)施方式2的振蕩電路2的開關(guān)SW1、SW2而采用3 態(tài)緩沖器。3態(tài)緩沖器兼有作為開關(guān)SW1、SW2的作用、以及在壓電振動(dòng)器XO的激勵(lì)加速中 使用的第1激勵(lì)電路的邏輯元件的作用。此外，在以下的說明中，主要對(duì)與實(shí)施方式1、2不 同的點(diǎn)進(jìn)行說明，對(duì)同一或相當(dāng)?shù)牟糠謽?biāo)注同一參照符號(hào)，且不進(jìn)行重復(fù)說明。圖10是示出本發(fā)明實(shí)施方式3的振蕩電路3的結(jié)構(gòu)的電路圖。參照?qǐng)D10，振蕩電 路3包括在輸入節(jié)點(diǎn)XIN與輸出節(jié)點(diǎn)XOUT之間相互并聯(lián)連接的壓電振動(dòng)器X0、電阻元件 R1、第1激勵(lì)電路12、第2激勵(lì)電路20、在節(jié)點(diǎn)XIN與接地節(jié)點(diǎn)GND之間連接的電容(電容 元件)Cl、在節(jié)點(diǎn)XOUT與接地節(jié)點(diǎn)GND之間連接的電容(電容元件)C2、計(jì)時(shí)電路30A以及 用于對(duì)輸出節(jié)點(diǎn)XOUT的信號(hào)進(jìn)行整形的反相器L9。第1激勵(lì)電路12是用于在振蕩啟動(dòng)時(shí)反相放大節(jié)點(diǎn)XIN的信號(hào)并輸出至節(jié)點(diǎn) XOUT的電路，其包括3態(tài)緩沖器L5、L6和NAND電路Ll。在節(jié)點(diǎn)XIN、X0UT之間依次串聯(lián)連 接3態(tài)緩沖器L5、NAND電路Li、以及3態(tài)緩沖器L6。第1激勵(lì)電路12還包括在連接3態(tài) 緩沖器L5以及NAND電路Ll的連接節(jié)點(diǎn)E與接地節(jié)點(diǎn)GND之間設(shè)置的電阻元件R3。設(shè)置 電阻元件R3，作為用于在3態(tài)緩沖器的輸出為高阻抗時(shí)將連接節(jié)點(diǎn)E的電壓固定為接地電 壓的下拉電阻(pull-down resistor) οNAND電路Ll的一個(gè)輸入端子與后述的計(jì)時(shí)電路30A的節(jié)點(diǎn)D連接。因此，NAND 電路Ll在節(jié)點(diǎn)D的電壓為H電平(激活狀態(tài))時(shí)作為反相器進(jìn)行動(dòng)作，在節(jié)點(diǎn)D的電壓為 L電平(非激活狀態(tài))時(shí)將輸出固定為H電平。3態(tài)緩沖器L5、L6在輸入到柵極端子的信號(hào)為L(zhǎng)電平時(shí)直接輸出輸入信號(hào)，在輸 入到柵極端子的信號(hào)為H電平時(shí)將輸出設(shè)為高阻抗。對(duì)柵極端子輸入使節(jié)點(diǎn)D的信號(hào)的邏 輯電平反相的信號(hào)。因此，3態(tài)緩沖器L5、L6在節(jié)點(diǎn)D的電壓為H電平(激活狀態(tài))時(shí)作 為緩沖器進(jìn)行動(dòng)作，在節(jié)點(diǎn)D的電壓為L(zhǎng)電平(非激活狀態(tài))時(shí)將輸出固定為高阻抗。第2激勵(lì)電路20是用于將節(jié)點(diǎn)XIN的信號(hào)反相放大后輸出至節(jié)點(diǎn)XOUT的電路， 其包括在節(jié)點(diǎn)XIN、X0UT之間連接的NAND電路L4。NAND電路L4的一個(gè)輸入端子與輸入使 能信號(hào)Enable的使能端子8連接，NAND電路L4的另一輸入端子與輸入節(jié)點(diǎn)XIN連接。因 此，在使能信號(hào)Enable為L(zhǎng)電平(非激活狀態(tài))的期間，當(dāng)NAND電路L4的輸出被固定為 H電平，且使能信號(hào)Enable為H電平(激活狀態(tài))時(shí)，NAND電路L4作為用于激勵(lì)壓電振動(dòng)
10器XO的反相器進(jìn)行動(dòng)作。計(jì)時(shí)電路30A僅在從使能信號(hào)Enable為H電平(激活狀態(tài))時(shí)起的預(yù)定時(shí)間內(nèi) 將節(jié)點(diǎn)D的電壓設(shè)為H電平(激活狀態(tài))。計(jì)時(shí)電路30A包括反相器L11、L12、L13、3態(tài) 緩沖器L14、電阻元件R2、R4、和電容(電容元件)C3。在輸入使能信號(hào)Enable的使能端子 8與節(jié)點(diǎn)D之間依次串聯(lián)連接電阻元件R2、反相器L11、以及3態(tài)緩沖器L14。在連接電阻元件R2和反相器Lll的連接節(jié)點(diǎn)A與接地節(jié)點(diǎn)GND之間連接電容C3。 由電容C3和電阻元件R2構(gòu)成CR積分電路。反相器L12連接在使能端子8與3態(tài)緩沖器L14的柵極端子之間。因此，3態(tài)緩沖 器L14在使能信號(hào)Enable為H電平(激活狀態(tài))時(shí)作為緩沖器進(jìn)行動(dòng)作。反相器L13的輸入端子與節(jié)點(diǎn)D連接，反相器L13的輸出端子(節(jié)點(diǎn)/D)與3態(tài) 緩沖器L5、L6的各柵極端子連接。電阻元件R4固定在節(jié)點(diǎn)D與接地節(jié)點(diǎn)GND之間，在3態(tài) 緩沖器L14的輸出為高阻抗時(shí)，采用電阻元件R4來作為用于將節(jié)點(diǎn)D的電壓固定為L(zhǎng)電平 的下拉電阻。接著，對(duì)振蕩電路3的動(dòng)作進(jìn)行說明。圖11是示意性示出圖10的振蕩電路3各個(gè)部分的電壓波形的圖。圖11從上往 下順次示出使能信號(hào)Enable的電壓波形和圖10的節(jié)點(diǎn)A、B、C、D、/D、E、F的各電壓波形。參照?qǐng)D10、圖11，當(dāng)在時(shí)刻tl使能信號(hào)Enable從L電平(非激活狀態(tài))變化為 H電平(激活狀態(tài))時(shí)，伴隨著電容C3的充電，電容C3和電阻元件R2的連接節(jié)點(diǎn)A的電 壓緩緩上升。其結(jié)果，反相器Lll的輸出端子(節(jié)點(diǎn)B)的電壓在節(jié)點(diǎn)A的電壓超過反相器 Lll的閾值電壓的時(shí)刻t2之前為H電平，在時(shí)刻t2以后為L(zhǎng)電平。反相器L12的輸出端子(節(jié)點(diǎn)C)的電壓是使使能信號(hào)Enable反相后的電壓。因 為對(duì)3態(tài)緩沖器L14的柵極端子輸入節(jié)點(diǎn)C的電壓，所以在時(shí)刻tl以后且使能信號(hào)Enable 返回L電平的時(shí)刻t3之前的期間，3態(tài)緩沖器L14作為緩沖電路進(jìn)行動(dòng)作。其結(jié)果，3態(tài)緩 沖器L14的輸出端子(節(jié)點(diǎn)D)的電壓在時(shí)刻tl t3的期間與節(jié)點(diǎn)B的電壓同樣地變化。 即，在時(shí)刻tl t2的期間，節(jié)點(diǎn)D的電壓為H電平，在時(shí)刻tl以前以及時(shí)刻t2以后為L(zhǎng) 電平。另外，反相器L13的輸出端子(節(jié)點(diǎn)/D)的電壓與節(jié)點(diǎn)D相反，時(shí)刻tl t2的期間 為L(zhǎng)電平，時(shí)刻tl以前以及時(shí)刻t2以后為H電平。3態(tài)緩沖器L5、L6的各柵極端子與節(jié)點(diǎn)/D連接。因此，在節(jié)點(diǎn)/D的電壓為L(zhǎng)電 平(節(jié)點(diǎn)D的電壓為H電平)的時(shí)刻tl t2的期間，3態(tài)緩沖器L5、L6作為緩沖電路進(jìn) 行動(dòng)作。在時(shí)刻tl以前以及時(shí)刻t2以后，因?yàn)?態(tài)緩沖器L5的輸出端子(節(jié)點(diǎn)E)被固 定為L(zhǎng)電平，所以NAND電路Ll的輸出端子(節(jié)點(diǎn)F)固定為H電平。因此，在時(shí)刻tl t2 的期間，節(jié)點(diǎn)E、F的電壓隨著壓電振動(dòng)器XO的振蕩而振動(dòng)。這樣，在從使能信號(hào)Enable為H電平(激活狀態(tài))的時(shí)刻tl開始直至?xí)r刻t2的 期間，通過第1激勵(lì)電路12來激勵(lì)壓電振動(dòng)器X0。在時(shí)刻t2以后，停止第1激勵(lì)電路12 對(duì)壓電振動(dòng)器XO的激勵(lì)。該時(shí)刻tl t2的時(shí)間依賴于由電阻元件R2的電阻值以及電容 C3的電容值決定的積分電路的時(shí)間常數(shù)。另一方面，構(gòu)成第2激勵(lì)電路20的NAND電路L4在使能信號(hào)Enable是H電平(激 活狀態(tài))的時(shí)刻tl t3的期間，激勵(lì)壓電振動(dòng)器X0。因此，在時(shí)刻tl t2的振蕩啟動(dòng) 時(shí)，第1以及第2激勵(lì)電路12、20都進(jìn)行動(dòng)作，與此相對(duì)，在時(shí)刻t2 t3的振蕩穩(wěn)定時(shí)僅
11第2激勵(lì)電路20動(dòng)作。由此，能夠降低振蕩穩(wěn)定時(shí)的功耗。以下，對(duì)測(cè)定圖10的振蕩電路3各個(gè)部分的電壓波形的實(shí)驗(yàn)結(jié)果進(jìn)行說明。在實(shí) 驗(yàn)中，采用陶瓷振動(dòng)器作為圖10的壓電振動(dòng)器X0，將電阻元件Rl的電阻值設(shè)定為1ΜΩ。首 先，對(duì)利用示波器來測(cè)定圖10的使能信號(hào)、節(jié)點(diǎn)D的電壓、節(jié)點(diǎn)E的電壓、以及時(shí)鐘信號(hào)CLK 的結(jié)果進(jìn)行說明。圖12是測(cè)定圖10的振蕩電路3各個(gè)部分的電壓變化的波形圖。圖的縱軸表示電 壓，橫軸表示時(shí)間。針對(duì)畫面上格狀的每1刻度(劃分)，橫軸表示20 μ秒。另外，針對(duì)縱 軸的每1刻度(劃分)，使能信號(hào)Enable表示IV，節(jié)點(diǎn)D、E的電壓以及時(shí)鐘信號(hào)CLK表示 2V。如圖12所示，當(dāng)使能信號(hào)Enable上升至H電平時(shí)，節(jié)點(diǎn)D的電壓也上升至H電平。 并且，節(jié)點(diǎn)D的電壓在使能信號(hào)Enable上升之后經(jīng)過大約30 μ秒時(shí)下降。如已經(jīng)說明的 那樣，節(jié)點(diǎn)D的電壓是H電平的時(shí)間(30μ秒)可依賴于圖10的電阻元件R2的電阻值以 及電容C3的電容值進(jìn)行調(diào)整。節(jié)點(diǎn)E的電壓在節(jié)點(diǎn)D的電壓為H電平(激活狀態(tài))的期間，接受振蕩的壓電振 動(dòng)器XO的電壓進(jìn)行振動(dòng)。另外，在使能信號(hào)Enable為H電平(激活狀態(tài))的期間輸出時(shí) 鐘信號(hào)CLK。接著，說明利用時(shí)間間隔分析器(Y0K0GAWA TA320)來監(jiān)視時(shí)鐘信號(hào)CLK并測(cè)定時(shí) 鐘信號(hào)CLK的脈沖寬度周期的結(jié)果。圖13是示出測(cè)定圖10的振蕩電路3的啟動(dòng)時(shí)間的實(shí)驗(yàn)結(jié)果的圖。圖13⑶是圖 13(A)的放大圖。圖13(A)、(B)的橫軸是使能信號(hào)Enable成為H電平(激活狀態(tài))之后 的經(jīng)過時(shí)間，縱軸是時(shí)鐘信號(hào)的脈沖寬度周期。在圖中示出每個(gè)時(shí)刻的脈沖寬度周期的測(cè) 定值57和按照155. 5 μ秒的每個(gè)區(qū)間平均移動(dòng)了測(cè)定值57后的移動(dòng)平均值58。當(dāng)與圖6 圖8的情況同樣地評(píng)價(jià)啟動(dòng)時(shí)間時(shí)，圖7中的到達(dá)時(shí)間求出為184. 0 μ 秒，所以啟動(dòng)時(shí)間可評(píng)價(jià)為28. 5μ秒。該啟動(dòng)時(shí)間比圖6 圖8的任意情況都短。其理由 是因?yàn)?，?態(tài)緩沖器L5、L6作為緩沖電路進(jìn)行動(dòng)作時(shí)與4級(jí)的反相器等效，所以實(shí)施方式 3的振蕩電路3與圖6 圖8的任意情況相比，在CMOS反相器換算中的邏輯元件的級(jí)數(shù)多。這樣，根據(jù)實(shí)施方式3的振蕩電路3，構(gòu)成第1激勵(lì)電路12的邏輯元件中的初級(jí) 以及最終極的邏輯元件由3態(tài)緩沖器構(gòu)成，由此能夠替代實(shí)施方式2的振蕩電路2的開關(guān) SW1、SW2。在此情況下，輸入至3態(tài)緩沖器L5、L6的各柵極端子的節(jié)點(diǎn)/D的電壓信號(hào)與實(shí) 施方式2的控制信號(hào)CTL對(duì)應(yīng)。其結(jié)果，與實(shí)施方式2的振蕩電路2相同，通過采用在振蕩 啟動(dòng)時(shí)并聯(lián)連接的第1激勵(lì)電路12以及第2激勵(lì)電路20來縮短啟動(dòng)時(shí)間。并且，在振蕩 穩(wěn)定后僅采用功率放大率比第1激勵(lì)電路12小的第2激勵(lì)電路20，由此能夠降低振蕩電路 3整體的功耗。[實(shí)施方式4]圖14是示出本發(fā)明實(shí)施方式4的振蕩電路4的結(jié)構(gòu)的電路圖。圖14的振蕩電路 4與圖9的振蕩電路2的不同點(diǎn)是，包括切換信號(hào)路徑的切換開關(guān)SW3、SW4，來取代開閉信 號(hào)路徑的開閉開關(guān)SW1、SW2。關(guān)于其它點(diǎn)，振蕩電路4與實(shí)施方式2的振蕩電路2共用，所 以對(duì)同一或相當(dāng)?shù)牟糠謽?biāo)注同一參照符號(hào)，從而不重復(fù)說明。切換開關(guān)SW3接受從計(jì)時(shí)電路30輸出的控制信號(hào)CTL，在控制信號(hào)CTL為激活狀
12態(tài)時(shí)連接節(jié)點(diǎn)XIN與第1激勵(lì)電路10的輸入端(NAND電路Ll的一個(gè)輸入端子)。此外，切 換開關(guān)SW3還在控制信號(hào)CTL為非激活狀態(tài)時(shí)連接節(jié)點(diǎn)XIN與第2激勵(lì)電路20的輸入端 (NAND電路L4的另一個(gè)輸入端子)。切換開關(guān)SW4接受從計(jì)時(shí)電路30輸出的控制信號(hào)CTL，在控制信號(hào)CTL為激活狀 態(tài)時(shí)連接節(jié)點(diǎn)XIN和第1激勵(lì)電路10的輸出端(反相器L3的輸出端子)。此外，切換開關(guān) SW4還在控制信號(hào)CTL為非激活狀態(tài)時(shí)連接節(jié)點(diǎn)XIN和第2激勵(lì)電路20的輸出端(NAND電 路L4的輸出端子)。由此，在振蕩啟動(dòng)時(shí)，僅采用功率放大率比第2激勵(lì)電路20大的第1激勵(lì)電路10， 由此能夠縮短啟動(dòng)時(shí)間。并且，在振蕩穩(wěn)定后，僅采用功率放大率比第1激勵(lì)電路10小的 第2激勵(lì)電路20，由此能夠降低振蕩電路4整體的功耗。本次公開的實(shí)施方式的全部?jī)?nèi)容都僅為例示，而并非限定的內(nèi)容。本發(fā)明的范圍 由權(quán)利要求的范圍示出，而不是上述說明，本發(fā)明的范圍包括與權(quán)利要求的范圍等同的含 義以及范圍內(nèi)的全部變更。
權(quán)利要求
一種振蕩電路(1～4)，具有壓電振動(dòng)器(XO)，其設(shè)置在第1以及第2節(jié)點(diǎn)(XIN，XOUT)之間；電阻元件(R1)，其在上述第1以及第2節(jié)點(diǎn)(XIN，XOUT)之間與上述壓電振動(dòng)器(XO)并聯(lián)設(shè)置；第1電容元件(C1)，其設(shè)置在上述第1節(jié)點(diǎn)(XIN)與接地節(jié)點(diǎn)(GND)之間；第2電容元件(C2)，其設(shè)置在上述第2節(jié)點(diǎn)(XOUT)與上述接地節(jié)點(diǎn)(GND)之間；以及第1激勵(lì)電路(10，12)，其在上述第1以及第2節(jié)點(diǎn)(XIN，XOUT)之間與上述壓電振動(dòng)器(XO)以及上述電阻元件(R1)分別并聯(lián)設(shè)置，用于反相放大上述第1節(jié)點(diǎn)(XIN)的信號(hào)后輸出至上述第2節(jié)點(diǎn)(XOUT)，上述第1激勵(lì)電路(10，12)包括分別作為放大電路使用的從屬連接的多個(gè)邏輯元件。
2.根據(jù)權(quán)利要求1所述的振蕩電路(3)，其中， 上述振蕩電路(3)還具有計(jì)時(shí)電路(30Α)，其僅在從使能信號(hào)(Enable)成為激活狀態(tài)時(shí)開始的預(yù)定時(shí)間內(nèi)輸出 處于激活狀態(tài)的控制信號(hào)(CTL)；以及第2激勵(lì)電路(20)，其在上述第1以及第2節(jié)點(diǎn)(XIN，X0UT)之間與上述壓電振動(dòng)器 (XO)、上述電阻元件(Rl)、以及上述第1激勵(lì)電路(12)分別并聯(lián)設(shè)置，用于反相放大上述第 1節(jié)點(diǎn)(XIN)的信號(hào)后輸出至上述第2節(jié)點(diǎn)(XOUT)，上述第2激勵(lì)電路(20)的功率放大率小于上述第1激勵(lì)電路(12)的功率放大率， 上述第2激勵(lì)電路(20)包括邏輯元件(L4)，該邏輯元件(L4)在上述使能信號(hào) (Enable)為非激活狀態(tài)時(shí)輸出恒定的邏輯電平的信號(hào)，在上述使能信號(hào)(Enable)為激活 狀態(tài)時(shí)作為放大電路進(jìn)行動(dòng)作，構(gòu)成上述第1激勵(lì)電路(12)的多個(gè)邏輯元件中的初級(jí)以及最終極的邏輯元件(L5，L6) 在上述控制信號(hào)(CTL)為非激活狀態(tài)時(shí)是處于高阻抗?fàn)顟B(tài)的3態(tài)緩沖器。
3.根據(jù)權(quán)利要求1所述的振蕩電路(2)，其中， 上述振蕩電路(2)還具有計(jì)時(shí)電路(30)，其僅在從使能信號(hào)(Enable)成為激活狀態(tài)時(shí)開始的預(yù)定時(shí)間內(nèi)輸出 處于激活狀態(tài)的控制信號(hào)(CTL)；第1開關(guān)(SWl)，其設(shè)置在上述第1節(jié)點(diǎn)(XIN)與上述第1激勵(lì)電路(10)的輸入端之 間，在上述控制信號(hào)(CTL)是激活狀態(tài)時(shí)為接通狀態(tài)，在上述控制信號(hào)(CTL)是非激活狀態(tài) 時(shí)為關(guān)斷狀態(tài)；第2開關(guān)(SW2)，其設(shè)置在上述第2節(jié)點(diǎn)(XOUT)與上述第1激勵(lì)電路(10)的輸出端之 間，在上述控制信號(hào)(CTL)是激活狀態(tài)時(shí)為接通狀態(tài)，在上述控制信號(hào)(CTL)是非激活狀態(tài) 時(shí)為關(guān)斷狀態(tài)；以及第2激勵(lì)電路(20)，其在上述第1以及第2節(jié)點(diǎn)(XIN，X0UT)之間與上述壓電振動(dòng)器 (XO)、上述電阻元件(Rl)、以及上述第1激勵(lì)電路(10)分別并聯(lián)設(shè)置，用于反相放大上述第 1節(jié)點(diǎn)(XIN)的信號(hào)后輸出至上述第2節(jié)點(diǎn)(XOUT)，上述第2激勵(lì)電路(20)的功率放大率小于上述第1激勵(lì)電路(10)的功率放大率， 上述第2激勵(lì)電路(20)包括邏輯元件(L4)，該邏輯元件(L4)在上述使能信號(hào) (Enable)為非激活狀態(tài)時(shí)輸出恒定的邏輯電平的信號(hào)，在上述使能信號(hào)為激活狀態(tài)時(shí)作為放大電路進(jìn)行動(dòng)作。
4.根據(jù)權(quán)利要求1所述的振蕩電路，其中，上述振蕩電路(4)還具有第2激勵(lì)電路(20)，該第2激勵(lì)電路(20)在上述第1以及 第2節(jié)點(diǎn)(XIN，X0UT)之間與上述壓電振動(dòng)器(XO)、上述電阻元件(Rl)、以及上述第1激勵(lì) 電路(10)分別并聯(lián)設(shè)置，用于反相放大上述第1節(jié)點(diǎn)(XIN)的信號(hào)后輸出至上述第2節(jié)點(diǎn) (XOUT)，上述第2激勵(lì)電路(20)的功率放大率小于上述第1激勵(lì)電路(10)的功率放大率，上述振蕩電路(4)還具有計(jì)時(shí)電路(30)，其僅在從使能信號(hào)(Enable)成為激活狀態(tài)時(shí)開始的預(yù)定時(shí)間內(nèi)輸出 處于激活狀態(tài)的控制信號(hào)(CTL)；第1開關(guān)(SW3)，其在上述控制信號(hào)(CTL)為激活狀態(tài)時(shí)連接上述第1激勵(lì)電路(10) 的輸入端與上述第1節(jié)點(diǎn)(XIN)，在上述使能信號(hào)(Enable)是激活狀態(tài)、且上述控制信號(hào) (CTL)是非激活狀態(tài)時(shí)連接上述第2激勵(lì)電路(20)的輸入端與上述第1節(jié)點(diǎn)；以及第2開關(guān)(SW4)，其在上述控制信號(hào)(CTL)為激活狀態(tài)時(shí)連接上述第1激勵(lì)電路(10) 的輸出端與上述第2節(jié)點(diǎn)(XOUT)，在上述使能信號(hào)(Enable)是激活狀態(tài)、且上述控制信號(hào) (CTL)是非激活狀態(tài)時(shí)連接上述第2激勵(lì)電路(20)的輸出端與上述第2節(jié)點(diǎn)(XOUT)。
5.根據(jù)權(quán)利要求1所述的振蕩電路(2 4)，其中，構(gòu)成上述第1激勵(lì)電路(10)的多個(gè)邏輯元件中的至少一個(gè)(Li)在使能信號(hào)(Enable) 為非激活狀態(tài)時(shí)輸出恒定的邏輯電平的信號(hào)。
全文摘要
本發(fā)明的振蕩電路(1)包括在輸入節(jié)點(diǎn)(XIN)與輸出節(jié)點(diǎn)(XOUT)之間相互并聯(lián)設(shè)置的壓電振動(dòng)器(XO)、電阻元件(R1)、激勵(lì)電路(10)、在輸入節(jié)點(diǎn)(XIN)與接地節(jié)點(diǎn)(GND)之間設(shè)置的第1電容(C1)、和在輸出節(jié)點(diǎn)(XOUT)與接地節(jié)點(diǎn)(GND)之間設(shè)置的第2電容(C2)。激勵(lì)電路(10)包括從屬連接的NAND電路(L1)和第1以及第2反相器(L2，L3)。通過輸入至NAND電路(L1)的使能信號(hào)(Enable)切換為H電平(激活狀態(tài))，來開始?jí)弘娬駝?dòng)器(XO)的振蕩。
文檔編號(hào)H03B5/36GK101933223SQ201080001058
公開日2010年12月29日 申請(qǐng)日期2010年1月18日 優(yōu)先權(quán)日2009年1月23日
發(fā)明者丹羽功 申請(qǐng)人:羅姆股份有限公司