專利名稱：具有多端口存儲(chǔ)器超元與數(shù)據(jù)路徑開關(guān)電路的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，尤其是涉及集成電路中存儲(chǔ)器與所關(guān)聯(lián)訪問(wèn)路徑的布置。
背景技術(shù)：
計(jì)算機(jī)與其它類型的電子系統(tǒng)常常包括具有若干個(gè)不同層的存儲(chǔ)器層次結(jié)構(gòu)。在 這些層中，可以包括非易失性存儲(chǔ)設(shè)備(例如，硬盤存儲(chǔ)設(shè)備)、隨機(jī)存取存儲(chǔ)器(RAM)及一 級(jí)或多級(jí)高速緩沖存儲(chǔ)器。基于處理器的系統(tǒng)可以包括具有一個(gè)或多個(gè)核的處理器，其中 這一個(gè)或多個(gè)核中的每一個(gè)都包括一個(gè)或多個(gè)高速緩沖存儲(chǔ)器。例如，許多處理器包括至 少一個(gè)具有可以位于存儲(chǔ)器層次結(jié)構(gòu)的頂部的指令高速緩存和數(shù)據(jù)高速緩存的處理器核。 位于存儲(chǔ)器層次結(jié)構(gòu)頂部的高速緩沖存儲(chǔ)器可以被稱為第一級(jí)(或者Li)高速緩存。許多 處理器還包括第二級(jí)(或者L2)高速緩存，其可以由處理器核的數(shù)據(jù)和指令高速緩存共享， 此外，還可以由多核處理器中的多個(gè)處理器共享。當(dāng)在集成電路(IC)上提供時(shí)，這些類型存儲(chǔ)器中的一些(例如，L2高速緩存) 可以被組織成稱為存儲(chǔ)器超元(memory supercell)的結(jié)構(gòu)。存儲(chǔ)器超元是共享公共接口 (有時(shí)候稱為“分接點(diǎn)”)的存儲(chǔ)器組(memory bank)的2維陣列(例如，多行和多列的存 儲(chǔ)器組)。特別地，當(dāng)設(shè)計(jì)IC時(shí)，每個(gè)存儲(chǔ)器組可以是如下單元的形式，即該單元在IC管芯 (die)上的位置和與其它定義的單元(cell)和/或其它功能性單元(functional unit)的 互連可以通過(guò)IC設(shè)計(jì)工具操縱。存儲(chǔ)器超元僅是互連以形成更大、統(tǒng)一的、可以類似地通 過(guò)設(shè)計(jì)工具定位到IC上的存儲(chǔ)器單元的這種存儲(chǔ)器組單元的集合。在這種存儲(chǔ)器超元中，給定的地址映射到超元的一個(gè)組。在寫操作過(guò)程中傳輸?shù)?超元的信息可以被接口接收，然后路由到存儲(chǔ)器組中由映射到該組的地址所指示的位置。 類似地，當(dāng)執(zhí)行讀操作時(shí)，信息可以從超元的一個(gè)存儲(chǔ)器組中尋址到的位置路由到接口，并 由此路由到請(qǐng)求設(shè)備。

發(fā)明內(nèi)容
公開了一種集成電路。在一種實(shí)施方式中，該集成電路包括多個(gè)存儲(chǔ)器請(qǐng)求器和 一個(gè)存儲(chǔ)器超元。該存儲(chǔ)器超元包括多個(gè)存儲(chǔ)器組，其中每個(gè)存儲(chǔ)器組形成對(duì)應(yīng)范圍的可 單獨(dú)尋址的存儲(chǔ)位置，其中所述存儲(chǔ)器超元被組織成多個(gè)組群。所述多個(gè)組群中的每一個(gè) 都包括所述多個(gè)存儲(chǔ)器組的子集和一個(gè)對(duì)應(yīng)的專用訪問(wèn)端口。該集成電路還包括耦接在所 述多個(gè)存儲(chǔ)器請(qǐng)求器和所述存儲(chǔ)器超元之間的開關(guān)。該開關(guān)被配置成，響應(yīng)于所述多個(gè)存 儲(chǔ)器請(qǐng)求器中的一個(gè)給定存儲(chǔ)器請(qǐng)求器的存儲(chǔ)器請(qǐng)求，連接該給定存儲(chǔ)器請(qǐng)求器與所述多 個(gè)組群中由該存儲(chǔ)器請(qǐng)求尋址到的一個(gè)特定組群的專用訪問(wèn)端口之間的數(shù)據(jù)路徑。


在閱讀了以下具體描述并參考附圖的情況下，本發(fā)明的其它方面將變得顯而易 見，附圖中
圖1是一種實(shí)施例的集成電路的框圖；圖2是一種實(shí)施例的存儲(chǔ)器超元的框圖；圖3是另一種實(shí)施例的存儲(chǔ)器超元的框圖；圖4是集成電路的框圖，該框圖更詳細(xì)地例示了一種實(shí)施例的開關(guān)單元；圖5是例示了一種實(shí)施例的集成電路的更多細(xì)節(jié)的框圖；
圖6是例示了一種實(shí)施例的包括多個(gè)處理器核和一對(duì)存儲(chǔ)器超元的集成電路的 框圖；及圖7是例示了另一種實(shí)施例的包括多個(gè)處理器核和一對(duì)存儲(chǔ)器超元的集成電路 的框圖。盡管本發(fā)明容許各種修改和可選形式，但其特定的實(shí)施例作為例子在附圖中示 出，并將在此詳細(xì)描述。然而，應(yīng)當(dāng)理解，附圖及對(duì)其的描述不是要將本發(fā)明限定到所公開 的特定形式，相反，本發(fā)明是要覆蓋落入由所附權(quán)利要求定義的本發(fā)明主旨與范圍內(nèi)的所 有修改、等價(jià)物和可選方式。
具體實(shí)施例方式現(xiàn)在轉(zhuǎn)向圖1，示出了一種實(shí)施例的集成電路的框圖。在所例示的實(shí)施例中，集成 電路(IC) 10包括請(qǐng)求器22、24、26和28，每個(gè)請(qǐng)求器都耦接到控制單元15和開關(guān)單元20。 IC 10還包括耦接到開關(guān)單元20的存儲(chǔ)器超元18。在有些實(shí)施例中，圖1中所示的IC 10 的各個(gè)部件可以在單個(gè)IC管芯上實(shí)現(xiàn)。在所示實(shí)施例中，開關(guān)單元20物理地位于存儲(chǔ)器 超元18和請(qǐng)求器22至28之間(并在它們的外部)。請(qǐng)求器22至28中的每一個(gè)都代表需要訪問(wèn)位于其外部的存儲(chǔ)器(例如，存儲(chǔ)器 超元18)的任何子系統(tǒng)或者設(shè)備。這種訪問(wèn)可以包括讀訪問(wèn)、寫訪問(wèn)或者二者兼有。在有 些實(shí)施例中，請(qǐng)求器22至28中的每一個(gè)都可以是相同的功能單元(例如，包括例如指令高 速緩存和數(shù)據(jù)高速緩存的對(duì)稱多核處理器的核，等等)。在其它實(shí)施例中，請(qǐng)求器22至28 中的至少一個(gè)可以與其它的請(qǐng)求器不同(例如，不對(duì)稱多核處理器中的核)。請(qǐng)求器的特定 數(shù)量可以依實(shí)施例而不同，并且可以大于或者小于在此所示出的。少至只有一個(gè)請(qǐng)求器的 實(shí)施例也是可能的和預(yù)期的。在所示實(shí)施例中，存儲(chǔ)器超元18包括多個(gè)存儲(chǔ)器組19。如以上所討論的，在IC的 設(shè)計(jì)階段，每個(gè)存儲(chǔ)器組可以定義為可由設(shè)計(jì)工具操縱的單元。以其概念，存儲(chǔ)器超元18 同樣可以定義成允許其位置和到其它單元(cell)或功能性單元(functional unit)的互 連由設(shè)計(jì)工具來(lái)操縱。在所示實(shí)施例中，存儲(chǔ)器超元18包括存儲(chǔ)器組19的二維陣列。該 布置使得至少兩個(gè)存儲(chǔ)器組19在第一方向(例如，行)布置，而至少兩個(gè)存儲(chǔ)器組19在第 二方向(例如，列)布置。二維陣列的每個(gè)方向中的存儲(chǔ)器組19的特定數(shù)量可以依實(shí)施例 而不同。每個(gè)存儲(chǔ)器組19可以形成對(duì)應(yīng)范圍的可單獨(dú)尋址的存儲(chǔ)位置。存儲(chǔ)器訪問(wèn)請(qǐng)求 可以各自尋址到這些可單獨(dú)尋址的存儲(chǔ)位置中的一個(gè)或者多個(gè)。圖1中的存儲(chǔ)器超元18通過(guò)端口 21 (有時(shí)候稱為“分接點(diǎn)”)耦接到開關(guān)單元20， 在本實(shí)施例中端口 21被標(biāo)記為端口 0和端口 1。如以下將要討論的，圖1中所示的多個(gè)存 儲(chǔ)器組19可以被組織成單獨(dú)的存儲(chǔ)器組群。數(shù)據(jù)(如在此所使用的，術(shù)語(yǔ)“數(shù)據(jù)”旨在包 括指令)到或自給定組群中的組的傳輸可以排他地通過(guò)與該特定組群相關(guān)聯(lián)的端口 21發(fā)生，而數(shù)據(jù)到或自另一組群的傳輸通過(guò)另一個(gè)端口發(fā)生，下面將更詳細(xì)地對(duì)其進(jìn)行討論。所示實(shí)施例中的每一個(gè)請(qǐng)求器22至28都配置成向控制單元15提供指示訪問(wèn)存 儲(chǔ)器超元18的請(qǐng)求的信號(hào)。當(dāng)提供訪問(wèn)存儲(chǔ)器超元18的請(qǐng)求時(shí)，特定的請(qǐng)求器22至28 可以向控制單元15提供指示要被訪問(wèn)的地址及指示請(qǐng)求是讀請(qǐng)求還是寫請(qǐng)求的信息。控 制單元15被配置成響應(yīng)性地確定用于在由請(qǐng)求所識(shí)別的存儲(chǔ)器位置和對(duì)應(yīng)請(qǐng)求器之間傳 送數(shù)據(jù)的路徑。特別地，控制單元15可以被配置成確定開關(guān)單元20中用以在與所請(qǐng)求的 存儲(chǔ)器位置相關(guān)聯(lián)的存儲(chǔ)器超元18的端口和對(duì)應(yīng)請(qǐng)求器之間形成路徑的各個(gè)片段。響應(yīng) 于從控制單元15接收控制信號(hào)，開關(guān)單元20被配置成選擇在請(qǐng)求器和與請(qǐng)求相關(guān)聯(lián)的存 儲(chǔ)器超元18的端口之間形成路徑的片段。 控制單元15還可以直接向組群提供包括所請(qǐng)求的存儲(chǔ)器位置的某些控制信號(hào)。 這種控制信號(hào)可以包括使能信號(hào)(例如，讀使能，寫使能)和選擇信號(hào)(例如，用于選擇與 請(qǐng)求相關(guān)聯(lián)的組和地址)。在接收到多個(gè)未完成的訪問(wèn)請(qǐng)求的情況下，控制單元15可以執(zhí) 行區(qū)分優(yōu)先次序功能，以便確定執(zhí)行請(qǐng)求的次序?，F(xiàn)在轉(zhuǎn)向圖2，示出了一種實(shí)施例的存儲(chǔ)器超元18的框圖。圖2還例示了多個(gè)存 儲(chǔ)器組19中具有代表性的一個(gè)。在所示實(shí)施例中，存儲(chǔ)器超元18包括被組織成四行兩列 的八個(gè)存儲(chǔ)器組19。存儲(chǔ)器超元18進(jìn)一步組織成四個(gè)存儲(chǔ)器單元，在這里稱為組群0、組 群1、組群2和組群3。這些組群中的每一個(gè)都包括耦接到對(duì)應(yīng)的I/F單元185的對(duì)應(yīng)端口 21，例如，組群0包括端口 0，而端口 0耦接到I/F 0，依此類推。給定存儲(chǔ)器群的每個(gè)端口 21專用于該群的存儲(chǔ)器組19。類似地，給定存儲(chǔ)器群的每個(gè)I/F單元185專用于該群的存 儲(chǔ)器組19。例如，到或自組群0的任何存儲(chǔ)器組的數(shù)據(jù)傳輸是通過(guò)端口 0和I/F 0發(fā)生的， 而到或自存儲(chǔ)器組群3的任何存儲(chǔ)器組的數(shù)據(jù)傳輸是通過(guò)端口 3和I/F 3發(fā)生的。每個(gè)I/ F單元185都提供了用于在該特定組群的存儲(chǔ)器組和該特定存儲(chǔ)器群的對(duì)應(yīng)端口 21之間傳 送數(shù)據(jù)的接口。每個(gè)I/F單元185可以包括配置成在訪問(wèn)該組的位置過(guò)程中在給定存儲(chǔ)器 組19和對(duì)應(yīng)端口 21之間路由數(shù)據(jù)的開關(guān)電路(例如，復(fù)用器、解復(fù)用器，等等)。在有些實(shí) 施例中，每個(gè)I/F單元185還可以向其特定的組群的存儲(chǔ)器組19提供地址信息和/或其它 控制信號(hào)。然而，其中地址信息和控制信號(hào)由其它功能性單元提供(例如，直接來(lái)自圖1的 控制單元15)的實(shí)施例也是可能的和預(yù)期的。在所示實(shí)施例中，相比于到與其它組群相關(guān)聯(lián)的那些端口 21，給定組群中的每個(gè) 存儲(chǔ)器組19物理上更靠近其關(guān)聯(lián)的端口 21。例如，相比于到與組群1-3中任何一個(gè)相關(guān) 聯(lián)的那些端口，組群0的存儲(chǔ)器組19物理上更靠近端口 0。與其中單個(gè)端口可能以別的方 式提供用于存儲(chǔ)器超元(并由此用于單個(gè)端口接口單元)的實(shí)施例相對(duì)比，圖2中所示出 的布置可以使得將數(shù)據(jù)從外部位置驅(qū)動(dòng)至存儲(chǔ)器超元18中給定存儲(chǔ)器組19/將數(shù)據(jù)從存 儲(chǔ)器超元18中給定存儲(chǔ)器組19驅(qū)動(dòng)至外部位置的距離最小化。還應(yīng)當(dāng)指出，形成每個(gè)I/ F單元185的電路可以物理地在給定組群的存儲(chǔ)器組19之間的中央位置提供。當(dāng)在諸如IC 10的集成電路中實(shí)現(xiàn)時(shí)，存儲(chǔ)器超元18的每個(gè)端口 21可以耦接為 通過(guò)第一路徑從開關(guān)單元20接收數(shù)據(jù)，并耦接為通過(guò)第二路徑向開關(guān)單元提供數(shù)據(jù)(即， 在其中單向路徑用于寫數(shù)據(jù)和讀數(shù)據(jù)的實(shí)施例中)。因此，如以下將進(jìn)一步討論的，這種布 置可以允許同時(shí)的讀和寫操作，其中，信息寫到第一組群中的存儲(chǔ)器位置，并從第二組群中 的存儲(chǔ)器位置讀取。
如以上所指出的，圖2還例示了一種實(shí)施例的代表性的存儲(chǔ)器組19。對(duì)于在存儲(chǔ) 器超元18中的實(shí)現(xiàn)，其它類型的存儲(chǔ)器組也是可能的和預(yù)期的。在所示實(shí)施例中，存儲(chǔ)器 組19包括按照行和列的陣列布置的多個(gè)存儲(chǔ)器位單元。給定行中的存儲(chǔ)器位單元通過(guò)字 線彼此耦接，而給定列中的存儲(chǔ)器位單元通過(guò)位線彼此耦接。在所示實(shí)施例中，每個(gè)存儲(chǔ)器 位單元耦接到單個(gè)位線，盡管其中存儲(chǔ)器位單元耦接到兩個(gè)位線(例如，為了傳送真的和 補(bǔ)充的數(shù)據(jù))的實(shí)施例也是可能的和預(yù)期的。所示實(shí)施例中的存儲(chǔ)器組19包括地址解碼器191和I/O單元192。地址解碼器 191耦接成從外部源(例如，從I/F單元185或者從以上所討論實(shí)施例的控制單元15)接收 地址，并配置成解碼所接收到的地址。I/O單元192可以包括用于從存儲(chǔ)器單元讀取信息和 /或?qū)⑿畔懙酱鎯?chǔ)器單元的各種電路。例如，在一種實(shí)施例中，I/O單元192包括多個(gè)感 測(cè)放大器，其中每個(gè)感測(cè)放大器都耦接到對(duì)應(yīng)的位線。I/O單元192還可以包括多個(gè)驅(qū)動(dòng)器 電路，其中每個(gè)驅(qū)動(dòng)器電路都耦接到對(duì)應(yīng)的位線。
在所示實(shí)施例中，地址解碼器191被配置成解碼地址，以便激活對(duì)應(yīng)于其的字線。 當(dāng)被激活時(shí)，給定的字線可以使耦接到其的存儲(chǔ)器單元對(duì)其對(duì)應(yīng)的位線成為透明的(即， 選擇被解碼地址的存儲(chǔ)器單元)。在讀操作過(guò)程中，存儲(chǔ)在所選存儲(chǔ)器單元中的數(shù)據(jù)可以被 I/O單元192的感測(cè)放大器感測(cè)并從存儲(chǔ)器組19驅(qū)動(dòng)到對(duì)應(yīng)的I/F單元185 (因此也驅(qū)動(dòng) 到對(duì)應(yīng)的端口 21)。在寫操作過(guò)程中，數(shù)據(jù)可以被I/O單元192中的驅(qū)動(dòng)器電路接收，并由 此寫到所選的存儲(chǔ)器單元中。當(dāng)讀或?qū)懖僮魍瓿蓵r(shí)，所選存儲(chǔ)器單元的字線被去激活，因此 存儲(chǔ)最近寫到存儲(chǔ)器單元中的數(shù)據(jù)。圖3是另一種實(shí)施例的存儲(chǔ)器超元18的框圖。在這種特定的實(shí)施例中，存儲(chǔ)器超 元18包括兩個(gè)存儲(chǔ)器組群，而不是圖2的實(shí)施例中所示的四個(gè)組群。因此，圖3的存儲(chǔ)器 超元18包括兩個(gè)端口 21和兩個(gè)I/F單元185。這種特定實(shí)施例中的每個(gè)組群包括四個(gè)存 儲(chǔ)器組19。總的來(lái)說(shuō)，根據(jù)本公開內(nèi)容，存儲(chǔ)器超元18可以按照廣泛多種配置來(lái)實(shí)現(xiàn)。每個(gè) 存儲(chǔ)器超元可以包括多個(gè)組群，其中每個(gè)組群包括多個(gè)存儲(chǔ)器組。每個(gè)組群可以包括各自 專用于該特定組群的一個(gè)端口和一個(gè)I/F單元(即，給定端口專用于傳送寫到或者讀自對(duì) 應(yīng)組群的數(shù)據(jù)(即，不向/從其它組群傳送數(shù)據(jù)))。而且，相比于到與其它組群相關(guān)聯(lián)的端 口，特定組群的存儲(chǔ)器組可以物理上更靠近與該組群相關(guān)聯(lián)的端口。這可以減小其中數(shù)據(jù) 在組群中的特定存儲(chǔ)器組和該組群的端口之間驅(qū)動(dòng)的距離，并由此減小到給定存儲(chǔ)器請(qǐng)求 器的總距離。減小數(shù)據(jù)被驅(qū)動(dòng)的總距離量可以使得功耗相對(duì)較低，還可以減小與數(shù)據(jù)傳輸 相關(guān)聯(lián)的等待時(shí)間。圖4是更詳細(xì)地例示了一種實(shí)施例的開關(guān)單元20的IC 10的圖。為了簡(jiǎn)化，圖4 中與以上所討論的附圖中的元件對(duì)應(yīng)的元件標(biāo)以相同的標(biāo)號(hào)。應(yīng)當(dāng)指出，其中，如圖4中所 示的存儲(chǔ)器超元18可以根據(jù)圖2的配置或者圖3的配置來(lái)實(shí)現(xiàn)。在所示實(shí)施例中，開關(guān)單元20包括多個(gè)選擇電路202，而且還包括多個(gè)片段205和 210。為了簡(jiǎn)化，只標(biāo)記出了代表性片段。片段205形成多個(gè)片段中的第一個(gè)子集，而且可 用于從請(qǐng)求器22至28向存儲(chǔ)器超元18的選定組群傳送信息(寫數(shù)據(jù))。片段210形成 多個(gè)片段中的另一個(gè)子集，而且可用于從存儲(chǔ)器超元18的選定組群向一個(gè)請(qǐng)求器22至28 傳送信息(讀數(shù)據(jù))。因此，片段205在第一方向是單向的，而片段210在第二方向是單向的。每個(gè)片段可以包括多個(gè)信號(hào)線(例如，導(dǎo)體)，其中信息位在信號(hào)線上傳送，以便在存儲(chǔ) 器超元18和一個(gè)請(qǐng)求器22至28之間傳輸數(shù)據(jù)。這種實(shí)施例中的每個(gè)選擇電路202被配置成將多個(gè)片段中特定的一些片段電耦 接到這多個(gè)片段中至少其他一個(gè)片段。在所示實(shí)施例中，每個(gè)選擇電路202被配置成執(zhí)行 復(fù)用功能。更特別地，這種實(shí)施例中的每個(gè)選擇電路202被配置成選擇兩個(gè)片段中的一個(gè) 片段以電耦接到其他一個(gè)片段。通常，開關(guān)單元20的各種實(shí)施例可以利用執(zhí)行復(fù)用功能、 解復(fù)用功能、選通功能或者其各種組合的選擇電路202 來(lái)實(shí)現(xiàn)。執(zhí)行復(fù)用功能的選擇電路 202可以將兩個(gè)或更多個(gè)輸入片段耦接到第三個(gè)(輸出)片段。執(zhí)行解復(fù)用功能的選擇電 路202可以將輸入片段耦接到兩個(gè)或更多個(gè)輸出片段中的一個(gè)。執(zhí)行選通功能的選擇電路 202可以在啟用時(shí)將輸入片段耦接到輸出片段。盡管本文沒有明確地示出，但所示實(shí)施例中的每個(gè)選擇電路202都耦接成從控制 單元15接收一個(gè)或多個(gè)控制信號(hào)。更特別地，這種實(shí)施例中的每個(gè)選擇電路202都耦接成 至少接收指示兩個(gè)對(duì)應(yīng)輸入片段中的哪一個(gè)電耦接到對(duì)應(yīng)輸出片段的選擇信號(hào)。在有些實(shí) 施例中，每個(gè)選擇電路202還可以耦接成接收使能信號(hào)。當(dāng)選擇電路202用于在一個(gè)請(qǐng)求 器22至28和存儲(chǔ)器超元18的一個(gè)組群0至3之間形成路徑時(shí)，使能信號(hào)可以斷言為啟用 選擇電路202。當(dāng)選擇電路202未使用時(shí)，提供給該選擇電路202的使能信號(hào)可以被去斷言 (de-assert)。當(dāng)禁用時(shí)，選擇電路202可以使輸出片段的信號(hào)線置為高阻抗?fàn)顟B(tài)。由于所示實(shí)施例將多個(gè)片段劃分成單獨(dú)的第一子集和第二子集(即，分成包括片 段205的第一子集和包括片段210的第二子集)，因此可以支持同時(shí)的讀和寫。例如，數(shù)據(jù) 可以從請(qǐng)求器22寫到組群0的一個(gè)位置，同時(shí)由請(qǐng)求器28從組群3讀取數(shù)據(jù)。在有些實(shí) 施例中也可以支持涉及單個(gè)組群和/或單個(gè)請(qǐng)求器的同時(shí)讀和寫。例如，在這種實(shí)施例中， 請(qǐng)求器24可以將數(shù)據(jù)寫到組群1中的一個(gè)位置，同時(shí)從組群2中的一個(gè)位置讀取數(shù)據(jù)。在 另一個(gè)例子中，一種這樣的實(shí)施例可以支持請(qǐng)求器26將數(shù)據(jù)寫到組群2的第一個(gè)位置中， 而請(qǐng)求器24同時(shí)從組群2的第二個(gè)位置讀取數(shù)據(jù)。如以上所指出的，控制單元15可以被 配置成執(zhí)行區(qū)分優(yōu)先順序功能，而且因此可以在支持這些同時(shí)訪問(wèn)的實(shí)施例中調(diào)度同時(shí)的 讀和寫訪問(wèn)?？刂茊卧?5還可以被配置成在某些情況下(例如，如果存在從相同存儲(chǔ)器位 置的讀和寫請(qǐng)求)阻止同時(shí)的讀和寫。圖5是例示了對(duì)請(qǐng)求器和存儲(chǔ)器組群之間的路徑的選擇的例子的框圖。文本所示 出的例子是基于圖4的實(shí)施例，因此圖5中所示的元件與圖4中對(duì)應(yīng)的元件標(biāo)以相同的標(biāo) 號(hào)。在這個(gè)例子中所示出的路徑包括由虛線指示的片段和對(duì)應(yīng)的參考標(biāo)記。不具有對(duì)應(yīng)參 考標(biāo)記的、示為實(shí)線的其它片段不是這個(gè)例子中所指示路徑的一部分。在圖5所示的例子中，請(qǐng)求器22通過(guò)由片段205D和205E形成的第一路徑耦接到 組群0。相應(yīng)地，請(qǐng)求器22被耦接成將信息寫到位于組群0中的存儲(chǔ)器位置。在這同一個(gè) 例子中，請(qǐng)求器26通過(guò)由片段210E、210F和210G形成的第二路徑被耦接到組群2。相應(yīng) 地，這個(gè)例子中的請(qǐng)求器26被耦接成從組群2讀取數(shù)據(jù)。這些路徑可以如圖所示配置成使 得，請(qǐng)求器22將數(shù)據(jù)寫到組群0中的一個(gè)位置，而請(qǐng)求器26同時(shí)從組群2中的一個(gè)位置讀 取數(shù)據(jù)。從存儲(chǔ)器超元18的第一位置讀取數(shù)據(jù)而同時(shí)向其另一個(gè)位置寫數(shù)據(jù)的能力可以 使得能夠進(jìn)行有效的整體操作。然而，這個(gè)例子中所示的路徑可以配置成使得能夠在不同 的、非同時(shí)的時(shí)間進(jìn)行以上所提到的讀和寫操作。
圖5所示的例子使得，當(dāng)將數(shù)據(jù)從請(qǐng)求器22驅(qū)動(dòng)到組群0的端口 0時(shí)，數(shù)據(jù)只在 將請(qǐng)求器22電連接到端口 0的那些片段205上驅(qū)動(dòng)。類似地，所示的例子使得，當(dāng)將數(shù)據(jù) 從組群2驅(qū)動(dòng)到請(qǐng)求器26時(shí)，數(shù)據(jù)只在將端口 2電連接到請(qǐng)求器26的那些片段210上驅(qū) 動(dòng)。通常，在所示實(shí)施例中，當(dāng)給定的請(qǐng)求器要將數(shù)據(jù)寫到存儲(chǔ)器超元18中的一個(gè)位置時(shí)， 數(shù)據(jù)只在發(fā)起請(qǐng)求器和與數(shù)據(jù)要寫到的存儲(chǔ)器位置相對(duì)應(yīng)的端口之間電連接的那些片段 205上驅(qū)動(dòng)。類似地，在所示實(shí)施例中，當(dāng)給定的請(qǐng)求器要從存儲(chǔ)器超元18的一個(gè)位置讀取 數(shù)據(jù)時(shí)，數(shù)據(jù)只在與要讀取數(shù)據(jù)的存儲(chǔ)器位置相關(guān)聯(lián)的端口和發(fā)起請(qǐng)求器的輸入之間電連 接的那些片段210上驅(qū)動(dòng)。因此，可以提供相對(duì)短的數(shù)據(jù)路徑，由此使得對(duì)應(yīng)于數(shù)據(jù)的信號(hào) 被驅(qū)動(dòng)的距離更短。這繼而又可能使得功耗相對(duì)較低。
通常，開關(guān)電路20被配置成使得特定的選擇電路202選擇多個(gè)片段205來(lái)使得能 夠進(jìn)行從任何一個(gè)請(qǐng)求器22至28到任何一個(gè)組群0至3的寫操作。類似地，開關(guān)電路20 被配置成使得特定的選擇電路202選擇多個(gè)片段210來(lái)使得能夠由任何一個(gè)請(qǐng)求器22至 28進(jìn)行從任何一個(gè)組群0至3的讀操作。根據(jù)請(qǐng)求的類型(讀或者寫)和請(qǐng)求的位置，可 以在控制單元15的指示下執(zhí)行對(duì)特定片段的選擇。當(dāng)不存在沖突(例如，不試圖同時(shí)從相 同的地址讀和寫)時(shí)，可以執(zhí)行同時(shí)的讀和寫操作?，F(xiàn)在轉(zhuǎn)向圖6，示出了一種實(shí)施例的在集成電路上實(shí)現(xiàn)的處理器系統(tǒng)的框圖，該集 成電路具有多個(gè)處理器核和存儲(chǔ)器超元。在所示實(shí)施例中，處理器100包括第一處理器核 101和第二處理器核102。處理器核101和102中的每一個(gè)都耦接到開關(guān)單元20。開關(guān)單 元20繼而又耦接到由存儲(chǔ)器超元181和182 —同形成的L2高速緩存180。形成開關(guān)單元 20的電路可以物理地位于圖中所示的L2高速緩存180和處理器核對(duì)之間。盡管在這里為 了簡(jiǎn)化沒有示出，但處理器100還可以包括類似于以上所述實(shí)施例中的控制單元15的控制 單元。處理器核101包括指令高速緩存111、數(shù)據(jù)高速緩存112和核接口 113。類似地， 處理器核102包括指令高速緩存121、數(shù)據(jù)高速緩存122和核接口 123。在這種實(shí)施例中， 處理器核101和102的指令和數(shù)據(jù)高速緩存形成第一級(jí)(Li)高速緩存。在這種實(shí)施例中， 核接口 113和123是配置成從對(duì)應(yīng)的Ll高速緩存向L2高速緩存180寫信息的高速緩存回 寫單元。核接口 113和123還可以包括附加的接口功能，使得它們對(duì)應(yīng)的處理器核和其它 功能性單元之間能夠通信。在這種特定的實(shí)施例中，處理器核101和102執(zhí)行如上討論的請(qǐng)求器的角色。在 它們作為請(qǐng)求器的角色中，處理器核101和102可以通過(guò)到其對(duì)應(yīng)的指令或數(shù)據(jù)高速緩存 的輸入來(lái)從存儲(chǔ)器超元181和182接收數(shù)據(jù)。在這種實(shí)施例中，信息可以通過(guò)其對(duì)應(yīng)的核 接口從處理器核101和102輸出。然而，應(yīng)當(dāng)指出，其中圖中所示的每個(gè)指令高速緩存、數(shù) 據(jù)高速緩存和核接口本身能夠執(zhí)行請(qǐng)求器角色的實(shí)施例也是可能的和預(yù)期的。因此，當(dāng)這 些單元執(zhí)行作為請(qǐng)求器的角色時(shí)，它們可以發(fā)起導(dǎo)致數(shù)據(jù)向L2高速緩存180傳輸和/或從 L2高速緩存180接收數(shù)據(jù)的訪問(wèn)請(qǐng)求。如上所述，在圖6中所示的實(shí)施例中，L2高速緩存180包括第一存儲(chǔ)器超元181和 第二存儲(chǔ)器超元182。圖6中所示的每個(gè)存儲(chǔ)器超元181和182都是類似于圖2所示的存 儲(chǔ)器超元18的實(shí)施例來(lái)配置的。即，每個(gè)存儲(chǔ)器超元181和182各自包括具有兩個(gè)存儲(chǔ)器 組的四個(gè)組群，每個(gè)組群包括其自己的存儲(chǔ)器端口 21和其自己的I/F單元185。
在這種實(shí)施例中，所示實(shí)施例中的高速緩存線可以跨兩個(gè)存儲(chǔ)器超元181和182 存儲(chǔ)(例如，對(duì)于64字節(jié)的高速緩存線，給定高速緩存線的32個(gè)字節(jié)可以在存儲(chǔ)器超元 181的對(duì)應(yīng)存儲(chǔ)器組中存儲(chǔ)，而剩余的32個(gè)字節(jié)可以在存儲(chǔ)器超元182的對(duì)應(yīng)存儲(chǔ)器組中 存儲(chǔ))。因此，存儲(chǔ)器系統(tǒng)100可以支持到存儲(chǔ)器超元181中的組群的存儲(chǔ)器位置的寫，同 時(shí)到存儲(chǔ)器超元182中的組群的存儲(chǔ)器位置的寫。類似地，存儲(chǔ)器100還可以執(zhí)行從存儲(chǔ) 器超元181的組群中的存儲(chǔ)器位置的讀，同時(shí)從存儲(chǔ)器超元182的組群中的存儲(chǔ)器位置的 讀。在各種實(shí)施例中，處理器系統(tǒng)100可以允許對(duì)不同高速緩存線的同時(shí)讀和寫。因此，該 實(shí)施例的處理器100可以支持與兩個(gè)寫操作(對(duì)于第二高速緩存線，一個(gè)是到存儲(chǔ)器超元 181的而另一個(gè)是到存儲(chǔ)器超元182的)同時(shí)執(zhí)行的兩個(gè)讀操作(對(duì)于第一高速緩存線，一 個(gè)是從存儲(chǔ)器超元181而另一個(gè)是從存儲(chǔ)器超元182)。 圖7是例示了另一實(shí)施例的處理器系統(tǒng)的框圖。在這種特定的實(shí)施例中，L2高速 緩存180的存儲(chǔ)器超元181和182各自是根據(jù)以上所討論的圖3的配置來(lái)實(shí)現(xiàn)的。每個(gè)組 群包括對(duì)應(yīng)的端口 21和對(duì)應(yīng)的I/F單元185。就象關(guān)于以上所討論的實(shí)施例，高速緩存線 的傳輸可以包括同時(shí)從兩個(gè)存儲(chǔ)器超元181和182讀取，或者寫到存儲(chǔ)器超元181和182。盡管已經(jīng)參考特定實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但是應(yīng)當(dāng)理解，實(shí)施例是例示性 的，而且本發(fā)明的范圍不受限于此。對(duì)所述實(shí)施例的任何變化、修改、添加和改進(jìn)都是可能 的。這些變化、修改、添加和改進(jìn)落入如以下權(quán)利要求中詳述的本發(fā)明的范圍內(nèi)。
權(quán)利要求
一種集成電路，包括多個(gè)存儲(chǔ)器請(qǐng)求器；存儲(chǔ)器超元，該存儲(chǔ)器超元包括多個(gè)存儲(chǔ)器組，每個(gè)存儲(chǔ)器組形成對(duì)應(yīng)范圍的可單獨(dú)尋址的存儲(chǔ)位置，其中，所述存儲(chǔ)器超元被組織成多個(gè)組群，其中所述多個(gè)組群中的每一個(gè)都包括所述多個(gè)存儲(chǔ)器組的子集和對(duì)應(yīng)的專用訪問(wèn)端口；開關(guān)，該開關(guān)耦接在所述多個(gè)存儲(chǔ)器請(qǐng)求器和所述存儲(chǔ)器超元之間，其中該開關(guān)被配置成，響應(yīng)于所述多個(gè)存儲(chǔ)器請(qǐng)求器中的一個(gè)給定存儲(chǔ)器請(qǐng)求器的存儲(chǔ)器請(qǐng)求，連接該給定存儲(chǔ)器請(qǐng)求器與所述多個(gè)組群中由所述存儲(chǔ)器請(qǐng)求尋址到的一個(gè)特定組群的專用訪問(wèn)端口之間的數(shù)據(jù)路徑。
2.如權(quán)利要求1所述的集成電路，其中，所述多個(gè)存儲(chǔ)器組中的每個(gè)存儲(chǔ)器組都包括 地址解碼器。
3.如權(quán)利要求1或2所述的集成電路，其中，所述開關(guān)包括多個(gè)片段和多個(gè)選擇電路， 其中所述多個(gè)選擇電路中的每一個(gè)都被配置成將所述多個(gè)片段中的一些特定片段電連接 到所述多個(gè)片段中的另一個(gè)片段，以便在特定請(qǐng)求器和第一或第二訪問(wèn)端口之間形成路 徑，其中所述多個(gè)片段的第一子集被配置成向所述存儲(chǔ)器超元傳送數(shù)據(jù)，而且其中所述多 個(gè)片段的第二子集被配置成從所述存儲(chǔ)器超元傳送數(shù)據(jù)。
4.如權(quán)利要求1至3中任何一項(xiàng)所述的集成電路，其中，在由特定請(qǐng)求器發(fā)起的、向第 一組群的存儲(chǔ)位置寫數(shù)據(jù)的寫請(qǐng)求過(guò)程中，來(lái)自所述特定請(qǐng)求器的數(shù)據(jù)在至第一訪問(wèn)端口 的路徑上被驅(qū)動(dòng)，而不在連接到第二訪問(wèn)端口的片段上驅(qū)動(dòng)數(shù)據(jù)。
5.如權(quán)利要求1至4中任何一項(xiàng)所述的集成電路，其中，在由特定請(qǐng)求器發(fā)起的、從第 一組群的存儲(chǔ)位置讀數(shù)據(jù)的讀請(qǐng)求過(guò)程中，數(shù)據(jù)在從第一訪問(wèn)端口到所述特定請(qǐng)求器的路 徑上被驅(qū)動(dòng)，而不在連接到所述多個(gè)存儲(chǔ)器請(qǐng)求器中的其它存儲(chǔ)器請(qǐng)求器的片段上驅(qū)動(dòng)數(shù) 據(jù)。
6.如前面任何一項(xiàng)權(quán)利要求所述的集成電路，其中，所述存儲(chǔ)器超元被配置成，使得 與尋址到所述多個(gè)存儲(chǔ)器組的第一子集的存儲(chǔ)位置的請(qǐng)求相對(duì)應(yīng)的數(shù)據(jù)排他地通過(guò)第一 訪問(wèn)端口提供，并且使得與尋址到所述多個(gè)存儲(chǔ)器組的第二子集的存儲(chǔ)位置的請(qǐng)求相對(duì)應(yīng) 的數(shù)據(jù)排他地通過(guò)第二訪問(wèn)端口提供，而且其中所述開關(guān)電路被配置成，響應(yīng)于所述多個(gè) 存儲(chǔ)器請(qǐng)求器中的一個(gè)給定存儲(chǔ)器請(qǐng)求器的存儲(chǔ)器請(qǐng)求，在所述存儲(chǔ)器請(qǐng)求尋址到所述多 個(gè)存儲(chǔ)器組的第一子集的存儲(chǔ)位置的情況下，連接所述給定存儲(chǔ)器請(qǐng)求器和所述第一訪問(wèn) 端口之間的第一對(duì)應(yīng)數(shù)據(jù)路徑，而在所述存儲(chǔ)器請(qǐng)求尋址到所述多個(gè)存儲(chǔ)器組的第二子集 的存儲(chǔ)位置的情況下，連接所述給定存儲(chǔ)器請(qǐng)求器和所述第二訪問(wèn)端口之間的第二數(shù)據(jù)路 徑。
7.如權(quán)利要求6所述的集成電路，其中，所述多個(gè)存儲(chǔ)器組被組織成所述存儲(chǔ)器超元 內(nèi)的二維陣列，其中該二維陣列包括布置在第一方向上的至少兩個(gè)存儲(chǔ)器組和布置在第二 方向上的至少兩個(gè)存儲(chǔ)器組。
8.如權(quán)利要求7所述的集成電路，其中，所述多個(gè)存儲(chǔ)器組的第一子集是由二維陣列 的第一行中的第一對(duì)相鄰存儲(chǔ)器組形成的，而且其中所述多個(gè)存儲(chǔ)器組的第二子集是由二 維陣列的第二行中的第二對(duì)相鄰存儲(chǔ)器組形成的。
9.如權(quán)利要求8所述的集成電路，其中，所述存儲(chǔ)器超元包括多個(gè)附加相鄰存儲(chǔ)器組對(duì)，其中所述存儲(chǔ)器超元被配置成使得與尋址到每個(gè)附加相鄰存儲(chǔ)器組對(duì)的存儲(chǔ)位置的請(qǐng) 求相對(duì)應(yīng)的數(shù)據(jù)排他地通過(guò)附加的對(duì)應(yīng)訪問(wèn)端口提供。
10.如權(quán)利要求6至9中任何一項(xiàng)所述的集成電路，其中，相比于到所述第二訪問(wèn)端口， 所述多個(gè)存儲(chǔ)器組的第一子集物理上更靠近所述第一訪問(wèn)端口，而且其中，相比于到所述 第一訪問(wèn)端口，所述多個(gè)存儲(chǔ)器組的第二子集更靠近所述第二訪問(wèn)端口。
11.如前面任何一項(xiàng)權(quán)利要求所述的集成電路，其中，所述開關(guān)單元包括多個(gè)片段和多 個(gè)選擇電路，每個(gè)選擇電路被配置成將所述多個(gè)片段中的一些特定片段耦接到所述多個(gè)片 段中的另一個(gè)片段，而且其中所述存儲(chǔ)器超元包括被組織成所述存儲(chǔ)器超元內(nèi)的二維陣列 的多個(gè)存儲(chǔ)器組，其中所述多個(gè)存儲(chǔ)器組劃分成多個(gè)組群，每個(gè)組群都包括所述多個(gè)存儲(chǔ) 器組的對(duì)應(yīng)子集，其中，每個(gè)組群都獨(dú)立于所述存儲(chǔ)器超元內(nèi)的所述多個(gè)組群中的其它組 群而耦接到所述開關(guān)單元，而且該集成電路還包括耦接到所述開關(guān)單元和所述一個(gè)或多個(gè) 存儲(chǔ)器請(qǐng)求器中每一個(gè)的控制器，其中，響應(yīng)于來(lái)自所述多個(gè)存儲(chǔ)器請(qǐng)求器中的一個(gè)存儲(chǔ) 器請(qǐng)求器的存儲(chǔ)器超元訪問(wèn)請(qǐng)求，該控制器被配置為使得所述開關(guān)單元配置所述多個(gè)選擇 電路以選擇與所述一個(gè)存儲(chǔ)器請(qǐng)求器和對(duì)應(yīng)于該請(qǐng)求所關(guān)聯(lián)的存儲(chǔ)位置的組群之間的路 徑相對(duì)應(yīng)的片段。
12.如權(quán)利要求11所述的集成電路，其中，所述多個(gè)存儲(chǔ)器請(qǐng)求器中的每一個(gè)是包括 數(shù)據(jù)高速緩存和指令高速緩存的處理器核，其中每個(gè)處理器核的數(shù)據(jù)高速緩存和指令高速 緩存耦接到所述開關(guān)單元。
13.如權(quán)利要求12所述的集成電路，其中，所述存儲(chǔ)器超元形成第二級(jí)(L2)高速緩存 的至少一部分。
14.如權(quán)利要求11所述的集成電路，其中，所述多個(gè)片段的第一子集被配置成將數(shù)據(jù) 傳送到所述存儲(chǔ)器超元，而且其中，所述多個(gè)片段的一個(gè)不同子集被配置成從所述存儲(chǔ)器 超元傳送數(shù)據(jù)。
15.一種在集成電路中的方法，該集成電路包括多個(gè)存儲(chǔ)器請(qǐng)求器；存儲(chǔ)器超元，該存儲(chǔ)器超元包括多個(gè)存儲(chǔ)器組，每個(gè)存儲(chǔ)器組形成對(duì)應(yīng)范圍的可單獨(dú) 尋址的存儲(chǔ)位置，其中，所述存儲(chǔ)器超元被組織成多個(gè)組群，其中所述多個(gè)組群中的每一個(gè) 都包括所述多個(gè)存儲(chǔ)器組的子集和對(duì)應(yīng)的專用訪問(wèn)端口；開關(guān)，該開關(guān)耦接在所述多個(gè)存儲(chǔ)器請(qǐng)求器和所述存儲(chǔ)器超元之間；該方法包括響應(yīng)于所述多個(gè)存儲(chǔ)器請(qǐng)求器中的一個(gè)給定存儲(chǔ)器請(qǐng)求器的存儲(chǔ)器請(qǐng)求，采用所述開 關(guān)連接該給定存儲(chǔ)器請(qǐng)求器與所述多個(gè)組群中由所述存儲(chǔ)器請(qǐng)求尋址到的一個(gè)特定組群 的專用訪問(wèn)端口之間的數(shù)據(jù)路徑。
16.如權(quán)利要求15所述的方法，其中，所述開關(guān)包括多個(gè)片段和多個(gè)選擇電路，并且所 述連接數(shù)據(jù)路徑包括將所述多個(gè)片段中的一些特定片段電連接到所述多個(gè)片段中的另一 個(gè)片段，以便在特定請(qǐng)求器和第一或第二訪問(wèn)端口之間形成路徑，其中所述多個(gè)片段的第 一子集被配置成向所述存儲(chǔ)器超元傳送數(shù)據(jù)，而且其中所述多個(gè)片段的第二子集被配置成 從所述存儲(chǔ)器超元傳送數(shù)據(jù)。
17.如權(quán)利要求15或16所述的方法，還包括在由特定請(qǐng)求器發(fā)起的、向第一組群的存儲(chǔ)位置寫數(shù)據(jù)的寫請(qǐng)求過(guò)程中，在至第一訪問(wèn)端口的路徑上驅(qū)動(dòng)來(lái)自所述特定請(qǐng)求器的 數(shù)據(jù)，而不在連接到第二訪問(wèn)端口的片段上驅(qū)動(dòng)數(shù)據(jù)。
18.如權(quán)利要求15至17中任何一項(xiàng)所述的方法，還包括在由特定請(qǐng)求器發(fā)起的、從 第一組群的存儲(chǔ)位置讀數(shù)據(jù)的讀請(qǐng)求過(guò)程中，在從第一訪問(wèn)端口到所述特定請(qǐng)求器的路徑 上驅(qū)動(dòng)數(shù)據(jù)，而不在連接到所述多個(gè)存儲(chǔ)器請(qǐng)求器中的其它存儲(chǔ)器請(qǐng)求器的片段上驅(qū)動(dòng)數(shù) 據(jù)。
19.如前面任何一項(xiàng)權(quán)利要求所述的方法，還包括排他地通過(guò)第一訪問(wèn)端口提供與尋址到所述多個(gè)存儲(chǔ)器組的第一子集的存儲(chǔ)位置的 請(qǐng)求相對(duì)應(yīng)的數(shù)據(jù)；及排他地通過(guò)第二訪問(wèn)端口提供與尋址到所述多個(gè)存儲(chǔ)器組的第二子集的存儲(chǔ)位置的 請(qǐng)求相對(duì)應(yīng)的數(shù)據(jù)。
全文摘要
本發(fā)明提供了一種集成電路。該集成電路包括多個(gè)存儲(chǔ)器請(qǐng)求器和一個(gè)存儲(chǔ)器超元。該存儲(chǔ)器超元包括多個(gè)存儲(chǔ)器組，每個(gè)存儲(chǔ)器組形成對(duì)應(yīng)范圍的可單獨(dú)尋址的存儲(chǔ)位置，其中，所述存儲(chǔ)器超元被組織成多個(gè)組群。所述多個(gè)組群中的每一個(gè)都包括所述多個(gè)存儲(chǔ)器組的子集和對(duì)應(yīng)的專用訪問(wèn)端口。該集成電路還包括耦接在所述多個(gè)存儲(chǔ)器請(qǐng)求器和所述存儲(chǔ)器超元之間的開關(guān)。該開關(guān)被配置為，響應(yīng)于所述多個(gè)存儲(chǔ)器請(qǐng)求器中的一個(gè)給定存儲(chǔ)器請(qǐng)求器的存儲(chǔ)器請(qǐng)求，連接該給定存儲(chǔ)器請(qǐng)求器與所述多個(gè)組群中由所述存儲(chǔ)器請(qǐng)求尋址的一個(gè)特定組群的專用訪問(wèn)端口之間的數(shù)據(jù)路徑。
文檔編號(hào)H03K17/693GK101971498SQ201080001246
公開日2011年2月9日 申請(qǐng)日期2010年2月12日 優(yōu)先權(quán)日2009年2月13日
發(fā)明者B·P·莉莉, S·希尤 申請(qǐng)人:蘋果公司