專利名稱：交織的流水線二進(jìn)制搜索a/d轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及其中使用二進(jìn)制搜索的模擬-數(shù)字轉(zhuǎn)換器。
背景技術(shù)：
一些應(yīng)用，諸如硬盤讀通道或?qū)拵o線標(biāo)準(zhǔn)，需要低分辨率(例如，約6比特)、高速(例如，大于1千兆樣本每秒(GS/s))的模擬數(shù)字轉(zhuǎn)換器(ADC)。傳統(tǒng)地存在有低分辨率高速ADC的兩種體系結(jié)構(gòu)時間交織的連續(xù)逼近寄存器 (SAR)轉(zhuǎn)換器和高速(flash)轉(zhuǎn)換器。單通道SAR轉(zhuǎn)換器一般在數(shù)百個百萬樣本每秒(MS/ s)的采樣頻率(例如，約300MS/S)操作。因此，需要交織大量通道，這導(dǎo)致較大的輸入電容。取決于所選方法，同一規(guī)范的時間交織的SAR體系結(jié)構(gòu)可具有相比流水線的二進(jìn)制搜索ADC而言具有大于其10-20倍的輸入電容。另一方面，高速轉(zhuǎn)換器將嚴(yán)重地受限于量化的電源，因為對于每一個轉(zhuǎn)換，將必須以較低噪聲/偏置做出63次比較(6比特)。使用經(jīng)校準(zhǔn)的高速轉(zhuǎn)換器的類似規(guī)范的功率需求多于流水線二進(jìn)制搜索ADC功耗的10倍。對于從數(shù)個百萬樣本每秒到100個百萬樣本每秒的采樣頻率，流水線的模擬-數(shù)字轉(zhuǎn)換器變得流行。動態(tài)的流水線轉(zhuǎn)換能使較低電源以高速量化且具有較低輸入電容，不過需要校準(zhǔn)。美國專利申請US2005/006^35介紹了遵循非線性比例且允許在2GHz及更高的頻率操作的流水線模擬-數(shù)字轉(zhuǎn)換器。流水線的ADC包括數(shù)個比較器級，其中可根據(jù)前一級的數(shù)字轉(zhuǎn)換結(jié)果來調(diào)節(jié)該比較器級的閾值。作為概括，在這個文件中提出了體系結(jié)構(gòu)和方法來提供具有可編程特性的流水線ADC，所以甚至可實現(xiàn)非線性比例。使用線性放大器，經(jīng)由線性信號處理而處理其輸出信號。發(fā)明目的本發(fā)明目的為提供具有降低的功耗(低分辨率、高速)的模擬-數(shù)字轉(zhuǎn)換器。

發(fā)明內(nèi)容
提出了用于將模擬輸入信號轉(zhuǎn)換為數(shù)字信號的流水線模擬-數(shù)字轉(zhuǎn)換器。流水線的模擬-數(shù)字轉(zhuǎn)換器包括多個比較裝置，其具有用于與輸入信號比較的可調(diào)諧的閾值(藉此所述給定閾值的至少兩個是不同的)、以及多個放大電路。配置多個比較裝置來形成具有多個等級級別的等級樹結(jié)構(gòu)。等級級別的至少一個相關(guān)聯(lián)于多個放大電路的至少一個放大電路。該至少一個放大電路在下一個等級級別產(chǎn)生至少一個比較裝置的輸入。多個等級級別包括用于根據(jù)前一個等級級別的輸出來設(shè)定可調(diào)諧閾值的裝置，這樣消除了在先的等級級別的非線性失真。在實施例中，用于設(shè)定可調(diào)諧閾值的裝置包括可變電容。在示例中，可變電容包括與比較裝置相關(guān)聯(lián)的第一可變電容和與放大電路相關(guān)聯(lián)的第二可變電容。優(yōu)選地，將閾值調(diào)諧為當(dāng)施加期望的輸入閾值時前一個級別的輸出，藉此消除了在先的等級級別的非線性失真。在實施例中，放大電路是非線性倍增數(shù)字-模擬轉(zhuǎn)換器(NLMDAC)。
在實施例中，提出了流水線的ADC，其中所述多個比較裝置的每一個與所述多個放大電路中的放大電路被實現(xiàn)在一比較器/追蹤并保持放大電路中。優(yōu)選的這樣的比較器/ 追蹤并保持放大電路包括動態(tài)放大器和鎖存器。多個比較器/追蹤并保持放大電路中的每一個為隨后級別中的兩個比較器/追蹤并保持放大電路產(chǎn)生輸入信號。在實施例中，比較器/追蹤并保持放大電路具有可調(diào)諧閾值。在實施例中，比較器 /追蹤并保持放大電路包括可變電容。通過設(shè)定可變電容，可提供給定閾值。優(yōu)選地，將閾值調(diào)諧為當(dāng)施加期望的輸入閾值時前一個級別的輸出，藉此消除了在先的比較器/追蹤并保持放大電路的非線性失真。在附加實施例中，提供了用于使用根據(jù)上述實施例中的一個流水線的模擬-數(shù)字轉(zhuǎn)換器將模擬輸入信號轉(zhuǎn)換為數(shù)字輸出信號的方法。所述方法包括如下步驟a)將模擬輸入信號施加到等級樹結(jié)構(gòu)的第一等級級別，b)經(jīng)由第一等級級別的第一比較裝置，將該輸入信號與相應(yīng)的閾值信號比較，藉此產(chǎn)生比較信號并將這個比較信號作為輸入信號饋入到隨后的等級級別中；c)基于前一個步驟的比較結(jié)果而選擇第二等級級別的隨后的比較裝置(帶有其相關(guān)聯(lián)的放大電路)。優(yōu)選的是該方法實現(xiàn)二進(jìn)制搜索算法。通過使用二進(jìn)制搜索而不是平行算法，減少了有源比較器的數(shù)量并且因此減少了功耗?；诒容^裝置的判定，在這個級別或隨后級別中的放大電路從輸入信號中加上或者減去取決于這個確定的權(quán)重的值。第一、父等級級別的比較裝置控制或觸發(fā)隨后的、子等級級別的比較裝置。在實施例中，在用于將模擬輸入信號轉(zhuǎn)換為數(shù)字輸出信號的方法之前還有校準(zhǔn)步驟。在校準(zhǔn)時間段中調(diào)諧至少一個比較裝置的閾值，且自該點往后比較器具有給定閾值。校準(zhǔn)步驟優(yōu)選地包括依靠可變電容調(diào)諧與等級級別的至少一個相關(guān)聯(lián)的放大電路。在另一個實施例中，比較的步驟得到被饋入放大電路/DAC的輸出信號，實現(xiàn)了逐次逼近過程。確定了二進(jìn)制碼。


將通過接下來的描述和隨附的附圖進(jìn)一步闡明本發(fā)明。圖1示出1比特每級的3比特流水線A/D轉(zhuǎn)換器的一般框圖。圖2示出混合ADC的示例。圖3示出流水線二進(jìn)制搜索方法的示意圖。圖4示出1比特每級的3比特流水線A/D轉(zhuǎn)換器的框圖。圖5示出折疊前端級的示意圖。圖6示出折疊前端級的波形。圖7示出折疊級的時鐘信號的時序。圖8示出可能的比較器-T/H電路的示例。圖9示出動態(tài)放大器的經(jīng)模擬的輸入-輸出特性的曲線。圖10示出用于校準(zhǔn)Ca的不同校準(zhǔn)步驟的曲線。圖11示出被用于為每一行門控時鐘的電路的示意圖。
圖12示出比較器/追蹤&保持放大器樹中的不同時鐘信號的時序。發(fā)明的詳細(xì)描述將針對特定實施方式并參考特定附圖描述本發(fā)明，但本發(fā)明不限于此。所描述的附圖僅僅是示意性而不是限制性的。在附圖中，出于說明目的，一些元件的大小可被放大并且不按比例繪制。尺寸和相對尺寸不必要對應(yīng)于實施本發(fā)明的實際還原。此外，說明書中的術(shù)語第一、第二和第三等用于區(qū)別類似元件，而不一定用于描述先后或時間順序。在合適的環(huán)境中術(shù)語可互換，且本發(fā)明的實施例可在此處描述或說明的順序之外以其他順序操作。另外，說明書中的術(shù)語頂部、底部、之上、之下等等用于描述性目的，而非必然地用于描述相對位置。在合適的環(huán)境中術(shù)語可互換使用，且此處描述的本發(fā)明的實施例可在此處描述或說明的順序之外以其他順序操作。術(shù)語“包括”，不應(yīng)該被解釋為被限制在其后列出的裝置中，這并不排除其他元件或步驟。它需要被解釋為指定存在所引用的所述特征、整體、步驟或組件，但并不排除存在或附加一個或多個其它特征、整體、步驟或組件或者其組合。因此，“一種設(shè)備，包括裝置A 和B”這樣的表述的范圍不應(yīng)當(dāng)限于僅包括組件A和B的設(shè)備。它是指相對于本發(fā)明，該設(shè)備僅有的相關(guān)組件是A和B。傳統(tǒng)的流水線的ADC是基于連續(xù)轉(zhuǎn)換的原理的。首先采樣將要被轉(zhuǎn)換的模擬信號并與第一級比較器中的閾值進(jìn)行比較。然后以2倍的放大因子來放大該信號，并從中減去第一級的比特值，得到殘差信號。這個殘差信號是第二級的輸入信號。再一次，采樣殘差信號并用第二級比較器進(jìn)行比較。這個過程在隨后的級中繼續(xù)至達(dá)到所需要的比特分辨率。本發(fā)明提供了帶有非線性信號處理(這等于殘余產(chǎn)生及放大)的流水線模擬-數(shù)字轉(zhuǎn)換器，其中用不同的經(jīng)校準(zhǔn)的比較器實現(xiàn)每一個ADC閾值。這個校準(zhǔn)然后可補(bǔ)償非線性以及由于設(shè)備不匹配引起的隨機(jī)偏置。進(jìn)一步，僅二進(jìn)制搜索需要的比較器和放大器被激活，藉此獲得了較低的功耗。優(yōu)選地，流水線轉(zhuǎn)換器進(jìn)一步包括折疊前端。優(yōu)選地，流水線轉(zhuǎn)換器進(jìn)一步包括η比特高速模擬-數(shù)字轉(zhuǎn)換器。根據(jù)本發(fā)明的方面，在圖1中示出了用于將模擬輸入信號轉(zhuǎn)換為數(shù)字信號的流水線模擬-數(shù)字轉(zhuǎn)換器(PL ADC)。PL ADC包括多個比較裝置(31)、(32)、(33)，其具有用于與輸入信號比較的可調(diào)諧閾值，藉此所述給定閾值的至少兩個是不同的。在校準(zhǔn)時間段中調(diào)諧閾值，且從這一點開始每一個比較器具有給定閾值。PL ADC進(jìn)一步包括多個放大電路 (34)、(35)。多個比較裝置被設(shè)置為形成具有多個等級級別(36)、(37)的等級樹結(jié)構(gòu)，其中所述等級級別的至少一個相關(guān)聯(lián)于多個放大電路的至少一個放大電路。多個等級級別包括用于根據(jù)前一個等級級別的輸出(比較結(jié)果)來設(shè)定可調(diào)諧閾值的裝置，這樣消除了在先的等級級別的非線性失真。在實施例中，提出了包括交織結(jié)構(gòu)的交織的折疊流水線高速ADC(或混合ADC)，這個結(jié)構(gòu)包括折疊前端、PL ADC和高速ADC。體系結(jié)構(gòu)提供了與采樣頻率成比例的功耗。在示例中，提出了 4x交織的6比特ADC。如圖2所示，每一個轉(zhuǎn)換通道包括1比特折疊前端 (81),3比特的流水線轉(zhuǎn)換(82)和2比特的高速轉(zhuǎn)換(83)。折疊前端采樣輸入信號、消除輸入信號的共模分量并整流輸入的差動信號同時確定輸入信號的極性。例如，PL ADC包括被設(shè)置為如圖3中所示含有三個等級級別(98)、(99)、(100)的等級樹的七個(((91)至Ij (97))比較裝置。在圖示實施例中，每一個比較裝置連接至放大裝置。本公開進(jìn)一步提供了用于將模擬輸入信號轉(zhuǎn)換為數(shù)字輸出的方法。優(yōu)選的是該方法實現(xiàn)二進(jìn)制搜索算法。通過使用二進(jìn)制搜索而不是平行算法，減少了有源比較器的數(shù)量以及因此減少了功耗。第一等級的至少一個比較裝置被進(jìn)一步設(shè)置為控制隨后的等級級別的至少一個其他比較裝置。通過控制意味著設(shè)置比較裝置基于前一個步驟的比較結(jié)果來選擇結(jié)構(gòu)中的路徑，藉此通過多個比較裝置來形成結(jié)構(gòu)。該路徑在圖2中示出。PL ADC確定轉(zhuǎn)換的3比特并僅在4個輸出((94)、(95)、(96)或(97)的輸出)的一個上產(chǎn)生殘差?！?，在高速轉(zhuǎn)換器中經(jīng)由并行搜索來確定比特需要大量耗費功率的比較器。通過(優(yōu)選地)使用二進(jìn)制搜索而不是平行算法，減少了有源比較器的數(shù)量以及因此減少了功耗。這個PL ADC使用動態(tài)非線性放大器用于低功耗和高速。通過對于每一個ADC閾值而激活不同的動態(tài)比較器以及將相應(yīng)的比較器閾值校準(zhǔn)為期望的輸入?yún)⒖贾?，消除來自非線性信號處理和比較器中的偏置的誤差，來避免這些放大器中的線性要求。這可通過將比較器樹與放大電路(每一個放大電路被獨立地校準(zhǔn))組合而實現(xiàn)。閾值校準(zhǔn)修正放大器和比較器瑕疵。樹的每一級可與一個放大電路組合(如圖1中所示)或者級中的每一個放大器可與放大電路組合(如圖4中所示)。進(jìn)一步，這些放大電路可以是內(nèi)置的追蹤并保持放大器(比較器/追蹤并保持放大一體化)。在傳統(tǒng)的流水線中，“將被轉(zhuǎn)換”的信號，通過鏈(或級聯(lián))而被傳送。如本申請所提供的，沒有信號依賴性的傳送或路徑選擇。體系結(jié)構(gòu)在示例中，示出混合ADC(圖2)，包括4個交織的模擬-數(shù)字轉(zhuǎn)換(ADC)通道、時鐘產(chǎn)生以及信號重組。時鐘產(chǎn)生具有Fs輸入信號，并從中產(chǎn)生4個差分正交時鐘信號和4個低偏移、低抖動的采樣信號(全都具有Fs/4的頻率)。例如可在60GHz的無線電頻設(shè)備中使用該P(yáng)L ADC0這樣的應(yīng)用的模擬-數(shù)字轉(zhuǎn)換器需要高達(dá)4GS/s的采樣頻率。每一個ADC 通道包括1比特的折疊前端、3比特的流水線二進(jìn)制搜索轉(zhuǎn)換和2比特高速，用于總共6比特的標(biāo)稱轉(zhuǎn)換。信號重組包括二輸入多路復(fù)用器的兩級，其組合不同交織通道的輸出到6 個全速比特流中。當(dāng)使用閾值校準(zhǔn)而改進(jìn)了具有松弛線性和匹配限制的靜態(tài)線性時，避免了由于其復(fù)雜性而引起的時序校準(zhǔn)。時鐘產(chǎn)生時鐘產(chǎn)生產(chǎn)生兩組時鐘信號，兩組均在采樣頻率的四分之一運行。第一組信號是被用于控制ADC(每一個通道中)的非嚴(yán)格時序?qū)嵗⒉煌ǖ辣舜送降恼恍盘柕牡途炔罘纸M。這些信號具有較大的扇出且因此具有較大的驅(qū)動強(qiáng)度。第二組信號是高精度采樣信號，其被用于直接地驅(qū)動底板(bottom plate)采樣開關(guān)。這些信號的時序偏移范圍需要位于皮秒數(shù)量級，且低抖動是優(yōu)選的，在一些示例中甚至是要求的。為了實現(xiàn)這些性質(zhì)，使用普通的逆變器來驅(qū)動采樣信號，使用通門(pass gate) 將逆變器輸出門控至實際的采樣開關(guān)。在合適的時間激活通門，恰在逆變器的上升沿或下降沿之前。那么采樣信號的下降沿的時間擴(kuò)散僅取決于通門的導(dǎo)通電阻，以及每一個采樣開關(guān)所呈現(xiàn)的精確負(fù)載和其相關(guān)聯(lián)的寄生。即使使用中性設(shè)備尺寸，這個擴(kuò)散可能是非常低的使用2微米設(shè)備獲得500fs的模擬的標(biāo)準(zhǔn)偏差(對于NMOS和PMOQ。采樣開關(guān)寄生之間的不匹配可降低測量中的這樣的匹配。通過維持從時鐘輸入到采樣信號之間的較短路徑可獲得這些信號上的較低抖動。一比特折疊前端折疊前端采樣輸入信號并首先消除其共模分量。通過比較器(1)來確定所得到的差分信號的極性，并使用由這個比較器(1)所控制的斬波器來將這個信號整流到隨后的 ADC的范圍內(nèi)。在完整的轉(zhuǎn)換器(混合ADC)中實現(xiàn)折疊級的主要理由是限制校準(zhǔn)復(fù)雜性。 折疊極的示意圖被示于圖5中。不同時鐘信號的時序被示于圖7中。當(dāng)“底板時鐘”變低時，底板的開關(guān)被停用， 且采樣電容Cs大多為浮置(一些寄生電容呈現(xiàn)在底板上)。兩個逆變器延遲Ox tinv)后， “頂板時鐘”也變低且禁用底板開關(guān)。一個逆變器延遲后(tinv)，“短路時鐘(Cika1Ort) ”變高且短路了采樣電容Cs的兩個頂板。然后將經(jīng)采樣的輸入電壓從Cs的頂板轉(zhuǎn)移到底板，且產(chǎn)生差分電壓。在缺少電荷注入的情況下，底板節(jié)點會具有零的共模電壓，以及取決于比值 r ^sr的差分電壓，其中Cpm是頂板節(jié)點上的總體寄生電容。
Ls 十 Lpar為了防止底板節(jié)點的一個下降到接地電勢之下，底板的共模電壓通過由“短路時鐘”控制的兩個電容C。m而增加。如果兩個底板節(jié)點的寄生電容并不是精確地匹配，幅度相等但極性相反的輸入電壓所產(chǎn)生的兩個電壓不會造成底板節(jié)點上相同的電壓。不管隨后的ADC的閾值是什么，如果執(zhí)行整流操作將會導(dǎo)致誤差。為了確保兩個底板節(jié)點的電容的充分匹配，在底板節(jié)點上增加兩排(two banks of)數(shù)字地可控制的校準(zhǔn)電容。在“短路時鐘”的上升沿四個逆變器延遲Gx tinv)之后，通過“比較器時鐘”的上升沿來激活比較器。在這個上升沿之后一個逆變器延遲之后，關(guān)閉將節(jié)點outm和outp鉗位到接地的開關(guān)。比較器的判定異步地激活兩組斬波器開關(guān)中的一個，其將Cs底板上的電壓分享至輸出節(jié)點，并完成折疊前端的操作?；谙率霾襟E來校準(zhǔn)Cpa,電容。在ADC范圍的正半和負(fù)半中來校準(zhǔn)下一級的第一閾值。比較這樣兩個值，假設(shè)平均值是“正確的”并設(shè)定。然后基于這個閾值，Cpm值可被適用。圖5示出折疊前端的簡化示意圖，且圖6是其波形。其采樣并整流輸入信號，同時消除輸入信號的共模。當(dāng)關(guān)閉S1開關(guān)時，跨Cs而追蹤輸入電壓。在下降的O1沿，Cs上的電荷被固定。忽略電荷注入，它們的底板處于接地，且頂板處于其被采樣的輸入電壓。關(guān)閉 &短路頂板，并在底板處產(chǎn)生帶有由于雜散電容引起的一些損失的差分電壓。然后激活折疊級比較器，且基于其判定而關(guān)閉斬波器中的一組開關(guān)(在、)，將底板上的電荷與下一級分享，這樣差分輸出電壓一直是正的。共模輸出獨立于共模輸入，共模輸入為ADC后端而固定共模電壓，并極大地改進(jìn)了共模輸入范圍。另外，所施加的共模電壓可在校準(zhǔn)操作和常規(guī)操作中是不同的。流水線的二進(jìn)制搜索基本原理概括地說，流水線的二進(jìn)制搜索(PLBQ轉(zhuǎn)換器包括非線性倍增數(shù)字模擬轉(zhuǎn)換器
7(NLMDAC)的級聯(lián)以及比較器樹，如圖1中所示的3比特的1比特每級PLBS。NLMDAC的目的是采樣其輸入信號，來將其放大并減去/加上來自輸出的特定值來使其更接近于零。在傳統(tǒng)的流水線轉(zhuǎn)換器中，第一級MDAC的線性要求等于總體的期望的線性。在本公開中，通過使用帶有對每一個PL ADC閾值可調(diào)諧的閾值的不同比較器而允許極大的非線性。在起始或背景校準(zhǔn)過程中，可調(diào)諧比較器閾值，從而其為期望的ADC閾值消除在先的NLMDAC的級聯(lián)的非線性效應(yīng)。由于NLMDAC的唯一要求是其為單調(diào)，功率節(jié)省是可能的。實現(xiàn)使用二進(jìn)制搜索的PL ADC的輸入是折疊前端的輸出。此處選擇的方法修改了如圖3所示的一般PLBS原理。在所選實現(xiàn)和一般原理之間存在三個關(guān)鍵差異。首先，每一個NLMDAC的減法功能從當(dāng)前級的NLMDAC移動至下一級的NLMDAC。將減法移動到下一級增加了在NLMDAC輸出節(jié)點上搖擺(swing)的電壓，但是假定NLMDAC有較低的電壓搖擺以及線性要求，這并不是問題。其次，可在第二及之后的級中拆分NLMDAC，這樣其中每一個級可由兩個比較器和兩個拆分的NLMDAC所加載。如果使它們?yōu)閯討B(tài)的且僅在需要時被時控(clocked)，這樣做并不存在與之相關(guān)聯(lián)的功率處罰(power penalty)，而在整個流水線中每一個NLMDAC的負(fù)載都保持不變。然后，來自前一級的減法功能可被硬接線到這些NLMDAC中。前一級比較器的判定確定了激活其中哪一個。注意在圖3中，級2的兩個相同的NLMDAC的輸入和輸出被與相切換的極性相連接，所以如果一個從其輸入中減去電壓，另一個增加了相同的值。第三，這個轉(zhuǎn)換器的輸入范圍并不是在OV差分附近對稱的。由于在前一級(折疊前端級)中整流了輸入信號，應(yīng)該只轉(zhuǎn)換正的差分信號。通過將輸入范圍的一半從第一級的輸入信號中減去，接下來的級可變?yōu)樵?附近粗略差分。電路塊如圖4中可見，在所選實現(xiàn)中的每一個NLMDA以44)與具有可調(diào)諧閾值的比較器并聯(lián)。如此，這些被合并為稱為比較器/追蹤并保持放大器(CTHA)的單個結(jié)構(gòu)。除了倒數(shù)第二級中的那些CTHA，所有CTHA具有兩個CTHA的負(fù)載，根據(jù)傳統(tǒng)，較前級中的CTHA被稱為 “父”，而較后級中的CTHA被稱為“子”。倒數(shù)第二級中的CTHA僅由最后一級中的兩個比較器所加載。比較器/追蹤并保持放大器(CTHA)的示意圖在圖8中示出，為簡潔起見，省略了 P1、P4和P5的源極上的NMOS重置開關(guān)。電路包括三部分動態(tài)前置放大器、鎖存器和輸出驅(qū)動器。動態(tài)前置放大器和鎖存器組合為放大器。動態(tài)前置放大器和輸出驅(qū)動器組合來形成追蹤并保持放大器。當(dāng)時鐘信號變低時，晶體管對附和N2截止，而P2和P3導(dǎo)通。以取決于輸入電壓的速率，將節(jié)點Dm和Dp 從地電位上拉至Vdd。在這個充電階段，晶體管P5導(dǎo)通且充電節(jié)點aOutp和aOutm。當(dāng)Dp 和Dm上的電壓足夠高時，P5對截止，且不再有電流在電路中流動，這樣aOutp和aOutm上的電壓被加到這些節(jié)點的電荷的量所固定。輸入電壓因此被轉(zhuǎn)換為時間(P5對導(dǎo)通的時間)且然后被轉(zhuǎn)換回電壓(被加至輸出電容的電荷)。由于輸出電壓取決于輸入電壓，獲得了追蹤并保持功能。晶體管P4獲得共模(CM)穩(wěn)定如果CM電平變低，P5激活達(dá)一段較短時間，但是由于P4的增加的過驅(qū)動，它從輸出電容中抽取的電流增加。？在P5的柵極和漏極節(jié)點增加可變電容來通過PVT (過程、電壓、溫度)變量控制CTHA的閾值和增益，并通過單獨地改變這個輸入-輸出特性而應(yīng)對輸入-輸出特性的固有非線性，來最佳地相配之后的級。如果這個CTHA被差分地平衡，且沒有呈現(xiàn)任何不匹配，比較器閾值是零，且輸入輸出關(guān)系由out ^ inX gain給出，其中g(shù)ain (增益)由晶體管尺寸和Cd和Ca的所選值所確定。如果動態(tài)前置放大器電路以某種方式是不平衡的，比較器閾值將改變?yōu)橹礦。ffsrt， 而輸入輸出關(guān)系改變?yōu)閛ut (in-V。ffset)Xgain。也就是當(dāng)比較器位于其閾值時，輸出基本為零(注意比較器是由鎖存器和動態(tài)前置放大器組合形成的)。這個性質(zhì)對于所選實現(xiàn)是非常方便的。如果PLBS轉(zhuǎn)換器應(yīng)具有從0到Vik的輸入范圍，第一比較器應(yīng)該具有閾值VIK/2，且第一 MDAC應(yīng)該從輸入中減去VIK/2，可通過使用在 Pl對的寬度方面具有故意的不平衡的CTHA而優(yōu)雅地實現(xiàn)上述兩者。如果選擇增益等于2， 下一個PLBS級應(yīng)該在-Vik和+Vik之間處理電壓。由于下一級具有帶交換差分輸入的兩個 CTHA,每一個CTHA應(yīng)該在0和Vik之間處理信號，這樣樹中所有的CTHA可共享同樣的不平衡。實踐中，CTHA樹的所有級別需要校準(zhǔn)，所以比較器閾值正確地消除了在先的放大器的非線性。首先改變Cd電容來設(shè)定父閾值(藉此校準(zhǔn)最高等級級別的比較器閾值)。如圖4中，父閾值是第一級別的CTHM41)、(44)的閾值。然后使用Ca電容器用于對兩個子 CTHA的粗略閾值調(diào)諧。圖4中示出第一子CTHA，其為02)和05)的組合，第二子CTHA是 (43)和06)的組合。當(dāng)施加它們相應(yīng)的ADC閾值時，使用Ca電容來設(shè)定放大器輸出接近于下一級的未校準(zhǔn)的比較器閾值。圖9示出Ca電容最大值和最小值的模擬輸入-輸出特性。在較高輸入電壓下，輸出電壓對于在節(jié)點aOutp的Ca(或者C。ut+)相比對于在節(jié)點aOutm的Ca(或者)(見圖8) 而言更敏感，而在較低輸入電壓下情況相反。這與直覺相匹配當(dāng)正輸出電壓是高時，在這個節(jié)點泵入大量電荷，且在其電容值中的改變導(dǎo)致較高的電壓改變。在所建議的校準(zhǔn)步驟中利用了輸入依賴的敏感性。CTHA的所建議的校準(zhǔn)步驟如下1.應(yīng)用父CTHA的期望的ADC閾值并觀察ADC輸出2.改變Cd電容，變化父CTHA閾值，直到CTHA判定匹配盡可能接近50%正和50%負(fù)。3.應(yīng)用第一(最高電壓)子CTHA的期望的ADC閾值，且觀察ADC輸出4.改變在父CTHA的aOutp的電容Ca (或者C。ut+)，以使第一子CTHA的閾值處于父 CTHA輸出之間，以用于該Ca的連續(xù)設(shè)定。5.應(yīng)用第二子CTHA的期望的ADC閾值，且觀察ADC輸出6.改變在父CTHA的aOutp的電容Ca (或者C。ut+)，以使第二子CTHA的閾值處于父 CTHA輸出之間，以用于該Ca的連續(xù)設(shè)定。7.對兩個子CTHA從步驟1開始重復(fù)校準(zhǔn)過程的結(jié)果在圖10中示出。在第一步驟中，施加下一級的頂部閾值(tht。p)， 且在節(jié)點aOutp的Ca被改變?yōu)槭狗糯笃鬏敵鎏幱趯崿F(xiàn)這個閾值的比較器的校準(zhǔn)范圍內(nèi)。接著，施加下一級的底部閾值(thb。tt。m)，類似地改變節(jié)點aOutm處的Ca。然后使用相同過程校準(zhǔn)下一個PLBS級首先校準(zhǔn)比較器閾值然后是Ca電容。假設(shè)*當(dāng)輸出電壓為正時，相關(guān)于在aOutm引腳上的Ca電容值的模擬輸出電壓的敏感性為低(所以不需要迭代)。*Ca電容的校準(zhǔn)步驟小于通過子Cd電容的校準(zhǔn)而可能的閾值范圍。重要的是注意“共?！盋d電容改變了行(row)的增益，所以如果下一行不可被校準(zhǔn)的話，可能需要用不同的共面電容來重做一行。時控使用圖11中的電路來進(jìn)行每一個子CTHA的時控。如果合適地重建父CTHA，outm 或OUtp節(jié)點將被放電到地。當(dāng)ClkG變低時，內(nèi)部節(jié)點被上拉至Vdd且適當(dāng)?shù)臅r鐘信號變低(outm或outp)。當(dāng)clkG信號變高時，所有時鐘信號(outm和outp)被拉高，且重置位于下一行的CTHA。不同時鐘信號的時序被示于圖12中。在這里，clkG<n>是所有在第η行的CTHA所共享的全局時鐘。信號clkG<n+l>—直相對于clkG<n>延遲T。lk/4。因此，為了確保每一個比較器具有等同的重建時間，比較器必須在T。lk/4-tDelay的時間內(nèi)判定。在圖中示出的中間重建是緩慢的。因此，下一個比較器的判定時間是較小的。然而，這個比較器將具有較大的輸入信號，因此判定得更快。一般，為了 PLBS樹合適地工作，每一個比較器必須在T。lk/2-tDelay_tAperture內(nèi)判定， 且任何兩個連續(xù)的比較器必須在3. Tclk/4-2. tDelay-tAperture內(nèi)決定，任何三個連續(xù)的比較器必須在T
elk 3· ^Delay ^Aperture 內(nèi)決定，等等。在這里，、&是來自圖11的電路的門延遲，且 tAperture是下一個CTHA的縫隙時間。在轉(zhuǎn)換器的寬度上僅分布兩個ClkG信號，且該兩個ClkG信號在需要時逆變。在上述時鐘產(chǎn)生中產(chǎn)生了較低精度、高驅(qū)動強(qiáng)度的信號。編碼器編碼器(84)將比較器判定轉(zhuǎn)換為3比特灰度碼。其包括由每一行上的clkC輸出控制的預(yù)先充電/放電ROM線。如果在一行中出現(xiàn)亞穩(wěn)度，來自這個行開始的所有比特將是O。高速轉(zhuǎn)換器高速轉(zhuǎn)換器(8 轉(zhuǎn)換PLBS轉(zhuǎn)換的3級的輸出，這會通過建構(gòu)增加非線性失真。為了應(yīng)對這個非線性失真，我們需要8個不同的，具有可設(shè)置的閾值的高速轉(zhuǎn)換器。然后用兩個相同的高速轉(zhuǎn)換器加載PLBS樹的最后一層中的每一個CTHA (其輸出被反向)。這兩個高速轉(zhuǎn)換器的哪一個將被激活，取決于比較器的判定。在校準(zhǔn)過程中，適應(yīng)或調(diào)節(jié)每一個高速轉(zhuǎn)換器閾值，從而消除在先的CTHA級的非線性和不匹配。
權(quán)利要求
1.流水線的模擬-數(shù)字轉(zhuǎn)換器，ADC，用于將模擬輸入信號轉(zhuǎn)換為數(shù)字信號，包括-多個比較裝置，具有用于與輸入信號比較的可調(diào)諧閾值；所述給定閾值的至少兩個是不同的，以及-多個放大電路，-其中所述多個比較裝置被配置為形成等級樹結(jié)構(gòu)，所述等級樹結(jié)構(gòu)具有多個等級級另|J，其中所述等級級別的至少一個相關(guān)聯(lián)于所述多個放大電路的至少一個放大電路，所述至少一個放大電路產(chǎn)生位于下一個等級級別處的至少一個比較裝置的輸入，以及-其中所述多個等級級別包括用于根據(jù)前一個等級級別的輸出來設(shè)定所述可調(diào)諧閾值的裝置，從而消除在先的等級級別的非線性失真。
2.如權(quán)利要求1所述的流水線的ADC，其特征在于，所述用于設(shè)定所述可調(diào)諧閾值的裝置包括可變電容。
3.如權(quán)利要求2所述的流水線的ADC，其特征在于，所述可變電容包括與所述比較裝置相關(guān)聯(lián)的第一可變電容、以及與所述放大電路相關(guān)聯(lián)的第二可變電容。
4.如上述任一權(quán)利要求所述的流水線的ADC，其特征在于，所述放大電路是非線性數(shù)字-模擬轉(zhuǎn)換器。
5.如上述任一權(quán)利要求所述的流水線的ADC，其特征在于，所述多個比較裝置的每一個與所述多個放大電路中的放大電路被實現(xiàn)在一比較器/追蹤并保持放大電路中。
6.如上述任一權(quán)利要求所述的流水線的ADC，其特征在于，還包括m比特折疊ADC前端。
7.如上述任一權(quán)利要求所述的流水線的ADC，其特征在于，還包括η比特高速模擬-數(shù)字轉(zhuǎn)換器。
8.用于在流水線的模擬-數(shù)字轉(zhuǎn)換器中將模擬輸入信號轉(zhuǎn)換為數(shù)字輸出的方法，所述模擬-數(shù)字轉(zhuǎn)換器包括多個比較裝置，具有用于與輸入信號比較的可調(diào)諧閾值；所述給定閾值的至少兩個是不同的，以及多個放大電路其中所述多個比較裝置被配置為形成等級樹結(jié)構(gòu)，所述等級樹結(jié)構(gòu)具有多個等級級另IJ，其中所述等級級別的至少一個相關(guān)聯(lián)于所述多個放大電路的至少一個放大電路，所述至少一個放大電路產(chǎn)生位于下一個等級級別處的至少一個比較裝置的輸入所述方法具有如下步驟-將所述模擬輸入信號施加到所述等級樹結(jié)構(gòu)的第一等級級別， -經(jīng)由所述第一等級級別的第一比較裝置，將所述輸入信號與相應(yīng)的閾值信號比較，藉此產(chǎn)生比較信號并將這個比較信號作為輸入信號饋入到隨后的等級級別中；-基于前一個步驟的比較結(jié)果而選擇第二等級級別的隨后的比較裝置以及其相關(guān)聯(lián)的放大電路。
9.如權(quán)利要求8所述的方法，其特征在于，之前還有校準(zhǔn)步驟。
10.如權(quán)利要求9所述的方法，其特征在于，所述校準(zhǔn)步驟包括通過可變電容來調(diào)諧與所述等級級別中的所述至少一個相關(guān)聯(lián)的至少一個放大電路。
全文摘要
本發(fā)明涉及流水線的模擬-數(shù)字轉(zhuǎn)換器，ADC，用于將模擬輸入信號轉(zhuǎn)換為數(shù)字信號，包括-多個比較裝置，其具有用于與輸入信號比較的可調(diào)諧閾值；所述給定閾值的至少兩個是不同的，以及-多個放大電路，-其中所述多個比較裝置被配置為形成等級樹結(jié)構(gòu)，所述等級樹結(jié)構(gòu)具有多個等級級別，其中所述等級級別的至少一個相關(guān)聯(lián)于所述多個放大電路的至少一個放大電路，所述至少一個放大電路產(chǎn)生位于下一個等級級別處的至少一個比較裝置的輸入，以及-其中所述多個等級級別包括用于根據(jù)前一個等級級別的輸出來設(shè)定所述可調(diào)諧閾值的裝置，從而消除在先的等級級別的非線性失真。
文檔編號H03M1/44GK102474262SQ201080031210
公開日2012年5月23日 申請日期2010年7月8日 優(yōu)先權(quán)日2009年7月10日
發(fā)明者B·韋布呂根 申請人:Imec公司, 布魯塞爾自由大學(xué)