專利名稱：具有斷開控制的功率晶體管及用于操作的方法
技術(shù)領(lǐng)域：
本公開一般涉及功率晶體管，并且更具體地涉及具有斷開控制的功率晶體管。
背景技術(shù)：
功率晶體管被用在各種應(yīng)用中，諸如用于對直流(DC)電動機(jī)的控制。與系統(tǒng)中的其它構(gòu)件比較，功率晶體管通常在大的電壓下操作并且汲取(draw)大的電流因此消耗大量的能量。此外，當(dāng)這樣的功率晶體管在操作期間被斷開時，功率的大峰值可能出現(xiàn)，這可能損壞系統(tǒng)的其它部分。因此，存在對于具有改進(jìn)的斷開控制的功率晶體管的需要。


本發(fā)明通過示例的方式被說明并且不由附圖來限制，其中，相同的附圖標(biāo)記指示類似的元件。圖中的元件為了簡單和清楚而被圖示并且不一定按比例繪制。圖1以部分示意圖和部分框圖的形式圖示了根據(jù)本發(fā)明的一個實(shí)施例的包括可變箝位電路、功率晶體管以及DC電動機(jī)的電路。圖2圖示了根據(jù)本發(fā)明的一個示例的圖1的電路的各種信號的時序圖。
具體實(shí)施例方式在一個實(shí)施例中，功率晶體管被用來驅(qū)動DC電動機(jī)。然而，當(dāng)這個功率晶體管被斷開時，可能持續(xù)發(fā)生大的和破壞性的峰值電流。因此，在一個實(shí)施例中，可變箝位電路被用來控制功率晶體管的斷開，以便于限制當(dāng)被切斷時功率晶體管中的峰值功率。這個可以通過使用以預(yù)定時間間隔漸增地更大的箝位電壓來對功率晶體管的漏極到源極進(jìn)行箝位來完成。這樣做時，DC電動機(jī)的電感線圈的放電時間增加。然而，通過限制功率并且增加線圈放電時間，可以增加功率晶體管的切斷能量能力。圖1以部分框圖形式和部分示意圖形式圖示了根據(jù)本發(fā)明的一個實(shí)施例的電路 10。電路10包括功率晶體管48、可變箝位電路24、斷開控制電路18、緩沖器44、電阻元件 46、驅(qū)動器控制電路16、DC電動機(jī)12以及負(fù)電壓箝位電路14。功率晶體管48的漏極被耦合到與接收施加到電路10的電池的電壓的電路10的電源端子相對應(yīng)的節(jié)點(diǎn)Vbat。功率晶體管48的源極被耦合到輸出節(jié)點(diǎn)50(即，OUT 50)，而功率晶體管48的柵極被耦合到電阻元件46、驅(qū)動器控制電路16、可變箝位電路M(經(jīng)由緩沖器44)以及負(fù)箝位電路14。注意，功率晶體管48的源極和漏極也可以被稱為電流電極，而功率晶體管48的柵極也可以被稱為控制電極。在一個實(shí)施例中，功率晶體管48是η型功率晶體管(即，N溝道功率晶體管)。功率晶體管48的柵極還被耦合到驅(qū)動器控制電路16。電阻元件46被耦合在功率晶體管的柵極與源極之間。在一個實(shí)施例中，電阻元件46可以被包括作為驅(qū)動器控制電路16的一部分。在一個實(shí)施例中，電阻元件46可以被實(shí)現(xiàn)為諸如η型晶體管(即，N溝道晶體管)的晶體管，其操作用于接通和切斷功率晶體管48。例如，在功率晶體管48為接通(當(dāng)由驅(qū)動器控制電路16控制時)并且因此驅(qū)動電動機(jī)12的、電路10的活動模式期間， 電阻元件46基本上是無窮大(例如，η型晶體管為斷開)。然而，在功率晶體管48為斷開并且不再驅(qū)動電動機(jī)12的、電路10的不活動模式期間，功率晶體管48的柵極經(jīng)由電阻元件46被耦合到功率晶體管48的源極，其在這個不活動模式中表示當(dāng)接通并且因此將功率晶體管48的源極和漏極彼此耦合時η型晶體管的固有電阻。在替代實(shí)施例中，可以使用其它開關(guān)元件，因此產(chǎn)生電阻元件46。而且，電阻元件46可以被稱為在輸出端OUT 50與晶體管48的控制電極之間耦合的電阻?？勺凅槲浑娐稭包括耦合到串聯(lián)的齊納二極管的鏈43并且耦合到晶體管沈、28 以及30的電流鏡22。電流鏡22包括晶體管32，晶體管32具有耦合到Vbat的第一電流電極和耦合到電路節(jié)點(diǎn)20的第二電流電極。電流鏡22還包括晶體管34，晶體管34具有耦合到Vbat的第一電流電極、經(jīng)由緩沖器44耦合到功率晶體管48的柵極的第二電流電極以及耦合到晶體管32的控制電極并且耦合到節(jié)點(diǎn)20的控制電極。在一個實(shí)施例中，晶體管34 的第二控制電極被耦合到緩沖器44的輸入端，并且緩沖器44的輸出端被耦合到功率晶體管48的柵極。在一個實(shí)施例中，晶體管32和34中的每一個都是PNP雙極型晶體管，并且晶體管32和34的第一電流電極可以被稱為發(fā)射極，第二電流電極稱為集電極，以及控制電極被稱為基極。可變箝位電路M包括串聯(lián)連接的齊納二極管36-42的鏈43。齊納二極管 36的陰極被耦合到節(jié)點(diǎn)20，齊納二極管36的陽極被耦合到齊納二極管37的陰極，齊納二極管37的陽極被耦合到齊納二極管38的陰極，齊納二極管38的陽極被耦合到齊納二極管 39的陰極，齊納二極管39的陽極被耦合到齊納二極管40的陰極，齊納二極管40的陽極被耦合到齊納二極管41的陰極，齊納二極管41的陽極被耦合到齊納二極管42的陰極，并且齊納二極管42的陰極被耦合到功率晶體管48的源極?？勺凅槲浑娐稭還包括晶體管沈、 觀和30。晶體管沈、觀和30中的每一個的第一電流電極被耦合到節(jié)點(diǎn)20。晶體管沈的第二電流電極被耦合到齊納二極管38的陽極，晶體管觀的第二電流電極被耦合到齊納二極管39的陽極，并且晶體管30的第二電流電極被耦合到齊納二極管40的陽極。在一個實(shí)施例中，晶體管26J8和30中的每一個都是ρ型晶體管(即，P溝道晶體管)，并且晶體管 26,28和30中的每一個的第一電流電極對應(yīng)于源極，并且每一個晶體管的第二電流電極對應(yīng)于漏極。晶體管26J8和30中的每一個的控制電極(或柵極)被耦合到斷開控制電路 18，斷開控制電路18還被耦合到Vbat。負(fù)箝位電路14包括電流鏡53、晶體管56、放大器58以及電壓源60。電流鏡53包括晶體管52，晶體管52具有耦合到Vbat的第一電流電極和耦合到功率晶體管48的柵極的第二電流電極。電流鏡53還包括晶體管54，晶體管M具有耦合到Vbat的第一電流電極和耦合到晶體管52的控制電極的控制電極。晶體管M的第二電流電極被耦合到晶體管 54的控制電極并且耦合到晶體管56的第一電流電極。晶體管56的第二電流電極被耦合到 OUT 50，并且晶體管56的控制電極被耦合到放大器58的輸出端。放大器58具有耦合到電壓源60的第一端子的第一輸入端和耦合到OUT 50的第二輸入端。電壓源60的第二端子被耦合到地端子(也被稱為電源端子)。在一個實(shí)施例中，電壓源60提供5伏特的電壓。 在一個實(shí)施例中，晶體管52和M中的每一個都是ρ型晶體管(即，P溝道晶體管)而晶體管56是η型晶體管(即，N溝道晶體管)。DC電動機(jī)12可以是任何DC電動機(jī)并且由在OUT 50與地之間串聯(lián)耦合的電阻元件62、電感元件64(也被稱為線圈64或電感線圈64)以及電壓源66來表示。電壓源66表示電動機(jī)12的回電磁力(BEMF)。在操作中，電路10可以在活動模式或不活動模式中操作。在活動模式期間，如本領(lǐng)域已知的，功率晶體管48由驅(qū)動器控制電路16來控制以驅(qū)動電動機(jī)12。在不活動模式期間，鏈43的齊納二極管36-42 —起操作以阻止OUT 50變得低于Vbat減去由鏈43提供的電壓。例如，如果每個齊納二極管都提供5伏特的電壓降，則鏈路43提供35伏特的電壓降，使得阻止OUT 50變得低于“Vbat減去35V”。而且，負(fù)箝位電路14根據(jù)地來箝位OUT 50,因此阻止OUT 50變得比電壓源60的電壓更負(fù)。也就是說，負(fù)箝位電路14將OUT 50箝位到與地相比為負(fù)的電平。例如，在一個實(shí)施例中，電壓源60提供5V的電壓。因此，在這個示例中，負(fù)箝位電路14通過電壓源60與OUT 50之間的比較(其控制在晶體管56的柵極上的電壓)來阻止OUT 50下降到低于-5伏特。如圖1的實(shí)施例中所圖示，負(fù)箝位電路 14還被相對于地固定。在一個實(shí)施例中，如圖1中所建模的，DC電動機(jī)12提供如由電壓源 66表示的BEMF電壓。該BEMF電壓與DC電動機(jī)12的速度成比例。也就是說，更高的速度提供了更高的BEMF電壓。因此，在一個實(shí)施例中，當(dāng)功率晶體管48接通并且因此驅(qū)動電動機(jī)12時，BEMF電壓達(dá)到其最大值。在不活動模式期間，功率晶體管48被切斷使得其不再驅(qū)動DC電動機(jī)12。在不活動模式中，功率晶體管48的柵極經(jīng)由電阻元件46被耦合到功率晶體管48的源極，電阻元件46在一個實(shí)施例中表示被接通以將功率晶體管48的源極耦合到功率晶體管48的漏極的η型晶體管的固有電阻。當(dāng)將功率晶體管48從接通轉(zhuǎn)變(即，切換)到斷開時，斷開控制電路18控制晶體管沈、觀和30以影響在操作用于對功率晶體管48的漏極到源極電壓進(jìn)行箝位的鏈43內(nèi)的齊納二極管的數(shù)量。以這種方式，斷開控制電路18能夠通過，例如選擇性地啟用晶體管26J8和30以選擇性地使鏈43的串聯(lián)的齊納二極管的組短路來在從活動到不活動模式的轉(zhuǎn)變期間選擇可變箝位電路M的箝位電平。例如，當(dāng)晶體管沈接通并且晶體管洲和30斷開時，鏈43包括齊納二極管39-42，其中齊納二極管36-38被短路。使用提供5伏特降的每個二極管的示例，箝位電路的電壓從35伏特(當(dāng)晶體管沈、觀和30 中的每一個都斷開時)減小到僅20伏特(因?yàn)閮H4個齊納二極管正在操作)。因此，OUT 50被箝位到Vbat減去20伏特。類似地，當(dāng)晶體管觀接通并且晶體管沈和30斷開時，箝位電路的電壓被減小到15伏特(其中，僅齊納二極管40-42正在操作而齊納二極管36-39 被短路了)。因此，OUT 50被箝位到Vbat減15伏特。類似地，當(dāng)晶體管30接通并且晶體管26和觀斷開時，箝位電路的電壓被減小到10伏特(其中，僅齊納二極管41和42正在操作而齊納二極管36-40被短路了)。因此，OUT 50被箝位到Vbat減去10伏特。因此，注意晶體管沈、觀和30中的每一個當(dāng)接通時都能夠從鏈43中使特定組的齊納二極管短路。 以這種方式，鏈43的齊納二極管、或鏈43的齊納二極管的組在從活動模式到不活動模式的轉(zhuǎn)變期間能夠被選擇性地啟用。而且，在所圖示的實(shí)施例中，可變箝位電路M的不同的箝位電平(例如，10VU5V以及20V)與Vbat有關(guān)地被固定。在一個實(shí)施例中，在從活動模式到不活動模式的轉(zhuǎn)變期間(S卩，當(dāng)將功率晶體管 48切換為斷開時)，晶體管30、28以及沈中的每一個都被順序地接通了預(yù)定量的時間使得箝位值順序地增加。因此，注意，在從活動模式到不活動模式的轉(zhuǎn)變期間可變箝位電路14 能夠操作用于將OUT 50箝位在多個離散值，其中離散值與Vbat有關(guān)地在幅度上增加(諸
6如從“Vbat-10伏特”到“Vbat-15伏特”、到“Vbat_20伏特”)并且與地有關(guān)地在值上下降。 晶體管沈、觀和30的操作由斷開控制電路18來控制，將參考圖2對其進(jìn)行更詳細(xì)的描述。 而且注意，在不活動模式期間，負(fù)箝位電路14繼續(xù)操作以阻止OUT 50變得比電壓源60的電壓更負(fù)。在所圖示的實(shí)施例中，緩沖器44被用作在輸入端具有相對高的阻抗和在輸出端具有相對低的阻抗的適配器。在一個實(shí)施例中，緩沖器44存在，因?yàn)榫w管34和52在沒有緩沖器44的情況下可能沒有提供足夠的電流以在操作期間生成跨電阻元件46的適當(dāng)電壓。圖2圖示了當(dāng)電路10從活動模式轉(zhuǎn)變到不活動模式時隨著時間的推移關(guān)于電路 10的各種信號的時序圖。在時間=0處，電路10處于活動模式中，其中功率晶體管48接通并且驅(qū)動電動機(jī)12。在這個示例中，假定Vbat是14伏特。因此，表示Vout (在OUT 50處的電壓)的曲線82在14伏特開始。還假定電流lout (作為在OUT 50處的電流被圖示在圖1上)是30安培(A)。注意，圖2中的曲線70圖示了當(dāng)可變箝位在電壓上增加時隨著時間的推移的電流lout。圖2中還圖示的是表示電動機(jī)12的BEMF電壓的曲線80。在這個示例中，假定在時間=0處，BEMF電壓在其最大值(在這個示例中11伏特)。在時間=1毫秒(ms)處，到不活動模式的轉(zhuǎn)變開始。在這個時候，通過經(jīng)由電阻元件46將功率晶體管48的柵極耦合到功率晶體管48的源極來切斷功率晶體管48，如上文所描述的。在這個時候，斷開控制電路18將晶體管30接通了 1ms，同時維持晶體管觀和沈斷開，如由圖2的信號84、86和88所圖示的。也就是說，斷開控制電路18可以將信號84、 86和88 (其幅度可以基于Vkit)中的每一個分別輸出到晶體管30、觀和26。如本領(lǐng)域已知的任何電路設(shè)計(jì)都可以被用來實(shí)現(xiàn)在生成信號84、86和88中斷開控制電路18的功能。當(dāng)晶體管30接通時，可變箝位電路的值變成10伏特，使得功率晶體管48的漏極到源極電壓被箝位到10伏特。因此，Vout(在OUT 50處的電壓)減小并且被箝位在4伏特。注意，當(dāng)功率晶體管48的漏極到源極電壓被初始箝位到10伏特時，峰值功率(其為“電流乘電壓”) 是“30AX10V”，其為300瓦特。而且，電流Iout開始減小。在另一 Ims (在時間=2ms處) 之后，斷開控制電路18接通晶體管28并且斷開晶體管沈和30。因此，可變箝位的值以5 伏特(跨齊納二極管的壓降)步進(jìn)增加到15伏特。因此，Vout繼續(xù)減小并且被箝位在-1 伏特。與當(dāng)晶體管30接通時相比，電流Iout也以增加速率繼續(xù)減小。在另一 lms(在時間 =3ms處)之后，斷開控制電路18接通晶體管30并且斷開晶體管沈和觀。因此，可變箝位的值進(jìn)一步地以5伏特步進(jìn)增加到20伏特。電流Iout也以增加速率繼續(xù)減小。因此， 應(yīng)當(dāng)通過箝位電路M阻止Vout下降低于-6伏特。然而，注意負(fù)箝位電路14將Vout箝位在-5伏特，如上文所描述的。因此，Vout沒有達(dá)到-6伏特，而是，在3與-S之間的某個時候，Vout被箝位在-5伏特。在這個時候，電流Iout達(dá)到O安培并且功率晶體管48已經(jīng)完全地轉(zhuǎn)變到斷開(并且已經(jīng)完成從活動模式到不活動模式的轉(zhuǎn)變)。然而，注意，BEMF電壓仍然存在于電動機(jī)12中，因此，在OUT 50 (Vout)處的電壓變成BEMF電壓的電平，其然后隨著電動機(jī)在速度上繼續(xù)減小而繼續(xù)減小?，F(xiàn)在注意，晶體管26J8和30全部都斷開，箝位電路M提供了其35伏特的全箝位值。注意，在一個實(shí)施例中，當(dāng)電路10從活動模式被轉(zhuǎn)變到不活動模式時，箝位電路 24的初始值是10伏特，使得OUT 50被箝位到“Vbat減去10伏特”。時常，當(dāng)電路10從活動模式被轉(zhuǎn)變到不活動模式時，BEMF將在其最大值處。因此，在最大BEMF是11伏特并且 Vbat是14伏特的圖2的示例中，10伏特的初始箝位值確保了 Vout (OUT 50的電壓)下降到低于BEMF的值。以這種方式，線圈64能夠被有效地放電。因此，在一個實(shí)施例中，箝位電路M的初始箝位值(和后繼的離散箝位值)當(dāng)從活動模式轉(zhuǎn)變到不活動模式時可以被設(shè)計(jì)成確保線圈64能夠被有效地放電(諸如，例如通過確保在OUT 50處的電壓將小于BEMF 電壓)。在一個實(shí)施例中，能夠選擇在轉(zhuǎn)變到不活動模式時的初始箝位值以確保OUT 50的電壓仍然小于BEMF。在BEMF電壓不大于OUT 50的電壓的情況下(諸如BEMF電壓為零的最壞情況場景)，注意，由于在OUT 50處的電壓將不下降到低于BEMF電壓直到后續(xù)的時間間隔(在圖2的示例中，t = 2ms)為止，所以線圈64將僅僅花費(fèi)更長時間以放電。通過在活動模式到不活動模式的轉(zhuǎn)變期間使用可變箝位電路M以隨著時間的推移步進(jìn)箝位值，與最初以更高的值開始的箝位電路相比限制了轉(zhuǎn)變期間的峰值功率。例如， 如參考圖2所描述，用10V的箝位電路M的初始箝位值，并且假定30A的電流和14V的 Vbat，峰值功率達(dá)到300瓦特。然而，如果在從活動模式轉(zhuǎn)變到不活動模式時，使用了例如 35伏特的固定箝位值而不是可變箝位，則在OUT 50處的電壓將下降到_5V(如由負(fù)箝位電路14所箝位的)。因此，從14V的Vbat到-5V的在OUT 50處的壓降將是19V。在這種情況下，在轉(zhuǎn)變時的峰值功率將代之以“30A乘以19V”為570W。這個幾乎是使用諸如可變箝位電路M的可變箝位電路可達(dá)到的300W峰值功率的兩倍。注意，使用以預(yù)定時間間隔增加箝位的值的可變箝位電路24，斷開晶體管48并且因此從活動模式轉(zhuǎn)變到不活動模式所需要的總時間可能長于使用OUT 50到-5V的初始壓降；然而，作為可以達(dá)到的峰值功率的減小的交換，時間上的這個增加可能是可接受的。在替代實(shí)施例中，可以使用不同配置的可變箝位電路24。例如，箝位電路的離散電壓值可以不同于以上的10V、15V以及20V的示例。箝位值可以以不同的速率增加，并且預(yù)定的時間間隔可以大于或小于1ms。此外，可變箝位值和/或預(yù)定時間間隔可以是可編程的使得它們能夠根據(jù)需要關(guān)于特定電路或應(yīng)用進(jìn)行調(diào)整。例如，如果不同的負(fù)載將不是DC電動機(jī)12，則能夠相應(yīng)地對可變箝位進(jìn)行調(diào)整。至此應(yīng)當(dāng)了解的是，已經(jīng)提供了當(dāng)從活動模式轉(zhuǎn)變到涉及斷開功率晶體管的不活動模式時對峰值電壓進(jìn)行控制的電路。也就是說，在一個示例中，通過使用可變箝位電路， 輸出電壓的壓降當(dāng)其下降時能夠被控制使得峰值功率被控制到可接受的電平。此外，在功率晶體管被用來驅(qū)動DC電動機(jī)的情況下，能夠使用DC電動機(jī)的BEMF進(jìn)行可變箝位電路M 的設(shè)計(jì)以更好地改進(jìn)到不活動模式的轉(zhuǎn)變。因?yàn)閷?shí)現(xiàn)本發(fā)明的裝置大多數(shù)情況下由本領(lǐng)域的技術(shù)人員已知的電子構(gòu)件和電路組成，所以為了理解并且了解本發(fā)明的基本概念并且為了不使本發(fā)明的教導(dǎo)模糊或者不從其偏離，將不以比如上文所說明的考慮過的必須的更大程度對電路細(xì)節(jié)進(jìn)行解釋。盡管已經(jīng)根據(jù)特定電勢的導(dǎo)電型或極性對本發(fā)明進(jìn)行了描述，但是技術(shù)人員了解的是電勢的導(dǎo)電型和極性可以顛倒。在一個實(shí)施例中，可變箝位電路M、斷開控制電路18以及負(fù)箝位電路14均位于相同的集成電路上，并且功率晶體管48是耦合到該集成電路的分立元件。替代地，可以使用其它配置。此外，本領(lǐng)域的技術(shù)人員將認(rèn)識到，上文描述的操作的功能之間的界限僅僅是說明性的。多個操作的功能可以被組合到單個操作中，和/或單個操作的功能可以被分布在另外的操作中。此外，替代實(shí)施例可以包括特定操作的多個實(shí)例，并且在各種其它的實(shí)施例中可以更改操作的順序。盡管在本文中參考具體實(shí)施例對本發(fā)明進(jìn)行了描述，但是在不背離如在下面的權(quán)利要求中所陳述的本發(fā)明的范圍的情況下，能夠進(jìn)行各種修改和改變。例如，可以使用除了上文所描述的齊納二極管的特定鏈之外的不同的電路來提供可變箝位值。因此，說明書和圖應(yīng)當(dāng)被視為是說明性的而不是限制性的，并且所有這樣的修改均旨在被包括在本發(fā)明的范圍內(nèi)。關(guān)于具體實(shí)施例，在本文中被描述的任何益處、優(yōu)點(diǎn)或問題的解決方案均不旨在被解釋為任何或所有權(quán)利要求的關(guān)鍵的、必須或必要的特征或元件。如在本文中所使用的術(shù)語“耦合”不旨在被限制為直接耦合或機(jī)械耦合。此外，如在本文中所使用的術(shù)語不定冠詞“a”或“an”被定義為一個或不止一個。 而且，諸如權(quán)利要求中的“至少一個”和“一個或多個”的介紹性短語的使用不應(yīng)當(dāng)被解釋成暗示由不定冠詞“a”或“an”引入另一權(quán)利要求元件將包含這樣的引入的權(quán)利要求元件的任何特定權(quán)利要求限制到包含僅一個這樣的元件的發(fā)明，即使當(dāng)相同的權(quán)利要求包括介紹性短語“一個或多個”或者“至少一個”以及諸如“a”或“an”的不定冠詞。同樣也適用定冠詞的使用。除非另外說明，否則諸如“第一”和“第二”的術(shù)語被用來在元件之間任意地區(qū)分這樣的術(shù)語描述。因此，這些術(shù)語不一定旨在指示這樣的元件的時域的或其它優(yōu)先化。
權(quán)利要求
1.一種電路，包括功率晶體管，所述功率晶體管具有耦合到第一電源端子的第一電流電極、作為所述電路的輸出端的第二電流電極、以及控制電極；驅(qū)動器控制電路，所述驅(qū)動器控制電路具有耦合到所述功率晶體管的所述控制電極的輸出端，用于在所述電路的活動模式期間控制所述功率晶體管；可變箝位電路，所述可變箝位電路被耦合在電路的所述輸出端與所述第一電源端子之間；以及斷開控制電路，所述斷開控制電路被耦合到所述可變箝位電路，其在從所述電路的所述活動模式到不活動模式的轉(zhuǎn)變期間選擇所述可變箝位電路的箝位電平。
2.根據(jù)權(quán)利要求1所述的電路，進(jìn)一步地其中，所述可變箝位電路包括多個齊納二極管，所述多個齊納二極管被串聯(lián)耦合并且具有耦合到所述第一電源端子的第一端和耦合到所述電路的所述輸出端的第二端；以及多個晶體管，所述多個晶體管被耦合到所述多個齊納二極管和所述斷開控制電路。
3.根據(jù)權(quán)利要求2所述的電路，其中，所述多個晶體管進(jìn)一步的特征在于包括第一晶體管，所述第一晶體管用于使所述多個齊納二極管中的第一組齊納二極管短路以提供在第一電平處的箝位電平；第二晶體管，所述第二晶體管用于使所述多個齊納二極管中的第二組齊納二極管短路以提供在第二電平處的箝位電平；以及第三晶體管，所述第三晶體管用于使所述多個齊納二極管中的第三組齊納二極管短路以提供在第三電平處的箝位電平。
4.根據(jù)權(quán)利要求3所述的電路，其中，所述第一晶體管、第二晶體管以及第三晶體管包括P溝道晶體管。
5.根據(jù)權(quán)利要求2所述的電路，其中，所述可變箝位電路進(jìn)一步包括耦合在所述第一電源端子與所述多個晶體管之間的電流鏡，所述電流鏡具有耦合到所述多個晶體管和所述多個齊納二極管的所述第一端的第一信號端子和耦合到所述功率晶體管的所述控制電極的第二信號端子。
6.根據(jù)權(quán)利要求5所述的電路，其中，所述電流鏡包括雙極型晶體管。
7.根據(jù)權(quán)利要求5所述的電路，進(jìn)一步包括耦合到所述電路的所述輸出端的負(fù)電壓箝位電路。
8.根據(jù)權(quán)利要求7所述的電路，其中，所述負(fù)電壓箝位電路被耦合到第二電源端子，并且將所述輸出端箝位在與所述第二電源端子有關(guān)地為負(fù)的電平。
9.根據(jù)權(quán)利要求1所述的電路，進(jìn)一步包括耦合到所述電路的所述輸出端并且耦合到第二電源端子的負(fù)電壓箝位電路，其與所述第二電源端子有關(guān)地為負(fù)且被固定。
10.根據(jù)權(quán)利要求9所述的電路，其中，所述箝位電平與所述第一電源端子有關(guān)地被固定。
11.一種操作耦合到第一電源端子和第二電源端子并且在功率晶體管的源極處具有輸出端的電路的方法，包括使用所述功率晶體管以在所述電路的活動模式期間提供輸出信號；以及在所述電路從所述活動模式到不活動模式的轉(zhuǎn)變期間，將所述輸出端箝位在多個離散值，其中，在所述轉(zhuǎn)變期間，所述多個離散值中的所述離散值與所述第一電源端子有關(guān)地在幅度上增加并且與所述第二電源端子有關(guān)地在值上減少。
12.根據(jù)權(quán)利要求11所述的方法，其中，所述箝位進(jìn)一步的特征在于，所述多個離散值中的每一個離散值與第一電源端子有關(guān)地被固定。
13.根據(jù)權(quán)利要求12所述的方法，進(jìn)一步包括提供與所述第二電源端子有關(guān)地在值上固定并且在值上為負(fù)的負(fù)箝位值，其中，所述負(fù)箝位值被用來將所述輸出端箝位到所述負(fù)箝位值以完成從所述活動模式到所述不活動模式的所述轉(zhuǎn)變。
14.根據(jù)權(quán)利要求11所述的方法，其中，所述箝位包括在所述第一電源端子與所述輸出端之間提供多個串聯(lián)的齊納二極管；以及在從所述活動模式到所述不活動模式的所述轉(zhuǎn)變期間，使所述多個串聯(lián)的齊納二極管的組短路。
15.根據(jù)權(quán)利要求14所述的方法，其中，所述短路包括提供耦合到所述組的多個晶體管；以及在從所述活動模式到所述不活動模式的所述轉(zhuǎn)變期間，選擇性地啟用所述多個晶體管中的晶體管。
16.根據(jù)權(quán)利要求11所述的方法，包括將所述輸出端耦合到電動機(jī)。
17.一種電路，包括功率晶體管，所述功率晶體管具有耦合到第一電源端子的第一電流電極、作為所述電路的輸出端的第二電流電極、以及控制電極；驅(qū)動器控制電路，所述驅(qū)動器控制電路具有耦合到所述功率晶體管的所述控制電極的輸出端，用于在所述電路的活動模式期間控制所述功率晶體管；多個串聯(lián)的齊納二極管，所述多個串聯(lián)的齊納二極管被耦合在所述輸出端與所述第一電源端子之間；多個晶體管，所述多個晶體管跨所述串聯(lián)的齊納二極管的組被耦合；以及控制電路，所述控制電路用于選擇性地啟用所述多個晶體管中的所述晶體管以選擇性地使所述串聯(lián)的齊納二極管的組短路。
18.根據(jù)權(quán)利要求17所述的電路，進(jìn)一步包括電壓箝位電路，所述電壓箝位電路被耦合到所述電路的所述輸出端并且耦合到第二電源端子，其箝位在與所述第二電源端子有關(guān)地固定的值。
19.根據(jù)權(quán)利要求17所述的電路，進(jìn)一步包括耦合在所述第一電源端子與所述多個串聯(lián)的齊納二極管之間的電流鏡，所述電流鏡具有耦合到所述多個串聯(lián)的齊納二極管的第一端的第一信號端子和耦合到所述功率晶體管的所述控制電極的第二信號端子。
20.根據(jù)權(quán)利要求17所述的電路，進(jìn)一步包括耦合在所述輸出端與所述功率晶體管的所述控制電極之間的電阻。
全文摘要
本發(fā)明提供具有斷開控制的功率晶體管及用于操作的方法。本發(fā)明提供一種電路，該電路具有功率晶體管(48)、驅(qū)動器控制電路(16)、可變箝位電路(24)以及斷開控制電路(18)。功率晶體管具有耦合到第一電源端子的第一電流電極、作為該電路的輸出端(50)的第二電流電極以及控制電極。驅(qū)動器控制電路具有耦合到用于在電路的活動模式期間控制功率晶體管的功率晶體管的控制電極的輸出端?？勺凅槲浑娐繁获詈显陔娐返妮敵龆伺c第一電源端子之間。斷開控制電路被耦合到可變箝位電路并且在從電路的活動模式到不活動模式的轉(zhuǎn)變期間選擇可變箝位電路的箝位電平。
文檔編號H03K17/73GK102484473SQ201080038435
公開日2012年5月30日 申請日期2010年8月5日 優(yōu)先權(quán)日2009年8月28日
發(fā)明者蒂埃里·西卡爾 申請人:飛思卡爾半導(dǎo)體公司