專利名稱：適用于選擇性地直流或交流耦合的集成電路的制作方法
技術領域：
本發(fā)明通常涉及集成電路，更具體地，涉及可選擇性直流或交流耦合的集成電路。
背景技術：
電子電路和設備可直流或交流耦合到其他電路和設備。直流耦合允許信號的直流和交流分量通過，同時交流耦合采用耦合電容以過濾具有交流和直流分量的信號中的直流分量。某些電路設計為選擇性直流或交流耦合。然而，當電路是直流耦合時，電路中耦合電容的存在引起寄生效應。因此，這種電路通常設計為當是直流耦合時斷開或短接耦合電容。對于集成電路，耦合電容通常形成在集成電路片外的外部。許多片外組件常用于斷開或短接耦合電容。因為現(xiàn)代電路變得更加集成，需要一種減少電路板組件的改進的方法。

發(fā)明內(nèi)容
在本發(fā)明的一個方面，提供了適用于在耦合點選擇性地直流或交流耦合到外部設備的集成電路。該集成電路包括用于交流耦合的經(jīng)由耦合電容聯(lián)接到該耦合點的第一聯(lián)接器；用于直流耦合的聯(lián)接到該耦合點的第二聯(lián)接器；以及選擇性短接該第一和第二聯(lián)接器的開關，并且因此當該集成電路是直流耦合到該設備時，短接該耦合電容。在本發(fā)明的另一方面，提供了在耦合點將集成電路選擇性地交流或直流耦合到外部電路的方法，該集成電路包括用于交流耦合的經(jīng)由外部耦合電容聯(lián)接到該耦合點的第一聯(lián)接器以及用于直流耦合的聯(lián)接到該耦合點的第二聯(lián)接器，該方法包括閉合形成在該集成電路內(nèi)的開關，選擇性地短接該第一和第二聯(lián)接器并且因此當該集成電路是直流耦合到該設備時，短接該耦合電容。在本發(fā)明的另一方面。提供了本發(fā)明實施方式示例的存儲用于集成電路生成的硬件描述語言代碼的計算機可讀介質(zhì)。在本領域技術人員結(jié)合隨附附圖閱讀下述本發(fā)明具體實施方式
后，本發(fā)明的其他方面和特征是顯而易見的。


說明本發(fā)明實施方式的附圖僅是示例性的。圖1是說明選擇性交流或直流耦合的典型電路設計的原理框圖。圖2A是說明本發(fā)明實施方式示例的選擇性交流或直流耦合的典型電路設計的原理框圖。圖2B是圖2A的電路中示例性MOSFET電橋的原理框圖。圖3是說明圖2B的示例性MOSFET電橋的原理框圖。
圖4是說明生成圖3的信號NGl和NG2的電路的原理框圖。圖5是說明圖2B的另一示例性MOSFET電橋的原理框圖。圖6是說明生成圖5的信號NGl的電路的原理框圖。
具體實施例方式圖1所示為在電路板120上設計以選擇性交流或直流耦合的常用電路100。如圖所示，電路100耦合到外部接收設備140。電路100包括集成電路芯片(IC) 130和電路板組件150。電路板組件150包括兩個交流耦合電容152，用于短接交流耦合電容152的晶體管開關154，以及根據(jù)接收設備140檢測的類型以驅(qū)動晶體管開關154的柵極的緩沖電路 156。應注意，電路板組件150是片外的，從而占據(jù)電路板120上大量表面區(qū)域。進一步，片外組件的使用通常增大成品電路板的總價格。圖2A說明了本發(fā)明實施方式示例性的電路200。電路200建立在電路板220上并且設計為選擇性地交流或直流耦合。正如所說明的，可在耦合點260將電路板220耦合到外部接收設備M0。電路200包括安裝在電路板220上的IC210和同樣形成在電路板220上的電路板組件250。電路板組件250包括兩個交流耦合電容252。IC210包括用于交流耦合的經(jīng)由耦合電容252聯(lián)接到耦合點260的兩個交流聯(lián)接器(AC_P*AC_N)，以及用于直流聯(lián)接的聯(lián)接到耦合點260的兩個直流聯(lián)接器(DC0和DCl)。IC210也包括差分驅(qū)動器212和兩個單端驅(qū)動器214。差分驅(qū)動器212和單端驅(qū)動器214的設計可基于例如待審的于2008年7月17日遞交的申請?zhí)枮?1/081，515，名為 “INPUT/OUTPUT BUFFER WITH MULTI-FUNCTION OPERATION AND HIGH VOLTAGE TOLERANCE” 的美國專利申請，其作為參考引入本申請中。通過控制信號在上游接通或斷開差分驅(qū)動器 212和單端啟動器214。它們通常不同時接通，但可以同時斷開。IC210也包括分別插入到AC_P/AC_N和DC0/DC1聯(lián)接器之間的兩個開關230。正如下面所詳細描述的，開關230配置以短接AC_P/AC_N和DC0/DC1聯(lián)接器，因而當IC210是直流耦合時短接交流耦合電容252。換句話說，IC210能根據(jù)檢測到的耦合類型(交流或直流)選擇性地短接交流耦合電容252。有助地，這種方法使用開關(和相關電路)來短接該 IC內(nèi)的耦合電容，因此減少了實施選擇性交流/直流耦合所需的電路板組件的數(shù)量。通過弱下拉電阻器和集成在IC210中的施密特(khmitt)觸發(fā)器接收器(未圖示)進行耦合模式檢測。在通電時，IC210自動配置為直流耦合模式并且將模式狀態(tài)信號 (Modeb)設置為邏輯高。控板(未圖示)使得能夠弱下拉電阻器和接收器并且監(jiān)測該接收器輸出。當接收器輸出是邏輯高時，存在外部上拉電壓，該控板設置Modeb為直流耦合模式的邏輯高。當接收器輸出是邏輯低時，該板可以是浮動或交流耦合。該控板檢查作為IC210 的輸入接收的AUX聯(lián)接器(未圖示)中的檢測引腳(未圖示)。如果該檢測引腳輸入的接收器輸出是邏輯高，那么該板是浮動的并且該控板保持直流耦合模式設置。如果該檢測引腳輸入的接收器輸出是邏輯低，那么該板是交流耦合，并且該控板設置Modeb為交流耦合模式的邏輯低。優(yōu)選地，每個開關230作為金屬氧化物半導體場效應晶體管(MOSFET)電橋?qū)嵤?如圖2B中所示的MOSFET電橋232。MOSFET電橋232包括開關控制MOSFET 236，動態(tài)偏壓
5nMOSFET 238，以及動態(tài)偏壓 pMOSFET 234。開關控制MOSFET 236控制MOSFET電橋232是接通(開關閉合)還是斷開(開關斷開)。開關控制MOSFET 236在其柵極接收模式狀態(tài)信號Modeb，如上所述，該Modeb來自 IC210核心，基于設備檢測(對于交流耦合Modeb =邏輯O，對于直流耦合Modeb =邏輯1)。 因此，當電路板220是交流耦合時，開關控制MOSFET 236-以及因此MOSFET電橋232是斷開的；并且當電路板230是直流耦合時，開關控制MOSFET 236-以及因此MOSFET電橋232 是接通的。nMOSFET 238設置為與開關控制MOSFET 236串聯(lián)，如圖2B所示。正如下面所進一步描述的，nMOSFET 238是動態(tài)偏壓以便防止開關控制MOSFET 236被某些直流耦合接口所需的在DC0/DC1聯(lián)接器處的高電壓的破壞。每個MOSFET電橋232中的動態(tài)偏壓nMOSFET 238的數(shù)量取決于所需的外部電源容限(如圖2A中外部上拉電源對2)的倍增因數(shù)。因此， 根據(jù)外部上拉電源242的倍增因數(shù)，通過來自外部上拉242的流經(jīng)Rl和DC0/DC1聯(lián)接器的源電流在內(nèi)部生成多個偏壓。設計這些偏壓使得不妨礙電橋MOSFET的最大的柵極到源極電壓(VGS)。優(yōu)選地，該電橋MOSFET位于浮動阱中(未圖示)以便不妨礙最大的柵極到基體電壓(VGB)。每個nMOSFET 238根據(jù)其VGS在其漏極提供逐步降低電壓。通過鏈接足夠的動態(tài)偏壓nMOSFET 238獲得多倍于外部上拉(external pull up)的逐步降低電壓。pMOSFET 2；34設置為與開關控制MOSFET 236和動態(tài)偏壓nMOSFET 238并聯(lián)(圖 2B)。如下所述的也是動態(tài)偏壓的pMOSFET 234處理與單通道MOS開關有關的動態(tài)范圍限制。圖3所示為用作開關230的示例性MOSFET電橋332。MOSFET電橋332使用IX的晶體管和IX的VddiO功率電源電壓(示例中為1. 8V)，并且在直流耦合模式下支持3X的外部上拉電源(示例中為5V)，其中X是比例因子。MOSFET電橋322包括開關控制MOSFET 336，四個動態(tài)偏壓nMOSFET 338，和兩個動態(tài)偏壓pMOSFET 334。因為每個IX的MOS晶體管能經(jīng)受起其漏極和源極間，漏極和柵極間，以及源極和柵極間的IX伏特，所以級聯(lián)的 (cascaded)裝置用于支持3X的外部上拉電源。在開關控制MOSFET 336的柵極接收的該Modeb信號是由IC210核心提供的基于設備檢測的模式狀態(tài)信號(對于交流耦合，Modeb = 0，對于直流耦合，Modeb = 1. 8V)。因為該設計使用IX的Vddio功率電源(示例中為1. 8V)而外部上拉242可為3X(示例中為 5V)，所以N阱層是浮動的。MOSFET電橋332中的N阱層可與單端驅(qū)動器214共享，以便節(jié)約硅面積，因為兩個N阱層具有相同的作用。正如下面進一步討論的，偏壓信號NGl和NG2由采樣DC0/DC1電壓的可變的和動態(tài)的偏壓產(chǎn)生電路產(chǎn)生，并且信號NGlAC由采樣AC_P/AC_N電壓的另一可變的和動態(tài)的偏壓產(chǎn)生電路產(chǎn)生。當檢測和選擇交流聯(lián)接(即Modeb = 0)時，斷開開關控制MOSFET 336，并且信號 NGl為1. 8V，如果PADAC/PADDC的電壓小于1. 8V+Vthp，那么導致在MOSFET電橋332的開路聯(lián)接。參考圖2A，結(jié)果是分別在AC_P/AC_N和DC0/DC1聯(lián)接器之間的開關230處開路聯(lián)接。在交流耦合模式，AC_P/AC_N電壓由IC210本身定義并且最大電壓小于1. 8V。DC0/DC1 直接聯(lián)接到外部接收設備上。在DC0/DC1的最大允許電壓是1.8V+Vthp。大于DC0/DC1處 1. 8V+Vthp 的電壓將接通 pMOSFET 334，因為 Vsg= ([1. 8+Vthp]-1. 8) =Vthp,其中 Vthp是絕對值。在DC0/DC1的最小允許電壓為-Vthn。NGl降低到1. 8-Vthn,當DC0/DC1處的電壓等于-Vthn (例如，對于 nMOSFET 338Vgs = [(1. 8-Vthn) - (-Vthn) ] = 1.8V)時，通過防止晶體管過載電壓，以擴大DC0/DC1的電壓動態(tài)范圍。斷開具有高阻抗和高電壓容限的單端驅(qū)動器214并且將差分驅(qū)動器212設置為接通。當檢測和選擇直流聯(lián)接時(即Modeb = 1. 8V)，接通開關控制MOSFET 336，導致在 MOSFET電橋332的短路聯(lián)接。參考圖2A，結(jié)果是分別在AC_P/AC_N* DC0/DC1聯(lián)接器之間的開關230處短路聯(lián)接。差分驅(qū)動器212設置為斷開，帶有高阻抗和高電壓容限(例如DDC 模式)，并且單端驅(qū)動器214用于傳輸數(shù)據(jù)。如下所述，外部上拉(external pull up) 242 將給內(nèi)部動態(tài)偏壓電路充電，其將使MOSFET電橋332中動態(tài)偏壓M0SFET334，338的柵極處的電壓呈坡度上升。交流和直流耦合中MOSFET電橋332的節(jié)點電壓如表1所示。 表1 電橋運行分析IX的功率，IX的晶體管&3X的外部上拉
耦合 NGl NG2 Modeb NGlAC N阱層PADDC& 外部上拉
_______PADAC__
交流 1.8- 1.8- O 1.8V 1.8V 交流輸出 N/A Vthn Vthn(IX) (IX)
(IX) (IX)______
直流 3.6V1.8V1.8 V3.6V5.0V5V 5V
__(2X)(IX)(IX)(2X)(3X) (3X)__(3X)
直流 1.8V1.8V1.8Y1.8V1.8-O 5V
(IX)(IX)(IX)(IX)Vthn _ (3X)圖4所示為示例性的被設計為生成圖3的信號NGl和NG2的可變的和動態(tài)的偏壓電路400。晶體管Ml和M5是低閾值設備以及其他設備是常規(guī)的。晶體管Ml始終導通并且動態(tài)追蹤PAD402電壓等級。晶體管M8是二極管聯(lián)接的并且如果存在IC210功率VddioJP 么M8始終導通。當在直流耦合模式下，該動態(tài)偏壓電路400可能會遇到兩種可能的情況1X的 Vddio不工作以及3X的外部上拉工作，或者IX的Vddio和3X的外部上拉都工作。當IX的 Vddio (示例中為1. 8V)不工作，并且3X的外部上拉電源(示例中為5. OV)施加到PAD402 上時，二極管聯(lián)接晶體管M2，M4和M7導通，并且晶體管M3和M5截止。Vddiob為高，因此晶體管M6導通并且晶體管MO截止。因此分別有效地從分壓器生成偏壓信號NGl和NG2，該兩信號分別約為3. 6V和1. 8V。當IX的Vddio和3X的外部上拉都工作時，Modeb為高(示例中為1. 8V), Vddiob為O并且晶體管M6截止，晶體管MO導通以及NG2和Vddio短接。換句話說，不論PAD402的狀態(tài)如何，信號NG2為1. 8V。當PAD402為5V時，晶體管M2和M4導通，晶體管M3和M5截止，以及NGl和Charge (充電)都為3. 6V。當PAD402為O時，晶體管 M2和M4截止，晶體管M3和M5導通，并且NGl為1. 8V，Charge為O。該電路將從3X的外部上拉得到約20-30 μ電流以及通過外部上拉電阻404(示例中為Ik-IOk電阻)的壓降最多
7為200mv。通過該上拉電阻404的壓降是該3X的上拉電源的約4%，并且可忽略。當在交流耦合模式下，信號Modeb為O并且在NG2等級Vddiob為高，因此晶體管 M6導通以及晶體管MO截止。因為晶體管M8和M7是二極管聯(lián)接并且始終導通，所以NG2為 1. 8-Vthn。如前所述，交流耦合模式下在402處的最大允許的電壓范圍在1. 8+Vthp和-Vthn 之間，因此，晶體管M4和M2是截止的，晶體管M3和M5是導通的，并且偏壓信號NGl也等于 1.8-Vthn。當將MOSFET電橋332用于圖2A的電路200中時，差分驅(qū)動器212和單端驅(qū)動器 214也和IX的電壓容限設備，IX的功率電源電壓一起實施，并且支持3X的外部上拉電壓。差分驅(qū)動器212支持交流接口標準，如顯示端口附屬機構(gòu)(DPAUX)，和直流接口標準，如漏極開路接口或顯示數(shù)據(jù)通道(DDC)。DPAUX在顯示端口標準所需要的源頭和目的地兩側(cè)終止在50歐姆阻抗。在通電或接通/不接通聯(lián)接下實施外部設備檢測以確定聯(lián)接哪種面板，例如DP或HDMI/DVI，并且將差分驅(qū)動器212設置到正確模式。單端驅(qū)動器214僅支持直流接口標準，如漏極開路接口或顯示數(shù)據(jù)通道(DDC)。 DDC接口的外部上拉電壓能上升到3X，比IC的IX功率電源電壓和最大允許的IX設備電壓高。當該3X的外部上拉電壓工作以及IC的IX的功率電源電壓不工作時，在3X的外部上拉電壓內(nèi)部產(chǎn)生IX和2X的偏壓以保護IX電壓容限設備。當IC的IX功率電源電壓工作， 僅從3X的外部上拉電壓產(chǎn)生2X的偏壓并且IX的偏壓源自IC的IX的功率電源電壓。IC PMOS輸出緩沖器的N-well將浮動，因為該3X的外部上拉電壓比IC的IX功率電源電壓高。圖5所示為用作IX的電壓容限設備，IX的功率電源電壓(示例中為2.5V)的開關230以及支持2X的外部上拉電壓(示例中5. 0V)的示例性MOSFET電橋532。MOSFET電橋532包括開關控制MOSFET 536，兩個動態(tài)偏壓nMOSFET 538，以及兩個動態(tài)偏壓pMOSFET 534。在開關控制MOSFET 536的柵極處接收的Modeb信號是來自IC210核心基于設備檢測(對于交流耦合Modeb = 0，對于直流耦合Modeb = 2. 5V)的模式狀態(tài)信號。正如下面進一步討論的，偏壓信號NGl由采樣DC0/DC1電壓的可變的和動態(tài)的偏壓產(chǎn)生電路產(chǎn)生，并且信號NGlAC由采樣AC_P/AC_N電壓的另一可變的和動態(tài)的偏壓產(chǎn)生電路產(chǎn)生。MOSFET電橋532中的信號N阱層可與單端驅(qū)動器214中的N阱層信號(未圖示)共享，以便節(jié)約硅面積，因為兩個N阱層具有相同的作用。當檢測和選擇交流聯(lián)接(即Modeb = 0)時，斷開開關控制MOSFET 536，導致在 MOSFET電橋532的開路聯(lián)接。參考圖2A，結(jié)果是分別在AC_P/AC_N* DC0/DC1聯(lián)接器之間的開關230處開路聯(lián)接。在交流耦合模式，穿過DC0/DC1的最大允許電壓范圍在2. 5V+Vthp 和-Vthn之間，其中，Vthn和Vthp是MOSFET絕對值閾值電壓。斷開具有高阻抗和高電壓容限的單端驅(qū)動器214并且將差分驅(qū)動器212設置為接通。當檢測和選擇直流聯(lián)接時(即Modeb = 2. 5V)，接通開關控制MOSFET 536，導致在 MOSFET電橋532的短路聯(lián)接。參考圖2A，結(jié)果是分別在AC_P/AC_N* DC0/DC1聯(lián)接器之間的開關230處短路聯(lián)接。差分驅(qū)動器212設置為斷開，帶有高阻抗和高電壓容限(例如DDC 模式)，并且單端驅(qū)動器214用于傳輸數(shù)據(jù)。如下所述，外部上拉242將給內(nèi)部動態(tài)偏壓電路充電，從而導致當Vddio不工作時，MOSFET電橋532中動態(tài)偏壓M0SFET534，538的柵極處的電壓呈坡度上升。當Vddio工作時，Viddo將給MOSFET電橋中的動態(tài)偏壓MOSFET 534，538充電而不是給外部上拉電源充電。在交流和直流接口中MOSFET電橋532的節(jié)點電壓如下表2所示。 表2 電橋運行分析IX的功率，IX的晶體管&2X的外部上拉電壓
權利要求
1.適用于在耦合點選擇性地直流或交流耦合到外部設備的集成電路，所述集成電路包括第一聯(lián)接器，其經(jīng)由耦合電容聯(lián)接到所述耦合點用于交流耦合；第二聯(lián)接器，其聯(lián)接到所述耦合點用于直流耦合；以及開關，其選擇性短接所述第一和第二聯(lián)接器，并且因此當所述集成電路是直流耦合到所述設備時，短接所述耦合電容。
2.根據(jù)權利要求1所述的集成電路，其中所述耦合電容在所述集成電路的外部。
3.根據(jù)權利要求1所述的集成電路，其中所述開關包括MOSFET電橋。
4.根據(jù)權利要求3所述的集成電路，其中所述MOSFET電橋包括互聯(lián)在所述第一聯(lián)接器和所述第二聯(lián)接器之間的開關控制M0SFET，所述開關控制MOSFET在其柵極接收模式狀態(tài)信號以接通所述開關控制M0SFET，進而當所述集成電路直流耦合到所述設備時短接所述 MOSFET 電橋。
5.根據(jù)權利要求4所述的集成電路，其中所述MOSFET電橋進一步包括與所述開關控制MOSFET串聯(lián)的多個nMOSFET，所述多個nMOSFET提供相對于外部電源電壓的多個逐步降低電壓。
6.根據(jù)權利要求5所述的集成電路，其中選擇在所述MOSFET電橋中的所述多個 nMOSFET以容限外部電源電壓的倍增因數(shù)。
7.根據(jù)權利要求5所述的集成電路，其中所述MOSFET電橋進一步包括在所述nMOSFET 的所述柵極提供電壓的動態(tài)偏壓電路。
8.根據(jù)權利要求5所述的集成電路，其中所述MOSFET電橋進一步包括多個pMOSFET， 其與所述開關控制MOSFET和所述多個nMOSFET并聯(lián)。
9.根據(jù)權利要求7所述的集成電路，其中所述MOSFET電橋進一步包括在所述nMOSFET 和所述pMOSFET的所述柵極提供電壓的動態(tài)偏壓電路。
10.在耦合點將集成電路選擇性地交流或直流耦合到外部電路的方法，所述集成電路包括用于交流耦合的經(jīng)由外部耦合電容聯(lián)接到所述耦合點的第一聯(lián)接器以及用于直流耦合的聯(lián)接到所述耦合點的第二聯(lián)接器，所述方法包括閉合形成在所述集成電路內(nèi)的開關，以選擇性地短接所述第一和第二聯(lián)接器并且因此當所述集成電路是直流耦合到所述設備時，短接所述耦合電容。
11.根據(jù)權利要求10所述的方法，其中所述開關包括在所述集成電路中的MOSFET電橋。
12.根據(jù)權利要求11所述的方法，其中所述MOSFET電橋包括互聯(lián)在所述第一聯(lián)接器和所述第二聯(lián)接器之間的開關控制M0SFET，所述方法進一步包括在所述開關控制MOSFET的柵極接收模式狀態(tài)信號以接通所述開關控制M0SFET，進而當所述集成電路直流耦合到所述設備時選擇性地短接所述MOSFET電橋。
13.根據(jù)權利要求12所述的方法，其中所述MOSFET電橋進一步包括與所述開關控制 MOSFET串聯(lián)的多個nMOSFET，所述多個nMOSFET提供相對于外部電源電壓的多個逐步降低電壓。
14.根據(jù)權利要求12所述的方法，其中所述MOSFET電橋進一步包括在所述多個 nMOSFET的所述柵極提供電壓的動態(tài)偏壓電路。
15.根據(jù)權利要求13所述的方法，其中所述MOSFET電橋進一步包括多個pMOSFET，其與所述開關控制MOSFET和所述多個nMOSFET并聯(lián)。
16.根據(jù)權利要求15所述的方法，其中所述MOSFET電橋進一步包括在所述nMOSFET和所述pMOSFET的所述柵極提供電壓的動態(tài)偏壓電路。
17.存儲用于權利要求1中所述的集成電路的生成的硬件描述語言代碼的計算機可讀介質(zhì)。
全文摘要
適用于在耦合點選擇性地直流或交流耦合到外部設備的集成電路。該集成電路包括用于交流耦合的經(jīng)由耦合電容聯(lián)接到耦合點的第一聯(lián)接器；用于直流耦合的聯(lián)接到耦合點的第二聯(lián)接器；以及選擇性短接該第一和第二聯(lián)接器的開關，并且因此當該集成電路是直流耦合到該設備時，短接該耦合電容。該開關可以是包括互聯(lián)在該第一聯(lián)接器和第二聯(lián)接器之間的開關控制MOSFET的MOSFET電橋，該開關控制MOSFET在其柵極接收模式狀態(tài)信號以接通該開關控制MOSFET，進而當該集成電路直流耦合到外部設備時短接該MOSFET電橋。該MOSFET電橋也包括與該開關控制MOSFET串聯(lián)的多個動態(tài)偏壓n MOSFET以便保護該開關控制MOSFET免受高外部電源電壓的破壞，以及與該開關控制MOSFET并聯(lián)的多個動態(tài)偏壓p MOSFET。
文檔編號H03K17/687GK102484417SQ201080040717
公開日2012年5月30日 申請日期2010年9月14日 優(yōu)先權日2009年9月18日
發(fā)明者亞明·杜, 普亞·阿什蒂亞尼, 理查德·馮 申請人:Ati科技無限責任公司