專利名稱：具有不依賴于輸入信號工作循環(huán)變化的延遲的延遲鎖定環(huán)的制作方法
具有不依賴于輸入信號工作循環(huán)變化的延遲的延遲鎖定環(huán)技術(shù)領(lǐng)域
所揭示的實(shí)施例涉及一種延遲鎖定環(huán)(DLL)，所述延遲鎖定環(huán)(DLL)使時鐘信號延遲實(shí)質(zhì)上恒定且不依賴于所述時鐘信號的工作循環(huán)的變化的時間量。
背景技術(shù)：
圖1 (現(xiàn)有技術(shù))為延遲鎖定環(huán)(DLL) 1的圖，所述延遲鎖定環(huán)(DLL) 1在輸入引線2 上接收傳入時鐘信號CKREF，且輸出CKREF的三個經(jīng)延遲版本。輸出引線3上的信號0UT3/3 為信號CKREF的相對于CKREF延遲可編程延遲時間的復(fù)本。輸出引線4上的信號0UT2/3為信號CKREF的延遲了所述可編程延遲時間的三分之二的復(fù)本。輸出引線5上的信號0UT1/3 為信號CKREF的延遲了所述可編程延遲時間的三分之一的復(fù)本?？删幊萄舆t時間是由對電容器6充電的電流IUP與使電容器6放電的電流IDN的比率來確定?？删幊屉娏髟?確定上電流IUP的量值?？删幊屉娏髟?確定下電流IDN的量值。電容器6上的電壓信號由電路9濾波且轉(zhuǎn)換成控制電流IFILT。在此實(shí)例中的控制電流IFILT為反相器鏈10的供應(yīng)電流。反相器鏈10使信號CKREF延遲，藉此產(chǎn)生輸出信號0UT1/3、0UT2/3及0UT3/3。供應(yīng)電流IFILT越大，延遲越小。供應(yīng)電流IFILT越小，延遲越大。涉及“或非”(NOR)門11的反饋控制環(huán)控制經(jīng)由反相器鏈10的延遲，使得每一循環(huán)供應(yīng)到電容器6的電荷等于每一循環(huán)從電容器6汲取的電荷。
圖2(現(xiàn)有技術(shù))為說明DLL 1的操作的波形圖。波形12說明在CKREF具有50/50 工作循環(huán)時DLL 1的操作。波形13說明在CKREF具有45/55工作循環(huán)時DLL 1的操作。波形14說明在CKREF具有55/45工作循環(huán)時DLL 1的操作。電容器6上的電壓在NOR門11 輸出數(shù)字邏輯低的時間期間增大，且電容器6上的電壓在NOR門11輸出數(shù)字邏輯高的時間期間減小?？刂骗h(huán)調(diào)整反相器鏈10的延遲，使得充電電荷(對電容器6充電)在每一循環(huán)期間等于放電電荷(使電容器6放電)。因此，如果固定頻率信號CKREF的工作循環(huán)固定于 50/50，那么所述延遲固定，且視需要由上電流IUP與下電流IDN的比率來確定。DLL 1因此可用以產(chǎn)生CKREF的經(jīng)延遲版本，其中延遲量可通過設(shè)定IUP電流與IDN電流的比率來編程。然而，CKREF的工作循環(huán)的改變可導(dǎo)致延遲時間的改變，即使CKREF的頻率保持恒定且即使IUP與IDN的比率保持恒定也是如此。
圖3 (現(xiàn)有技術(shù))為展示CKREF與0UT3/3之間的延遲時間如何依據(jù)CKREF的工作循環(huán)而改變的曲線圖。發(fā)明內(nèi)容
延遲鎖定環(huán)(DLL)接收第一信號(例如，傳入時鐘信號CKREF)，且使用延遲線產(chǎn)生第二信號(例如，延遲時鐘信號0UT3/3)。所述第二信號為所述第一信號的經(jīng)延遲版本。 所述第二信號相對于所述第一信號延遲了“延遲時間”。所述延遲時間無關(guān)于所述第一信號的工作循環(huán)的可能改變而實(shí)質(zhì)上保持恒定。所述DLL具有通用性且可具有許多用途，例如， 用于控制將數(shù)據(jù)信號驅(qū)動到串行總線導(dǎo)體上的多級驅(qū)動器的啟用。
在第一實(shí)施例中，所述DLL包括電容器。在所述第一信號的第一邊緣的時間開始， 以第一速率對所述電容器充電，且持續(xù)直到所述第二信號的邊緣的時間為止。接著，在所述第二信號的所述邊緣的所述時間開始，以第二速率使所述電容器放電。以此方式使所述電容器放電，直到所述第一信號的第二邊緣的時間為止。在一個實(shí)例中，所述第一信號的第一及第二邊緣是所述第一信號的脈沖的上升及下降邊緣。所述DLL的控制環(huán)控制經(jīng)由所述延遲線的“延遲時間”，使得在所述第一信號的每一周期期間，對所述電容器充電的量等于使所述電容器放電的量。通過編程所述第一速率(電容器充電速率)與所述第二速率(電容器放電速率)的比率，可設(shè)定所述延遲時間。所述DLL相對于所述第一信號的所述工作循環(huán)的改變而按比例地自動改變所述第一速率，使得經(jīng)由所述延遲線的所述延遲時間實(shí)質(zhì)上保持恒定，且不依賴于所述第一信號的所述工作循環(huán)的改變。
在第二實(shí)施例中，所述DLL還包括電容器。如在所述第一實(shí)施例中，從所述第一信號的第一邊緣的時間起對所述電容器充電，直到所述第二信號的邊緣為止，且接著從所述第二信號的所述邊緣的時間起使所述電容器放電，直到所述第一信號的第二邊緣為止。在所述第二實(shí)施例中，所述第二信號的所述邊緣為所述第一信號的經(jīng)延遲版本，且對應(yīng)于所述第一信號的所述第一邊緣。所述第一信號的所述第一及第二邊緣定界所述第一信號的一個完整周期。在所述第二實(shí)施例中，充電速率與放電速率兩者實(shí)質(zhì)上不依賴于所述第一信號的所述工作循環(huán)的改變。如在所述第一實(shí)施例中，所述DLL的控制環(huán)控制經(jīng)由延遲線的延遲時間，使得在所述第一信號的一個周期期間，對所述電容器充電的量等于使所述電容器放電的量。經(jīng)由所述延遲線的所述延遲時間實(shí)質(zhì)上保持恒定，且不依賴于所述第一信號的所述工作循環(huán)的改變。
前文為概述，且因此必然含有細(xì)節(jié)的簡化、一般化及省略；因此，所屬領(lǐng)域的技術(shù)人員將了解，所述概述僅為說明性的，且無意以任何方式為限制性的。如僅由所附權(quán)利要求書所界定的本文中所描述的裝置及/或方法的其它方面、發(fā)明性特征及優(yōu)勢將在本文中所陳述的非限制性具體描述內(nèi)容中變得明顯。


圖1 (現(xiàn)有技術(shù))為延遲鎖定環(huán)(DLL)的圖，所述延遲鎖定環(huán)(DLL)在輸入引線2 上接收傳入時鐘信號CKREF，且在輸出引線3、4及5上輸出CKREF的三個經(jīng)延遲版本。
圖2(現(xiàn)有技術(shù))為說明圖1的DLL的操作的波形圖。
圖3(現(xiàn)有技術(shù))為展示圖1的DLL中的信號CKREF與信號0UT3/3之間的延遲如何依據(jù)信號CKREF的工作循環(huán)而改變的曲線圖。
圖4為根據(jù)一個新穎方面的系統(tǒng)100的簡化圖。
圖5為圖4的系統(tǒng)的DLL的第一實(shí)施例101的電路圖。
圖6為說明圖5的DLL的第一實(shí)施例101的操作的波形圖。
圖7為說明圖4的DLL 101中的信號CKREF與0UT3/3的對應(yīng)邊緣之間的“延遲時間”如何無關(guān)于信號CKREF中的工作循環(huán)改變而實(shí)質(zhì)上保持恒定的圖。
圖8為圖4的DLL的第一實(shí)施例101的特定實(shí)例的圖。
圖9為圖8的DLL的電荷泵140的電路圖。
圖10為圖8的DLL的延遲控制單元(D⑶)134的電路圖。
圖11為圖8的DLL的延遲元件鏈116的電路圖。
圖12為圖8的DLL的第一實(shí)施例的操作的方法200的流程圖。
圖13為圖4的系統(tǒng)的DLL的第二實(shí)施例300的電路圖。
圖14為說明圖13的DLL的第二實(shí)施例300的操作的波形圖。
圖15為圖13的DLL的第二實(shí)施例300的操作的方法400的流程圖。
具體實(shí)施方式
圖4為根據(jù)一個新穎方面的系統(tǒng)100的簡化圖。系統(tǒng)100包括延遲鎖定環(huán) (DLL) 101或300 ；涉及驅(qū)動器103、104及105的多級驅(qū)動器102 ；及通用串行總線(USB)纜線106。在引線107上相對于在引線108上所接收的時鐘信號CKREF的邊緣同步地接收數(shù)據(jù)DATA的位。當(dāng)要改變數(shù)據(jù)信號的邏輯電平時，多級驅(qū)動器102通過標(biāo)定驅(qū)動強(qiáng)度將新數(shù)據(jù)電平驅(qū)動到纜線106上。通過首先僅啟用驅(qū)動器103，以使得驅(qū)動器103開始將導(dǎo)體109 驅(qū)動到新數(shù)字邏輯電平來標(biāo)定驅(qū)動強(qiáng)度。接著在短時間之后，啟用驅(qū)動器104，以使得驅(qū)動器103與驅(qū)動器104兩者驅(qū)動導(dǎo)體109。接著在短時間之后，啟用驅(qū)動器105，以使得所有三個驅(qū)動器103、104及105均驅(qū)動導(dǎo)體109。DLL將啟用信號提供到三個驅(qū)動器。啟用信號0UT1/3首先轉(zhuǎn)變，藉此啟用驅(qū)動器103。接下來啟用信號0UT2/3轉(zhuǎn)變，藉此啟用驅(qū)動器 104。接下來啟用信號0UT3/3轉(zhuǎn)變，藉此啟用驅(qū)動器105。系統(tǒng)100僅為DLL的一個說明性應(yīng)用。DLL具有許多其它應(yīng)用。
圖5為圖4的DLL的第一實(shí)施例101的詳細(xì)電路圖。DLL包括上電流電路110、下電流電路111、電容器112、壓控延遲線(V⑶L) 113及邏輯電路114。傳入時鐘信號CKREF 供應(yīng)到壓控延遲線(V⑶L) 113的輸入引線115，使得V⑶L 113內(nèi)的延遲元件鏈116將所述時鐘信號的經(jīng)延遲版本0UT3/3輸出到輸出引線117上。傳入時鐘信號CKREF的邊緣與輸出時鐘信號0UT3/3的對應(yīng)邊緣之間的延遲由存在于V⑶L 113的輸入引線118上的傳入電壓信號VCAP的直流(DC)分量來確定。延遲元件鏈116的其它分接頭作為輸出引線119及 120延伸到V⑶L 113之外。輸出引線120上的信號0UT1/3輸出為CKREF的經(jīng)延遲版本的信號，但CKREF與0UT1/3之間的延遲是CKREF與0UT3/3之間的延遲的三分之一。輸出引線119上的信號0UT2/3輸出為CKREF的經(jīng)延遲版本的信號，但CKREF與0UT2/3之間的延遲是CKREF與0UT3/3之間的延遲的三分之二。
圖6為說明圖5的DLL的第一實(shí)施例101的操作的波形圖。波形121說明在CKREF 具有50/50工作循環(huán)時DLL的操作。波形122說明在CKREF具有45/55工作循環(huán)時DLL的操作。波形123說明在CKREF具有55/45工作循環(huán)時DLL的操作。在第一邊緣IM上在傳入時鐘信號CKREF的周期的時間Tl開始，對電容器112充電，使得電容器112上的電壓 VCAP以圖6中所說明的第一速率SUl增大。電容器112上的電壓VCAP增大直到在時間T2 信號0UT3/3的第一邊緣125為止。貫穿此時間，上電流電路110正將電流IUP供應(yīng)到電容器節(jié)點(diǎn)126上，且下電流電路111正從電容器節(jié)點(diǎn)126傳導(dǎo)電流IDN。IUP的量值大于電流 IDN的量值，因此凈電荷添加到電容器112，且電壓VCAP以如所說明的速率SUl增大。
接著，在邊緣125上在時間T2開始，電容器112上的電壓VCAP以速率SDl減小。 電流IUP在時間T2停止流動，但電流IDN持續(xù)流動，因此電荷接著被從電容器112移除，且電壓VCAP如所說明那樣減小。此情況持續(xù)直到在時間T4信號CKREF的下一邊緣127為止。如圖6中所說明，信號CKREF的第一邊緣IM及第二邊緣127定界信號CKREF的高脈沖。在時間T4，下電流電路111停止從節(jié)點(diǎn)1 汲取電荷，且電容器112上的電壓VCAP貫穿信號CKREF的周期的其余部分在邊緣1 處實(shí)質(zhì)上保持固定。P溝道場效晶體管1 用以開始及停止IUP電流流動到節(jié)點(diǎn)1 上。如果晶體管1 被控制為導(dǎo)電，那么電流IUP 流動。如果晶體管1 被控制為不導(dǎo)電，那么電流IUP不流動。由邏輯電路114輸出的信號GOUT作為控制信號被供應(yīng)到導(dǎo)體130上及晶體管129的柵極上。當(dāng)信號CKREF為數(shù)字邏輯高且信號0UT3/3為數(shù)字邏輯低時，那么導(dǎo)體130上的控制信號GOUT具有低數(shù)字邏輯電平，藉此使晶體管1 導(dǎo)電。信號GOUT為低且晶體管129導(dǎo)電的時間周期在圖6的波形中標(biāo)記為“充電”。
N溝道晶體管131用以開始及停止IDN電流從節(jié)點(diǎn)126的流動。如果晶體管131 被控制為導(dǎo)電，那么電流IDN流動。如果晶體管131被控制為不導(dǎo)電，那么電流IDN不流動。 信號CKREF被供應(yīng)到晶體管131的柵極上，以使得晶體管131將在信號CKREF具有數(shù)字邏輯高信號電平時導(dǎo)電。因此，IDN電流在信號CKREF具有高數(shù)字邏輯電平時流動，如圖6的波形中的標(biāo)記“放電”所指示。
VCAP在時間Tl與時間T2之間增大的速率是由IUP的量值減去IDN的量值來確定。VCAP在時間T2與時間T4之間減小的速率是由IDN的量值來確定?？赏ㄟ^調(diào)整模擬控制信號CNTRLDN來調(diào)整IDN的量值。模擬控制信號CNTRLDN控制下電流電路111的受控電流源132。可通過調(diào)整模擬控制信號CNTRLUP來調(diào)整IUP的量值，模擬控制信號CNTRLUP 控制上電流電路110的受控電流源133。在圖5中所說明的特定實(shí)例中，將流過上電流電路 110的電流源133的電流設(shè)定為流過下電流電路111的電流源132的電流的兩倍大。
如圖5中所指示，壓控延遲線113包括延遲控制單元(DOT)IM以及延遲元件鏈 116。D⑶134接收電壓信號VCAP，且從所述電壓信號VCAP產(chǎn)生供應(yīng)電流IFILT。供應(yīng)電流 IFILT經(jīng)由節(jié)點(diǎn)及導(dǎo)體135供應(yīng)到延遲元件鏈116。通過圖6的波形中的標(biāo)記IFILT而識別的節(jié)點(diǎn)135上的直流DC電壓的量值與電壓VCAP的DC分量大致成比例。同樣，經(jīng)由節(jié)點(diǎn) 135供應(yīng)到延遲元件鏈116的供應(yīng)電流與電壓VCAP的DC分量大致成比例。在圖6的波形 121中，節(jié)點(diǎn)135上的電壓為約1.0伏。
圖5的電路形成控制環(huán)，所述控制環(huán)控制信號CKREF與信號0UT3/3之間的延遲 (延遲元件鏈116的延遲)，使得在CKREF的每一周期期間，供應(yīng)到電容器112上的電荷實(shí)質(zhì)上等于在所述周期期間從電容器112汲取的電荷。因此，通過設(shè)定電流IUP與IDN的相對量值，可設(shè)定邊緣124與127之間的邊緣125的位置(見圖6)。在圖6的波形121的實(shí)例中，將CKREF與0UT3/3之間的延遲設(shè)定為五百皮秒。在所述實(shí)例中，CKREF的周期為二納秒。
圖6的波形122說明在CKREF的工作循環(huán)為45/55時圖5的DLL的操作。在圖5 的DLL中，使上電流IUP的量值的改變與信號CKREF的工作循環(huán)的改變成比例。電流IUP 因此在45/55工作循環(huán)波形實(shí)例122中小于在50/50工作循環(huán)波形實(shí)例121中的電流IUP。 電壓VCAP在信號CKREF的第一邊緣IM與0UT3/3的第一邊緣125之間的增大速率因此具有較平斜率SU2。電壓VCAP在信號0UT3/3的第一邊緣125與信號CKREF的第二邊緣127 之間的減小速率為相同斜率SD1，而與CKREF的工作循環(huán)無關(guān)。如上文所陳述，控制環(huán)操作以調(diào)整信號CKREF與信號0UT3/3之間的延遲，使得信號0UT3/3的第一邊緣125位于信號CKREF的兩個邊緣124與127之間，使得在CKREF信號周期期間供應(yīng)到電容器112上的電荷等于在CKREF信號周期期間從電容器112汲取的電荷。因此，CKREF與0UT3/3之間的延遲在45/55工作循環(huán)波形實(shí)例122中與在50/50工作循環(huán)波形實(shí)例121中實(shí)質(zhì)上相同。圖5 的節(jié)點(diǎn)135上的IFILT的電壓在圖6的45/55工作循環(huán)波形實(shí)例122中與在圖6的50/50 工作循環(huán)波形實(shí)例121中相同(1. 0伏)。
圖6的波形123說明在CKREF的工作循環(huán)為55/45時圖5的DLL的操作。因?yàn)殡娏鱅UP的量值的改變與信號CKREF的工作循環(huán)的改變成比例，所以電壓VCAP在信號CKREF 的第一邊緣1 與0UT3/3的第一邊緣125之間的增大速率為較陡斜率SU3。電壓VCAP在信號0UT3/3的第一邊緣125與信號CKREF的第二邊緣127之間的減小速率為相同斜率SDl， 而與CKREF的工作循環(huán)無關(guān)?？刂骗h(huán)操作以調(diào)整信號CKREF與信號0UT3/3之間的延遲，使得信號0UT3/3的第一邊緣125位于信號CKREF的兩個邊緣IM與127之間，使得在CKREF 信號周期期間供應(yīng)到電容器112上的電荷等于在CKREF信號周期期間從電容器112汲取的電荷。因此，CKREF與0UT3/3之間的延遲在55/45工作循環(huán)波形實(shí)例123中與在50/50工作循環(huán)波形實(shí)例121中實(shí)質(zhì)上相同。圖5的節(jié)點(diǎn)135上的IFILT的電壓在55/45工作循環(huán)波形實(shí)例123中與在50/50工作循環(huán)波形實(shí)例121中相同(1. 0伏)。
圖7為說明信號CKREF與0UT3/3之間的延遲時間如何在從45/55工作循環(huán)到 55/45工作循環(huán)的范圍內(nèi)無關(guān)于信號CKREF中的工作循環(huán)改變而實(shí)質(zhì)上保持恒定于500皮秒的圖。與圖3(現(xiàn)有技術(shù))中所說明的現(xiàn)有技術(shù)的變化的延遲時間與工作循環(huán)的關(guān)系相比，圖7中所說明的延遲時間與工作循環(huán)的關(guān)系相對恒定。
存在可實(shí)現(xiàn)上電流電路110的許多方式。在圖5中所陳述的簡化實(shí)例中，上電流電路110供應(yīng)IUP電流，所述IUP電流的量值隨CKREF的工作循環(huán)的改變按比例變化。通過切換兩個電流路徑而使IUP以此方式變化。這些電流路徑中的每一者延伸通過同一電流源133。第一電流路徑從N溝道晶體管136的漏極延伸到N溝道晶體管136的源極，且接著通過電流源133并延伸到接地節(jié)點(diǎn)。第二電流路徑從N溝道晶體管137的漏極延伸到N溝道晶體管137的源極，且接著通過電流源133并延伸到接地節(jié)點(diǎn)。引導(dǎo)被吸收到電流源133 中的固定電流以視信號CKREF的數(shù)字邏輯電平而定而流過第一電流路徑或第二電流路徑。 電流源電流在信號CKREF的數(shù)字邏輯電平為數(shù)字邏輯高時僅流過第二電流路徑。因此，流過第二電流路徑的平均電流因電容器143的濾波而與信號CKREF的工作循環(huán)成比例變化。 電流鏡射晶體管138及139將流過第二電流路徑的此電流鏡射到電流IUP中。電流IUP為流過晶體管139的源極到漏極電流。
圖8為圖4的系統(tǒng)的DLL的第一實(shí)施例101的特定實(shí)例的圖。在圖8的實(shí)例中，不存在CNTRLUP控制輸入信號或CNTRLDN輸入信號。上電流電路110及下電流電路111 一起被稱為電荷泵140。電容器112實(shí)現(xiàn)為N溝道場效晶體管。DLL具有CKREF信號輸入引線 141、輸入電流輸入引線142、0UT3/3輸出引線144、0UT2/3輸出引線145及0UT1/3輸出引線146。信號0UT1/3相對于CKREF的延遲多達(dá)信號0UT3/3相對于CKREF的延遲的三分之一。信號0UT2/3相對于CKREF的延遲多達(dá)信號0UT3/3相對于CKREF的延遲的三分之二。 V⑶L 113的輸出引線117及DLL 101的輸出引線144為同一導(dǎo)體。V⑶L 113的輸出引線 119及DLL 101的輸出引線145為同一導(dǎo)體。V⑶L 113的輸出引線120及DLL 101的輸出引線146為同一導(dǎo)體。
圖9為圖8的電荷泵140的更詳細(xì)電路圖。第一經(jīng)切換電流路徑SCPl從供應(yīng)電壓節(jié)點(diǎn)147、經(jīng)由P溝道晶體管148及P溝道共源共柵晶體管149、經(jīng)由N溝道晶體管136， 且接著經(jīng)由N溝道共源共柵晶體管150并經(jīng)由電流源N溝道晶體管151延伸到接地節(jié)點(diǎn) 152。晶體管150及151形成電流源153。流過電流源153的電流為流過第二電流源154的鏡射電流的兩倍大。電流源153上的“2X”標(biāo)記及電流源巧4上的“IX”標(biāo)記指示此電流關(guān)系。電流源154中的晶體管155為對應(yīng)于電流源153中的電流源晶體管151的電流源晶體管。電流源154中的晶體管156為對應(yīng)于電流源153中的共源共柵晶體管150的共源共柵晶體管。2X電流在晶體管136導(dǎo)電時流過此第一經(jīng)切換電流路徑SCP1，且晶體管136在信號CKREF具有低數(shù)字邏輯電平時導(dǎo)電。IUP電流與IDN電流的相對量值可在電路設(shè)計(jì)期間通過改變晶體管139及158的大小來改變，或可在電路操作期間通過使用可編程開關(guān)可編程地改變晶體管139及158的有效大小來改變。
第二經(jīng)切換電流路徑SCP2從供應(yīng)電壓節(jié)點(diǎn)147、經(jīng)由P溝道晶體管138及P溝道共源共柵晶體管157、經(jīng)由N溝道晶體管137，且接著經(jīng)由電流源153延伸到接地節(jié)點(diǎn)152。 2X電流在晶體管137導(dǎo)電時流過此第二經(jīng)切換電流路徑SCP2，且晶體管137在信號CKREF 具有高數(shù)字邏輯電平時導(dǎo)電。
晶體管139及138形成電流鏡。晶體管158為對應(yīng)于共源共柵晶體管157的共源共柵晶體管。第三電流路徑CP3從供應(yīng)電壓節(jié)點(diǎn)147、經(jīng)由電流鏡晶體管139、經(jīng)由共源共柵晶體管158且延伸到節(jié)點(diǎn)160。歸因于涉及晶體管139及138的電流鏡，流入第三電流路徑CP3的此電流鏡射到流入第二經(jīng)切換電流路徑SCP2的電流。提供晶體管148及149，使得晶體管136上的負(fù)載與晶體管137上的負(fù)載大體上相同。晶體管161、162及163為用以對噪聲進(jìn)行濾波的電容。晶體管164及165使共源共柵晶體管149、157及158的柵極電壓偏壓。增大輸入電流IIN致使柵極電壓減小，而減小輸入電流IIN致使柵極電壓增大。
如上文結(jié)合圖5所解釋，當(dāng)導(dǎo)體130上的信號GOUT處于低數(shù)字邏輯電平時，那么 P溝道晶體管129導(dǎo)電，且IUP電流流過晶體管129并流到VCAP節(jié)點(diǎn)126。電流IUP為流過第三電流路徑CP3的電流。當(dāng)信號GOUT處于高數(shù)字邏輯電平時，那么P溝道晶體管1 不導(dǎo)電，且電流IUP不流動。
下電流電路111在信號CKREF處于高數(shù)字邏輯電平時從VCAP節(jié)點(diǎn)1 汲取IDN 電流。IDN電流從VCAP節(jié)點(diǎn)126、經(jīng)由導(dǎo)電N溝道晶體管131，且經(jīng)由IX電流源154流到接地節(jié)點(diǎn)152。當(dāng)信號CKREF處于低數(shù)字邏輯電平時，那么N溝道晶體管131不導(dǎo)電且IDN 電流不流動。
如果流過第三電流路徑CP3的電流不能夠流出到VCAP節(jié)點(diǎn)126，那么允許所述電流流過P溝道晶體管166且流到接地?？刂凭w管166在晶體管1 不導(dǎo)電時導(dǎo)電。類似地，如果不能從VCAP節(jié)點(diǎn)126汲取流過電流源154的IX電流，那么允許經(jīng)由N溝道晶體管 167汲取此IX電流。運(yùn)算放大器168連接為將必要電流供應(yīng)到節(jié)點(diǎn)169或從節(jié)點(diǎn)169拉取必要電流，使得節(jié)點(diǎn)169上的電壓保持等于節(jié)點(diǎn)1 上的電壓的單位增益放大器。電流源 170以及晶體管171及172設(shè)定對共源共柵晶體管150、174、172及156加偏壓的節(jié)點(diǎn)173 上的電壓。晶體管175及176提供濾波電容。
圖10為圖8的延遲控制單元(D⑶)134的一個實(shí)例的詳細(xì)電路圖。D⑶134將變化的電壓信號VCAP轉(zhuǎn)換成控制經(jīng)由延遲線的延遲時間的穩(wěn)定控制信號IFILT 184。此實(shí)例中的控制信號IFILT 184為供應(yīng)電流，其量值與VCAP信號的DC分量成比例。電壓VCAP 設(shè)定晶體管179的柵極到源極電壓。電壓VCAP減去跨晶體管179的柵極到源極電壓降設(shè)定跨電阻器180的電壓降，藉此設(shè)定電流181。晶體管177及178形成電流鏡。大電容183 使所得鏡射電流182平滑，使得節(jié)點(diǎn)135上的電壓在CKREF的多個周期內(nèi)相對恒定。經(jīng)由節(jié)點(diǎn)135輸出到延遲元件鏈116的經(jīng)平滑電流184因此類似地在CKREF的多個周期內(nèi)為相對恒定的電流。晶體管185、186及187使電流鏡的共源共柵晶體管188及189的柵極電壓偏壓。電路190對共源共柵晶體管191及186加偏壓。使圖10的D⑶電路134的帶寬比整個DLL 101的帶寬高得多(高>十倍)。
圖11為圖8的延遲元件鏈116的更詳細(xì)圖。增大經(jīng)由輸入節(jié)點(diǎn)135供應(yīng)到反相器192到197的供應(yīng)電流IFILT 184的量減小經(jīng)由反相器鏈的傳播延遲，而減小經(jīng)由輸入節(jié)點(diǎn)135供應(yīng)到反相器192到197的供應(yīng)電流IFILT 184的量增大傳播延遲。
圖12為圖8的DLL的第一實(shí)施例101的操作的方法200的流程圖。在第一步驟 (步驟201)中，將第一信號供應(yīng)到延遲線，使得產(chǎn)生第二信號。所述第二信號為所述第一信號的經(jīng)延遲版本。所述第二信號相對于所述第一信號延遲一“延遲時間”。在所述方法的一個實(shí)例中，第一信號為圖8中的信號CKREF，且第二信號為圖8中的信號0UT3/3。
在第二步驟(步驟20 中，在第一信號的第一邊緣上開始對電容器充電。此充電以第一速率持續(xù)直到第二信號的第一邊緣為止。在所述方法的一個實(shí)例中，所述電容器為圖8的電容器112，所述第一信號的第一邊緣為圖6的邊緣124，所述第二信號的第一邊緣為圖6的邊緣125，且所述第一速率為圖6的斜率SUl。
在第三步驟(步驟20 中，在所述第二信號的第一邊緣上開始使電容器放電。此放電以第二速率持續(xù)直到第一信號的第二邊緣為止。在所述方法的一個實(shí)例中，所述第一信號的第二邊緣為圖6的邊緣127，且所述第二速率為圖6的斜率SDl。
在第四步驟(步驟204)中，控制延遲時間，使得在第二步驟中對電容器充電的量等于在第三步驟中使電容器放電的量。在所述方法的一個實(shí)例中，通過控制由DCU 134供應(yīng)到圖8的延遲線116的供應(yīng)電流IFILT來控制延遲時間。盡管控制延遲時間在此處被陳述為第四步驟，但標(biāo)記“第四”并不指示次序或已完成先前列舉的步驟?？刂蒲舆t時間為進(jìn)行中的控制功能，且在CKREF的許多周期內(nèi)持續(xù)發(fā)生。
在第五步驟(步驟20 中，依據(jù)第一信號的工作循環(huán)而調(diào)整第一速率，使得延遲時間大體上恒定且不依賴于第一信號的工作循環(huán)的改變。在所述方法的一個實(shí)例中，在 CKREF的周期之間相對逐漸地調(diào)整第一速率。如果第一信號的工作循環(huán)為45/55，那么可調(diào)整第一速率為如圖6的波形122中所說明的斜率SU2。如果第一信號的工作循環(huán)為55/45， 那么可調(diào)整第一速率為如圖6的波形123中所說明的斜率SU3。再次，如在第四步驟的情況下，依據(jù)工作循環(huán)而調(diào)整第一速率的此第五步驟不必按順序在已完成步驟201到204之后發(fā)生。標(biāo)記“第五”并不指示次序，且并不要求已完成先前列舉的步驟。與CKREF的頻率相比，以相對較慢的速率發(fā)生對第一速率的調(diào)整。
圖13為圖4的DLL的第二實(shí)施例300的電路圖。與圖5的第一實(shí)施例101不同， 圖13的第二實(shí)施例300以不依賴于信號CKREF的工作循環(huán)的速率對電容器301充電。在圖13中不存在對應(yīng)于圖5的晶體管136及137的晶體管。通過受控電流源302來設(shè)定對電容器301充電的速率。經(jīng)由鏡射晶體管303及304來鏡射流過電流源302的電流。允許此電流IUP在P溝道晶體管305接通且導(dǎo)電時對電容器301充電。通過受控電流源306以及鏡射晶體管307及308來設(shè)定使電容器301放電的速率。允許此放電電流IDN在N溝道晶體管309接通且導(dǎo)電時從電容器301流動。圖13的V⑶L 310及邏輯門311具有與圖5 的V⑶L 113及邏輯門114相同的構(gòu)造。
圖14為說明圖13的第二實(shí)施例300的操作的波形圖。波形312說明在信號CKREF 具有50/50工作循環(huán)時DLL 300的操作。波形313說明在信號CKREF具有45/55工作循環(huán)時DLL 300的操作。波形314說明在信號CKREF具有55/45工作循環(huán)時DLL 300的操作。 當(dāng)信號GOUT處于數(shù)字邏輯低時，P溝道晶體管305導(dǎo)電(IUP流動)，且N溝道晶體管309 不導(dǎo)電(IDN不流動)。在第一邊緣315上在傳入時鐘信號CKREF的周期的時間Tl開始，通過電流IUP對電容器301充電。電容器301上的電壓VCAP增大。此充電的速率不依賴于信號CKREF的工作循環(huán)，且由控制信號CNTRLUP設(shè)定。充電的持續(xù)時間不依賴于信號CKREF 的工作循環(huán)。
接著，在信號0UT3/3的第一邊緣316上開始，通過電流IDN使電容器301放電。當(dāng)信號GOUT處于數(shù)字邏輯高時，P溝道晶體管305不導(dǎo)電(IUP不流動)，但N溝道晶體管309 導(dǎo)電(IDN流動)。電容器301上的電壓VCAP因此開始減小。電容器301上的電壓的減小持續(xù)直到信號CKREF的第二邊緣317為止。從時間T2到時間T9的電容器301的放電的持續(xù)時間因此不依賴于信號CKREF的工作循環(huán)。放電的速率也不依賴于信號CKREF的工作循環(huán)，且由控制信號CNTRLDN設(shè)定。因此，圖14的工作循環(huán)實(shí)例312到314中的每一者中的 VCAP波形相同。在圖13的DLL 300中，信號CKREF的第一邊緣315及第二邊緣317定界信號CKREF的周期。在貫穿此周期的所有時間，對電容器301充電或使其放電。確定充電何時停止及放電何時開始的信號0UT3/3的第一邊緣316為信號CKREF的第一邊緣315的經(jīng)延遲版本。
圖15為圖13的DLL的第二實(shí)施例300的操作的方法400的流程圖。在第一步驟(步驟401)中，將第一信號供應(yīng)到延遲線以使得產(chǎn)生第二信號。所述第二信號為所述第一信號的經(jīng)延遲版本。所述第二信號相對于所述第一信號延遲一“延遲時間”。在所述方法的一個實(shí)例中，所述第一信號為圖13中的信號CKREF，且所述第二信號為圖13中的信號 0UT3/3。
在第二步驟(步驟40 中，在第一信號的第一邊緣上開始對電容器的充電。此充電以第一速率持續(xù)直到第二信號的第一邊緣為止。在所述方法的一個實(shí)例中，所述電容器為圖13的電容器301，所述第一信號的第一邊緣為圖14的邊緣315，所述第二信號的第一邊緣為圖14的邊緣316。所述第一速率不依賴于第一信號的工作循環(huán)。從時間Tl到時間 T2的充電的持續(xù)時間也不依賴于第一信號的工作循環(huán)。
在第三步驟(步驟40 中，在第二信號的第一邊緣上開始電容器的放電。此放電以第二速率持續(xù)直到第一信號的第二邊緣為止。在所述方法的一個實(shí)例中，第一信號的第二邊緣為圖14的邊緣317。所述第二速率獨(dú)立于第一信號的工作循環(huán)。從時間T2到時間 T9的放電的持續(xù)時間也不依賴于第一信號的工作循環(huán)。
在第四步驟(步驟404)中，控制延遲時間，使得在第二步驟中對電容器充電的量等于在第三步驟中使電容器放電的量。盡管將控制延遲時間在此處陳述為第四步驟，但標(biāo)記“第四”并不指示次序或已完成先前列舉的步驟?？刂蒲舆t時間為進(jìn)行中的控制功能，且在CKREF的許多周期內(nèi)持續(xù)發(fā)生。
盡管上文出于指導(dǎo)的目的而描述某些特定實(shí)施例，但此專利文獻(xiàn)的教示具有一般適用性，且并不限于上文所描述的特定實(shí)施例。在第一實(shí)施例中，可變化上電流或下電流， 以使得其相對于輸入信號的工作循環(huán)的改變按比例改變?？墒褂貌煌谟糜谏衔乃愂龅膶?shí)例中的特定邊緣的時鐘邊緣來開始及停止電容器充電及放電。可使上電流或下電流中任一者或兩者可以軟件加以編程?？赏ㄟ^由系統(tǒng)CPU執(zhí)行的USB驅(qū)動器軟件來設(shè)定控制電流 CNTRLDN及CNTRLUP。驅(qū)動器軟件將數(shù)字控制值供應(yīng)到軟件可編程電流源，所述軟件可編程電流源又將電流CNTRLDN及CTRLUP分別供應(yīng)到可控電流源306及302。輸出信號0UT3/3、 0UT2/3及0UT1/3用以啟用多級USB信號驅(qū)動器的若干個級。替代如上文所說明的實(shí)例中最初將電荷添加到電容器且接著在第一信號的周期期間移除所述電荷，在其它實(shí)例中，可最初從電容器移除電荷，且接著可將所述電荷恢復(fù)回到其它實(shí)例中的電容器中。盡管在上文的實(shí)例中使用特定極性的邊緣起始及終止充電及放電，但這些極性僅為實(shí)例。在其它實(shí)例中可使用具有相反極性的信號邊緣。盡管供應(yīng)電流在上文中描述為用以控制延遲線的延遲時間的控制信號的類型的實(shí)例，但在其它實(shí)例中，可使用控制延遲線的延遲時間的控制信號的其它實(shí)例。因此，可在不脫離下文所陳述的所附權(quán)利要求書的范圍的情況下，實(shí)踐對所描述的特定實(shí)施例的各種特征的各種修改、調(diào)適及組合。
權(quán)利要求
1.一種方法，其包含(a)將第一信號供應(yīng)到延遲線，藉此產(chǎn)生第二信號，其中所述第一信號具有工作循環(huán)， 其中所述第二信號為所述第一信號的經(jīng)延遲版本，且其中所述第二信號相對于所述第一信號延遲一延遲時間；(b)在所述第一信號的第一邊緣上開始對電容器充電，且以第一速率對所述電容器持續(xù)充電直到所述第二信號的第一邊緣為止；(c)在所述第二信號的所述第一邊緣上開始使所述電容器放電，且以第二速率使所述電容器持續(xù)放電直到所述第一信號的第二邊緣為止；及(d)控制所述延遲時間，使得在(b)中對所述電容器充電的量等于在(C)中使所述電容器放電的量，且使得所述延遲時間實(shí)質(zhì)上不依賴于所述第一信號的所述工作循環(huán)的改變。
2.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包含(e)依據(jù)所述第一信號的所述工作循環(huán)調(diào)整所述第一速率及所述第二速率中的至少一者ο
3.根據(jù)權(quán)利要求2所述的方法，其中所述第一信號的所述第一及第二邊緣中的一者為上升邊緣，其中所述第一信號的所述第一及第二邊緣中的另一者為下降邊緣，且其中所述第一信號的所述第一及第二邊緣定界所述第一信號的脈沖。
4.根據(jù)權(quán)利要求1所述的方法，其中所述第一信號的所述第一及第二邊緣定界所述第一信號的周期，其中所述第二信號的所述第一邊緣為所述第一信號的所述第一邊緣的經(jīng)延遲版本，其中對所述電容器充電的所述第一速率無關(guān)于所述第一信號的所述工作循環(huán)的改變而在所述第一信號的周期之間大體上保持恒定，且其中對所述電容器放電的所述第二速率無關(guān)于所述第一信號的所述工作循環(huán)的改變而在所述第一信號的周期之間大體上保持恒定。
5.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包含將所述電容器上的電壓信號轉(zhuǎn)換成控制電流；及將所述控制電流供應(yīng)到所述延遲線，其中所述第一信號在(a)中供應(yīng)到所述延遲線的輸入引線中，且其中所述第二信號在(a)中從所述延遲線的輸出引線輸出。
6.根據(jù)權(quán)利要求2所述的方法，其中(d)的所述控制及(e)的所述調(diào)整在所述第一信號的許多周期內(nèi)在恒定的基礎(chǔ)上發(fā)生。
7.根據(jù)權(quán)利要求2所述的方法，其中在(e)中調(diào)整所述速率以相對于所述第一信號的所述工作循環(huán)的改變按比例改變。
8.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包含(e)通過供應(yīng)設(shè)定所述第一速率及所述第二速率中的至少一者的控制信號來編程所述延遲時間。
9.一種電路，其包含電容器，其在第一信號的第一邊緣上開始充電并持續(xù)充電直到第二信號的第一邊緣為止，且在所述第二信號的所述第一邊緣上開始放電并持續(xù)放電直到所述第一信號的第二邊緣為止；充電電路，其將電荷供應(yīng)到所述電容器；放電電路，其從所述電容器移除電荷；壓控延遲線VCDL，其具有第一輸入引線、第二輸入引線及輸出引線，其中所述第一信號存在于所述VCDL的所述第一輸入引線上，其中所述VCDL的所述第二輸入引線耦合到所述電容器，其中所述第二信號存在于所述VCDL的所述輸出引線上，其中所述第二信號為所述第一信號的經(jīng)延遲版本，且相對于所述第一信號延遲一延遲時間，且其中所述延遲時間大體上恒定，且不依賴于所述第一信號的工作循環(huán)的改變；及邏輯電路，其具有第一輸入引線、第二輸入引線及輸出引線，其中所述第一信號存在于所述邏輯電路的所述第一輸入引線上，其中所述第二信號存在于所述邏輯電路的所述第二輸入引線上，且其中所述邏輯電路的所述輸出引線耦合到所述充電電路的輸入引線。
10.根據(jù)權(quán)利要求9所述的電路，其中所述第一信號的所述第一及第二邊緣定界所述第一信號的脈沖，其中所述電容器在所述第一信號的所述第一邊緣處開始以一速率充電， 并持續(xù)直到所述第二信號的所述第一邊緣為止，且其中所述速率依據(jù)所述第一信號的所述工作循環(huán)而調(diào)整。
11.根據(jù)權(quán)利要求9所述的電路，其中所述第一信號的所述第一及第二邊緣定界所述第一信號的周期，且其中所述第二信號的所述第一邊緣為所述第一信號的所述第一邊緣的經(jīng)延遲版本。
12.根據(jù)權(quán)利要求10所述的電路，其中所述充電電路調(diào)整所述速率，以使得所述速率與所述第一信號的所述工作循環(huán)的改變成比例地改變。
13.根據(jù)權(quán)利要求12所述的電路，其中從所述第一信號的所述第一邊緣的時間到所述第二信號的所述第一邊緣的時間，所述充電電路將電荷供應(yīng)到電容器節(jié)點(diǎn)，且所述放電電路從所述電容器節(jié)點(diǎn)移除電荷，且其中所述電容器耦合到所述電容器節(jié)點(diǎn)。
14.根據(jù)權(quán)利要求9所述的電路，其中所述充電電路包含第一經(jīng)切換電流路徑，其經(jīng)過電流源；第二經(jīng)切換電流路徑，其經(jīng)過所述電流源，其中所述第一及第二經(jīng)切換電流路徑經(jīng)切換，使得電流每次僅流過所述第一及第二經(jīng)切換電流路徑中的一者，其中電流在所述第一信號具有第一數(shù)字邏輯電平時流過所述第一經(jīng)切換電流路徑，且其中電流在所述第一信號具有第二數(shù)字邏輯電平時流過所述第二經(jīng)切換電流路徑；及第三電流路徑，其延伸到所述電容器，其中流經(jīng)所述第三電流路徑的電流被鏡射到流經(jīng)所述第二經(jīng)切換電流路徑的電流。
15.根據(jù)權(quán)利要求9所述的電路，其中所述V⑶L包括延遲控制單元D⑶電路及延遲元件鏈，其中所述VCDL的所述第二輸入引線為所述DCU的輸入引線，其中所述DCU將控制電流供應(yīng)到所述延遲元件鏈，其中所述VCDL的所述第一輸入引線為所述延遲元件鏈的數(shù)據(jù)輸入引線，且其中所述VCDL的所述輸出引線為所述延遲元件鏈的數(shù)據(jù)輸出引線。
16.一種電路，其包含延遲線，其使第一信號延遲一延遲時間且藉此產(chǎn)生第二信號，其中所述第一信號具有工作循環(huán)；電容器；及用于如下操作的裝置對所述電容器充電、使所述電容器放電、將所述電容器的引線上的電壓信號轉(zhuǎn)換成控制信號，及使用所述控制信號來控制所述延遲線，使得所述延遲時間大體上不依賴于所述第一信號的所述工作循環(huán)的改變。
17.根據(jù)權(quán)利要求16所述的電路，其中所述裝置以一速率對所述電容器充電，所述速率與所述第一信號的所述工作循環(huán)的改變成比例地調(diào)整。
18.根據(jù)權(quán)利要求16所述的電路，其中所述裝置以第一速率對所述電容器充電，所述第一速率大體上不依賴于所述第一信號的所述工作循環(huán)，且其中所述裝置以第二速率使所述電容器放電，所述第二速率大體上不依賴于所述第一信號的所述工作循環(huán)。
19.根據(jù)權(quán)利要求16所述的電路，其中所述裝置在所述第一信號的第一邊緣的時間開始對所述電容器充電，并持續(xù)對所述電容器充電直到所述第二信號的第一邊緣的時間為止，且其中所述裝置在所述第二信號的所述第一邊緣的所述時間開始使所述電容器放電， 并持續(xù)使所述電容器放電直到所述第一信號的第二邊緣的時間為止。
20.根據(jù)權(quán)利要求19所述的電路，其中所述第一信號的所述第一及第二邊緣定界所述第一信號的脈沖，且其中所述第二信號的所述第一邊緣為所述第一信號的所述第一邊緣的經(jīng)延遲版本。
21.根據(jù)權(quán)利要求19所述的電路，其中所述第一信號的所述第一及第二邊緣定界所述第一信號的周期，且其中所述第二信號的所述第一邊緣為所述第一信號的所述第一邊緣的經(jīng)延遲版本。
22.根據(jù)權(quán)利要求16所述的電路，其中所述裝置接收延遲時間控制輸入信號，且使用所述延遲時間控制輸入信號來設(shè)定所述延遲時間。
全文摘要
一種延遲鎖定環(huán)DLL使用延遲線使第一信號延遲一“延遲時間”，藉此產(chǎn)生第二信號。在第一信號的第一邊緣開始以第一速率對電容器充電，且持續(xù)直到所述第二信號的邊緣為止。接著以第二速率使所述電容器放電直到所述第一信號的另一邊緣為止?？刂骗h(huán)控制所述延遲時間，使得對所述電容器充電的量與對所述電容器放電的量相同。所述延遲時間恒定且大體上不依賴于所述第一信號的工作循環(huán)的變化。在一個實(shí)例中，通過相對于第一信號工作循環(huán)的改變按比例改變所述第一速率來實(shí)現(xiàn)工作循環(huán)失真消除。在另一實(shí)例中，所述第一及第二速率不依賴于所述第一信號的所述工作循環(huán)。
文檔編號H03L7/081GK102498670SQ201080041018
公開日2012年6月13日 申請日期2010年9月14日 優(yōu)先權(quán)日2009年9月15日
發(fā)明者全孝宏, 許浩·黃 申請人:高通股份有限公司