專利名稱：具有動態(tài)偏置的rf緩沖器電路的制作方法
技術領域：
本發(fā)明大體涉及與諸如壓控振蕩器(VCO)之類的RF部件結(jié)合使用的RF緩沖器電路。
背景技術：
壓控振蕩器是在諸如RF通信系統(tǒng)的頻率合成器之類的各種各樣RF電子應用中所使用的公知的器件。不管它們的設計有何新發(fā)展，VCO仍然被認為是RF收發(fā)器中最關鍵的設計部件之一。通常，VCO最重要的參數(shù)是相位噪聲、功耗和頻率調(diào)諧范圍。輸出緩沖器電路經(jīng)常用于對VCO的輸出進行放大并且將VCO與負載狀況進行隔離。為了滿足3G無線通信標準中嚴格的相位噪聲規(guī)范(例如CDMA IX和其它協(xié)議中的那些規(guī)范)，現(xiàn)有的VCO生成具有寬擺幅(wide swing)(通常達到3V)的差分輸出電壓。 該寬電壓擺幅往往減小位于緩沖VCO的輸出的緩沖器電路中的CMOS晶體管的可靠性。施加到緩沖器的寬擺幅導致其高于緩沖器電路的晶體管上的理想的柵極到漏極的電壓VeD和柵極到源極的電壓Ves，由此使這些晶體管承受壓力并且由于熱載流子注入(HCI)和柵極氧化層擊穿兩者而產(chǎn)生可靠性問題。由于使用深亞微米工藝，可靠的操作是最重要的并且變得更具挑戰(zhàn)性。另外，在便攜無線設備中，保持功耗最小化以延長電池壽命是有利的。由于SAW濾波器被從收發(fā)器集成電路中去除，所以重要的是實現(xiàn)相位噪聲性能，尤其是極端的相位噪聲(far out phase noise)0期望VCO及其緩沖器電路在維持低相位噪聲操作的同時實現(xiàn)低電流損耗和高可靠性的目標。

發(fā)明內(nèi)容
用于壓控振蕩器(VCO)的RF緩沖器電路包括動態(tài)偏置電路以選擇性地對輸出電壓波形的相位進行翻轉(zhuǎn)。在CMOS的實施方式中，在輸出路徑中應用PM0S/NM0S對。在高 (電壓)擺幅模式狀況期間，對輸出的相位進行翻轉(zhuǎn)以使輸出的波形與出現(xiàn)在PM0S/NM0S對的柵極處的電壓同相。由此該技術減小了柵極到漏極的峰值電壓，并且允許采用經(jīng)得起低相位噪聲和低功耗的配置的MOS器件的可靠性提高。在示例性的實施例中，緩沖器電路包括第一晶體管和第二晶體管以及動態(tài)偏置電路，使得基于在第一晶體管和第二晶體管中的一個或另一個處的輸入電壓擺幅狀況，第一晶體管和第二晶體管上的緩沖后的輸出電壓基本上與第一晶體管或第二晶體管的輸入端處的振蕩電壓同相，或基本上與該振蕩電壓異相。由此，可以減小晶體管上的峰值電壓，允許采用經(jīng)得起低相位噪聲和低功耗的配置的晶體管的可靠性提高。動態(tài)偏置可以包括對晶體管偏置狀況進行切換的切換電路，使得在高輸入電壓擺幅模式狀況期間，緩沖后的輸出電壓基本上與第一晶體管和第二晶體管的輸入端處的振蕩電壓相位對準。在低輸入電壓擺幅模式狀況期間，緩沖后的輸出電壓基本上與振蕩輸入電壓異相?？梢园ㄕ穹鶛z測器/控制器來檢測輸入電壓擺幅模式狀況，并且通過控制RF緩沖器電路的偏置電壓來對該狀況進行響應，以便實現(xiàn)相位對準。


圖1是VCO核心電路以及具有獨立的上緩沖器電路部分和下緩沖器電路部分的典型RF緩沖器電路的電路級圖。圖2是VCO核心電路的替代結(jié)構(gòu)的電路級圖。圖3示出了圖1所示的上緩沖器電路部分和下緩沖器電路部分的各個節(jié)點處的電壓特性。圖4是根據(jù)一個示例性實施例的RF緩沖器電路的示意圖，其中以框圖示出下緩沖器電路部分，而以更詳細的電路細節(jié)示出上電路部分。圖5是根據(jù)另一個典型實施例的RF緩沖器電路的示意圖，其中以框圖示出上緩沖器電路部分和下緩沖器電路部分，而也以更詳細的電路細節(jié)示出上緩沖器電路部分。圖6A和圖6B示出了圖5所示的上緩沖器電路部分中的分別用于實施兩個開關模塊的示意圖。圖7A和圖7B示出了用于實施圖5所示的振幅檢測器/控制器的替代示例性實施例。圖8A和圖8B是分別示出了圖1和圖4(和圖5)所示RF緩沖器電路的各個對應晶體管端子處的示例性電壓波形的曲線圖。
具體實施例方式下面結(jié)合附圖給出的詳細描述旨在作為本發(fā)明的示例性實施例的描述，并且并非表示能夠?qū)嵺`本發(fā)明的僅有實施例。該描述中使用的詞語“示例性”表示“用作示例、例子或舉例說明”，并且不應當必然被認為相對于其它示例性實施例是優(yōu)選或有利的。該詳細描述包括用于提供對本發(fā)明的示例性實施例的全面理解的目的的特殊細節(jié)。本領域技術人員應當清楚的是，可以在不使用這些特殊細節(jié)的情況下實踐本發(fā)明的示例性實施例。在一些例子中，以框圖的形式示出公知的結(jié)構(gòu)和設備，以便避免使本文提出的示例性實施例的新穎性變得模糊。本發(fā)明涉及當結(jié)合VCO使用時具有特殊功用的緩沖器電路。為了方便起見，將與 VCO核心電路相連來描述該緩沖器電路。然而，應當理解的是，如將在下文進一步介紹的，該緩沖器電路可以具有其它應用。為了提供用于教導本發(fā)明的基礎，首先參考現(xiàn)有技術的緩沖器電路和相伴的VCO 核心電路以及其中所預期的時變電壓。圖1是VCO核心電路20以及具有單獨的上緩沖器電路部分12和下緩沖器電路部分14的典型RF緩沖器電路10的電路級圖。RF緩沖器電路10包括CMOS對M1、M2和CMOS對M3、M4。在此，RF緩沖器電路10 用于對差分對振蕩電壓信號(Vtank-和Vtank+)進行緩沖，該信號出現(xiàn)在VCO核心電路20 的輸出端并且分別被作為輸入電壓信號在差分輸入對節(jié)點W和N2處被接收。上緩沖器電路部分12和下緩沖器電路部分14對電壓信號對Vtank-和Vtank+進行緩沖以在緩沖器電路輸出節(jié)點N3和N6處生成緩沖后的輸出電壓信號對Vlo+和Vlo-。器件Ml和M3是PMOS晶體管。Ml和M3的源極端被偏置在Vdd(通常是1. 25-1. 5V)。 器件M2和M4是NMOS晶體管。M2和M4的源極端與地耦合。M1-M4的柵極經(jīng)由偏置電阻器 R1-R4連接到電壓源Vp或Vn。Vp和Vn的命名用于匹配被偏置的晶體管器件的類型(即 PMOS或NM0S)并且通常被設定在Vdd/2的電壓電平。兩個AC耦合電容器對Ca、Cb被耦合到輸入對節(jié)點N1、N2的每端，并且另一端耦合到器件M1-M4的對應柵極端。VCO核心電路20是典型的VCO結(jié)果，并且包括電感器Ll和供應可變電容的變?nèi)荻O管Cl，并且該電感器Ll和變?nèi)荻O管Cl并聯(lián)連接以形成LC諧振儲能電路。一對交叉耦合的晶體管器件M5、M6與LC儲能電路(LC tank)并聯(lián)連接以實現(xiàn) VCO核心電路的增益功能。偏置電壓Vdd被施加在電感器Ll的中點。VCO核心電路20適于在諸如移動電話之類的移動通信設備中使用。移動電話有時候比起其它時候要求獲取更高的功耗。有意地從低功率模式切換到高功率模式以增加例如電話靈敏度是已知的。例如，一種已知的技術包括當移動電話接收到的信噪比(SNR)已經(jīng)低于閾值時將該電話切換到高功率模式。在高功率模式中，以比低功率模式中的電平高的電平來在VCO核心電路20處供應偏置電壓Vdd。結(jié)果是，每個電壓信號Vtank-和Vtank+的輸出差分電壓擺幅在高功率模式中更高，并且可能高到3V的差分峰值，以便滿足當例如在CDMA IX網(wǎng)絡的PCS (1900Mhz)無線通信頻帶中工作時嚴格的相位噪聲規(guī)范的要求。典型的低功率模式，差分輸出擺幅大約是 1. 5V。當在高功率模式和低功率模式之間切換時，RF緩沖器電路10不可避免地經(jīng)歷與 VCO核心電路20的輸出端處的電壓電平相應的高電壓擺幅和低電壓擺幅。這些高電壓擺幅和低電壓擺幅分別定義了高擺幅模式和低擺幅模式。在高擺幅模式中，器件Ml和M3的柵極處的電壓電平擺幅可能高到1. 5Vdd，而相應的漏極端子處的電壓電平可能低到0V。這樣的高電壓電平擺幅導致大約1. 5Vdd的Ves和VeD。對于在便攜通信設備中使用的常規(guī)MOSFET類型的CMOS器件，由于熱載流子注入(HCI)和柵極氧化層擊穿，這樣的擺幅可能引起可靠性問題。對于NMOS器件M2和M4也是如此。圖2是VCO核心電路20 ‘的替代配置的電路級圖。VCO核心電路20 ‘可以作為 VCO核心電路20的替代例如在移動設備收發(fā)器中使用來生成差分輸出電壓信號Vtank+和 Vtank-。VCO核心電路20'使用兩對交叉耦合的FET M7、M8和M9、M10。LC儲能電路包括并聯(lián)連接的電感器L2和變?nèi)荻O管C2。偏置電壓Vdd施加到FET M7和M8的源極。FET M9和MlO的源極接地。該布置允許VCO核心電路20 ‘(如利用核心電路20那樣)避免恒流源的使用以使功耗最小化。在此，同樣然而，差分輸出電壓信號Vtank+和Vtank-的電壓電平擺幅的變化與圖1中的VCO核心電路20的差分輸出電壓信號的電壓電平擺幅的變化基本上相同。一種減輕高擺幅模式問題的方法是在CMOS對Ml、M2的正柵極和負柵極兩端(而且也在M3、M4兩端)連接電容器。然而，由于高擺幅模式中的更高電容，該方法可能不利地影響調(diào)諧范圍。另外，在高擺幅模式中發(fā)生Q值降低。此外，所需的耦合電容器的值將與Ca 或Cb相近，需要在集成電路上的更大面積。另一種可能的解決辦法是將厚的氧化物器件用于MOS器件M1-M4。雖然該方法可以增強器件可靠性，但它往往不利地影響調(diào)諧范圍。此外，由于RF緩沖器電路的更高固有電容，可能經(jīng)歷更高的電流。圖3示出了圖1所示的上緩沖器電路部分和下緩沖器電路部分的各個節(jié)點處的電壓特性。波形顯示了 MOS器件M1-M4的端子處的高Vra電壓電平和高Ves電壓電平的因果關系。本質(zhì)上，器件Ml和M2的柵極端子處(在各自的節(jié)點N5和N6處)的電壓波形Vei、Ve2 彼此同相，但與節(jié)點N3處的輸出電壓波形Vlo+(即漏極電壓波形)相差180°相位。(名稱“10”表示“本地振蕩器”。)同樣地，電壓波形Ve3和Ve4同相，但與Vlo-異相。因此，當 Vgi和Ve2達到它們的峰值3/2Vdd時，Vlo+位于波谷0V，并且峰值擺幅是3/2Vdd( = 1. 95V, 對應Vdd= 1.3V)。如圖所示，對于每個MOS器件，每個波長周期，峰值擺幅出現(xiàn)兩次。根據(jù)示例性實施例，通過動態(tài)偏置技術來減小器件M1-M4的柵極到漏極和柵極到源極兩端出現(xiàn)的高電壓擺幅。該技術引起漏極處的緩沖后的輸出電壓翻轉(zhuǎn)180°相位，從而與柵極電壓波形同相。即，作為時間的函數(shù)，柵極電壓的波峰將與漏極電壓的波峰相一致， 而不是與波谷相一致。由此，可以使各個晶體管節(jié)點間的擺幅進入可靠的限度中。圖4是根據(jù)一個示例性實施例的RF緩沖器電路100的示意圖，其中以框圖示出下緩沖器電路部分102b，而以更詳細的電路細節(jié)示出上電路部分10加。上緩沖器電路部分10 對輸入電壓信號Vtank-進行緩沖，而下緩沖器電路部分 102b對輸入電壓信號Vtank+進行緩沖，以分別在輸出節(jié)點N3和N4產(chǎn)生緩沖后的輸出Vlo+ 和Vlo-。此外，為了清楚顯示的目的，僅示出上緩沖器電路部分10 的細節(jié)。應當理解的是，對上緩沖器電路部分10 的描述同樣適用于下緩沖器電路部分102b的操作，并且是對下緩沖器電路部分102b的操作的等同描述。RF緩沖器電路100具有類似于上述緩沖器電路10的電路拓撲，但為了實現(xiàn)CMOS 晶體管對Ml、M2的動態(tài)偏置而進行改動。相比于現(xiàn)有技術的電路，該動態(tài)偏置可以得到改進的可靠性、相位噪聲和/或電流損耗。應用開關SWl和開關SW2以及可變偏壓源110(供應電壓Vp)和可變偏壓源112(供應電壓Vn)來實現(xiàn)動態(tài)偏置。優(yōu)選在更大的集成電路內(nèi)實施RF緩沖器電路100以及本文描述的其它緩沖器電路和VC0。該集成電路可以是諸如移動電話、筆記本電腦、個人數(shù)字助理(PDA)、上網(wǎng)本之類的移動通信設備的一部分。該移動設備可以被配置為利用諸如CDMA、WCDMA、GSM、LTE、藍牙之類的無線技術工作。應當理解的是，這些只是作為示例提供的，而本發(fā)明決非限于與這些技術一起使用。在高擺幅模式狀況期間，向晶體管器件Ml的源極端子供應偏置的開關SWl被切換到地電勢點104。向晶體管M2的源極供應偏置的開關SW2被切換到供應電壓Vdd的電勢源 106。偏置電勢源112供應與Vdd相等的電壓Vn。偏置電勢源110供應位于地電勢的電壓 Vp。在低擺幅模式狀況期間，開關SWl被切換到供應Vdd的電勢源102。開關SW2被切換到地電勢點108。以Vdd/2的電平供應Vp和Vn 二者。因此，在高擺幅模式狀況期間，通過將Ml的源極端子耦合到地，將M2的源極端子耦合到Vdd，將Vp設定在地電勢，并且將Vn設定為Vdd，相比于上述的常規(guī)偏置方案，沿著輸出路徑流動的電流是反轉(zhuǎn)的。由此，輸出電壓波形的相位被翻轉(zhuǎn)180°。作為結(jié)果，Vlo+與Vgi和Vg2同相。這減小了相互連接的MOS器件的Vra和Ves的峰值電壓擺幅，從而使得該器件的可靠性更高。同樣的偏置用于RF緩沖器電路100的下緩沖器電路部分102b中以對差分輸入 Vtank+進行緩沖，并且產(chǎn)生緩沖后的輸出Vlo-，該緩沖后的輸出Vlo-與下緩沖器電路部分 102b中的MOS器件的柵極端子處的電壓波形同相。在低擺幅模式狀況期間，該偏置基本上與圖1的緩沖器電路10中使用的偏置相同 (即，Ml的源極連接到Vdd，M2的源極接地，Vp = Vn = Vdd/2)。因此，在相位噪聲、電流損耗、調(diào)諧范圍等方面實現(xiàn)了與圖1的緩沖器電路10相同或基本上相同的性能。圖5是根據(jù)另一個示例性實施例的RF緩沖器電路100'的示意圖，其中以框圖示出上緩沖器電路部分102'和下緩沖器電路部分102"，并且還以更詳細的電路細節(jié)示出上緩沖器電路部分102'。來自VCO核心電路或類似物的差分電壓Vtank-和Vtank+被施加到相應的緩沖器電路部分102'和102"，以提供緩沖后的輸出Vlo+和Vlo-。將RF緩沖器電路100'與圖4的RF緩沖器電路100相比較，由一對開關SWpl和 Sffp2代替開關SWl ；并且由一對開關SWnl和SWn2代替開關SW2。開關SWpl耦合在PMOS 器件Ml的源極和電壓源Vdd之間。開關SWp2耦合在Ml的源極端子和地電勢點104之間。 開關SWn2和SWnl同樣地分別耦合到Vdd和地，并且耦合到M2的源極端子。RF緩沖器電路 100的可變電壓源110和112每個被分別實施為兩個位置翻轉(zhuǎn)型開關SWa'和SWb'。開關 Sffa'在供應Vdd/2的電壓源113和接地點114之間切換。開關SWb'在分別供應Vdd和 Vdd/2的電壓源117和電壓源118之間切換。RF緩沖器電路100'設置有振幅檢測器/控制器120，該振幅檢測器/控制器120 檢測輸入節(jié)點W處的Vtank-的平均振幅水平，并且根據(jù)檢測到的振幅來控制開關SWpl、 SWp2、Sffn 1、Sffn2、Sffa ‘禾口 SWb ‘的開關位置。當振幅檢測器/控制器120檢測到Vtank-的平均振幅超過預定的閾值時，這表示高擺幅模式狀況生效。然后，振幅檢測器/控制器120命令開關SWp2和SWn2閉合，命令開關SWpl和SWnl斷開，命令SWa'切換到地并且SWb‘切換到Vdd。當Vtank-的平均振幅低于該閾值時，RF緩沖器電路100'處于低擺幅模式狀況，并且振幅120命令這些開關切換到它們的相反位置。由于Vtank-和Vtank+是差分電壓對，因此它們具有基于絕對電壓基準的相同的平均振幅。因此，可以使用同一單元120或不同的單元來檢測下緩沖器電路部分 102"中的Vtank+振幅，并且相應地命令其中的開關。圖6A和圖6B示出了圖5的上緩沖器電路部分102'中示出的分別用于實施兩個開關模塊SWa"和Sffb"的示意圖。開關模塊SWa"由開關SWal和SWa2組成，該開關SWal和SWa2在振幅檢測器/控制器120的控制下，一起選擇性地將電阻器Rl切換到地或Vdd/2。同樣地，開關模塊Sffb" 包括開關SWbl和SWb2以將電阻R2器在Vdd和Vdd/2之間切換。在此需要注意的是，諸如圖6A和圖6B中的開關以及圖5中的開關SWpl、Sffp2之類的所有的開關，優(yōu)選被添加在電容不重要并且它們將不影響電路的Q值的節(jié)點中。開關的尺寸可以由導通電阻和可用面積來決定。緩沖器電路100所位于的集成電路面積通常由AC耦合電容器Ca、Cb所主導，而不是由有源器件主導。因此，“面積打擊(area hit)，，( S卩，由于諸如SWpl、Sffal等附加開關所致的其它可用面積或額外所需面積的損失)很小。圖7A和圖7B示出了用于實施圖5所示的振幅檢測器/控制器120' ,120"的替代示例性實施例。振幅檢測器/控制器120 ’由比較器122組成，比較器122根據(jù)施加到其兩個輸入端口的電壓的差來提供邏輯電平輸出。差分電壓Vtank-被施加到第一輸入端口。第二輸入端口連接到供應預定閾值Vthresh的電勢源123。當Vtank-的平均電平超過Vthresh 時，這表示高擺幅模式狀況，并且邏輯高(或低)被輸出和施加到每個開關SWpl、Sffnl等， 以根據(jù)它們在高擺幅模式狀況中的正確的位置來控制它們。當Vthresh超過Vtank-時，相反的邏輯電平被提供給這些開關，以在低擺幅模式狀況中實施指定的開關位置。同樣，圖7B的振幅檢測器/控制器120"的替代示例性實施例包括比較器122，該比較器122將輸入電壓Vtank-(或Vtank+)的平均電平與閾值Vthresh相比較，并且相應地供應邏輯電平輸出。然而，該邏輯輸出被施加到處理器124，處理器124轉(zhuǎn)而輸出命令給各個電路開關，以在高擺幅模式狀況和低擺幅模式狀況中執(zhí)行必要的開關控制。另外，從由處理器124控制的可變閾值發(fā)生器128供應該閾值電壓Vthresh。例如，可以將外部命令施加給處理器124以設定用于Vthresh的所選電平。例如，可以確定該所選電平以優(yōu)化或權(quán)衡在特定條件下的諸如相位噪聲、功耗和調(diào)諧范圍之類的性能參數(shù)。還應用存儲器1 來存儲指令，處理器1 執(zhí)行該指令以實現(xiàn)其功能。圖8A和圖8B是分別示出圖1和圖4 (和圖5)所示的RF緩沖器電路的各個對應晶體管端子處的示例性電壓波形的曲線圖。在此，對出現(xiàn)在示例的RF緩沖器電路中各個節(jié)點處的測量電壓波形進行顯示以說明該示例性實施例的潛在優(yōu)點。電壓VS1、VD1和Vei分別表示在高擺幅模式狀況下工作的各個緩沖器電路中的晶體管器件Ml的源極、漏極和柵極端子處的測量電壓。圖8A示出了圖1中的RF緩沖器電路10的結(jié)果；并且圖8B示出了圖4和圖5中的RF緩沖器電路100 和100' 二者的結(jié)果。盡管僅示出了 PMOS器件Ml的結(jié)果，但是對于NMOS器件M2以及在任何下緩沖器電路部分(例如緩沖器電路部分14和102")中的MOS器件而言，也應當能夠預期這些圖中的重要節(jié)點間的峰值電壓擺幅。在該示例中，使用1.3V的偏置電壓Vdd。如上所述，如果來自柵極到漏極的端子、柵極到源極的端子和漏極到源極的端子的最大電壓擺幅超過了可靠限度，則可能損害M0SFETS的可靠性。因此，本文公開的示例性實施例被設計為減小這些擺幅并且由此增強可靠性。如在圖8A中所看到的，在常規(guī)的RF緩沖器電路10中，當Vei擺動到其位于約1. 7V的最大值時，Vm位于OV的相反相位電平。當 Vgi位于波谷-0. 5V時，Vdi和Vsi均位于+1. 3V。因此，最大的柵極到漏極的電壓擺幅是從1. 3V到-0. 5V，等于1. 8V。最大的柵極到源極的擺幅V額x也是1. 8V。VDS,Mx是1. 3V。關于圖8B所示的示例性RF緩沖器電路100和100'，當Vgi達到峰值1. 3V，Vdi也達到同樣的電平。當Vgi達到波谷-1. 3V時，Vm和Vsi均是OV。因此，在該示例中，Vgd,體、 VGS,MX以及VDS,MX均被測量為1. 3V，比起電路10中的那些有了顯著改進。也預期了電路100 和100'在相位噪聲性能上的改進。在VCO應用的上下文中已經(jīng)描述了 RF緩沖器電路的上述示例性實施例。然而， 根據(jù)本發(fā)明的RF緩沖器電路可以具有其它應用。應當理解的是，例如，緩沖器電路100或
1100'可以被用作收發(fā)器的TX鏈的可變增益部分的一部分，緩沖器電路100或100'或者可以被用在pre-DA (激勵放大器)部分中，或者被用作上變頻器的LO緩沖器(即，隨著Pout 的改變而減小功率)。緩沖器電路100、100'也可以用作RX鏈中的增益狀態(tài)切換結(jié)構(gòu)的一部分，即在低噪聲放大器(LNA)內(nèi)。在另一個應用中，諸如緩沖器電路100、100'等緩沖器電路可以用作M)緩沖器， 用于將高功率改變?yōu)榈凸β剩蛘弋敱贿B接到具有不同電壓擺幅的多個輸入端時使用。在另一個應用中，諸如緩沖器電路100、100'等緩沖器電路可以用于驅(qū)動可變負載，例如在芯片間的時鐘分配應用中(如筆記本電腦中的ADC時鐘發(fā)生器)。雖然上述的示例性實施例和相應的圖已經(jīng)描述了 CMOS晶體管電路的使用，但是本領域技術人員將清楚地理解，本文解釋的原理也可以被應用到BJT晶體管電路以提供本文所討論的相同或相似的益處。本領域的技術人員應理解的是，可以使用任何各種不同的技術和技藝來表示信息和信號。例如，在貫穿上面的描述中提及的數(shù)據(jù)、指令、命令、信息、信號、比特、符號和芯片可以由電壓、電流、電磁波、磁場或粒子、光場或粒子、或者其任意組合來表示。本領域的技術人員還將意識到結(jié)合本文公開的實施例來描述的各種說明性的邏輯塊、模塊、電路和算法步驟均可以被實現(xiàn)成電子硬件、計算機軟件或其組合。為了清楚地說明硬件和軟件之間的可互換性，上面對各種說明性的部件、塊、模塊、電路和步驟均已被總體圍繞它們的功能進行了描述。至于這樣的功能是被實現(xiàn)成硬件還是被實現(xiàn)成軟件，則取決于特定的應用和對整個系統(tǒng)所施加的設計約束。熟練的技術人員可以針對每個特定應用，以不同的方式實現(xiàn)所描述的功能，但是，這樣的實現(xiàn)決策不應解釋為造成對本發(fā)明的示例性實施例的范圍的背離?？梢岳帽辉O計用于執(zhí)行本文所述功能的通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或其它可編程邏輯器件、分立門或者晶體管邏輯、分立硬件組件或者其任意組合，來實現(xiàn)或執(zhí)行結(jié)合本文公開的示例性實施例所描述的各種說明性的邏輯塊、模塊和電路。通用處理器可以是微處理器，但是可替代地，該處理器也可以是任何常規(guī)的處理器、控制器、微控制器或者狀態(tài)機。處理器也可以被實現(xiàn)為計算設備的組合，例如，DSP和微處理器的組合、多個微處理器、一個或多個微處理器與DSP內(nèi)核的結(jié)合，或者任何其它這樣的配置。與本文公開的實施例相聯(lián)系的所描述的方法或者算法的步驟可以直接在硬件、 由處理器執(zhí)行的軟件模塊或這兩者的組合中實施。軟件模塊可以存在于隨機存取存儲器 (RAM)、閃存、只讀存儲器(ROM)、電可編程ROM(EPROM)、電可擦寫可編程ROM (EEPROM)、寄存器、硬盤、移動磁盤、CD-ROM或者本領域熟知的任何其它形式的存儲介質(zhì)中。示例性的存儲介質(zhì)耦合到處理器，以使該處理器能夠從該存儲介質(zhì)讀取信息，并且能夠向該存儲介質(zhì)寫入信息?？商娲兀鎯橘|(zhì)也可以被集成到該處理器中。處理器和存儲介質(zhì)可以存在于 ASIC中。該ASIC可以存在于用戶終端中。可替代地，處理器和存儲介質(zhì)也可以作為分立組件存在于用戶終端中。在一個或多個示例性實施例中，所描述的功能可以在硬件、軟件、固件或其任意組合中實現(xiàn)。如果在軟件中實現(xiàn)，則可以將這些功能作為一個或多個指令或代碼存儲在計算機可讀介質(zhì)上或通過計算機可讀介質(zhì)傳送。計算機可讀介質(zhì)包括計算機存儲介質(zhì)和通信介質(zhì)二者，通信介質(zhì)包括有助于計算機程序從一個位置轉(zhuǎn)移到另一個位置的任意介質(zhì)。存儲介質(zhì)可以是能夠由計算機存取的任意可用介質(zhì)。通過舉例而非限制的方式， 這樣的計算機可讀介質(zhì)可以包括RAM、ROM、EEPROM、CD-ROM或其它光盤存儲器、磁盤存儲器或其它磁存儲設備、或者能夠用于以指令或數(shù)據(jù)結(jié)構(gòu)的形式承載或存儲期望的程序代碼并且能夠由計算機進行存取的任何其它介質(zhì)。此外，任何連接可以適當?shù)乇环Q為計算機可讀介質(zhì)。例如，如果軟件是使用同軸電纜、光纖光纜、雙絞線、數(shù)字用戶線(DSL)或者諸如紅外線、無線電和微波之類的無線技術從網(wǎng)站、服務器或其它遠程源發(fā)送的，則同軸電纜、光纖光纜、雙絞線、DSL或者諸如紅外線、無線電和微波之類的無線技術被包括在介質(zhì)的定義中。 本文使用的盤和碟包括壓縮碟(⑶)、激光碟、光碟、數(shù)字多功能碟(DVD)、軟盤和藍光碟，其中，盤通常以磁性方式再現(xiàn)數(shù)據(jù)，而碟利用激光以光學方式復制數(shù)據(jù)。上述各項的組合也應該被包括在計算機可讀介質(zhì)的范圍內(nèi)。提供了所公開的示例性實施例的上述描述以使任何本領域技術人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些示例性實施例的各種修改對于本領域技術人員來說將是顯而易見的， 并且本文定義的總體原理可以應用于其它實施例而不背離本發(fā)明的精神或范圍。因此，本發(fā)明并非限于本文所示的實施例，而是旨在與本文所公開的原理和新穎特征最廣泛范圍地
相一致。
權(quán)利要求
1.一種RF緩沖器電路，包括第一晶體管和第二晶體管；以及動態(tài)偏置電路，使得基于所述第一晶體管和所述第二晶體管中的一個或另一個的輸入電壓擺幅狀況，所述第一晶體管和所述第二晶體管上的緩沖后的輸出電壓基本上與所述第一晶體管或所述第二晶體管的輸入端子處的振蕩電壓同相，或者基本上與所述振蕩電壓異相。
2.一種耦合到VCO核心電路的輸出端的RF緩沖器電路，所述RF緩沖器電路包括兩個緩沖器電路部分，每個緩沖器電路部分包括用于檢測在其多個輸入端子處的高擺幅模式狀況和低擺幅模式狀況的模塊；以及用于通過控制所述RF緩沖器電路的偏置電壓來對所檢測的擺幅模式狀況進行響應以便使輸出端子處的電壓與偏置輸入端子處的電壓相位對準的模塊。
3.如權(quán)利要求2所述的RF緩沖器電路，其中，用于檢測的所述模塊包括振幅檢測器/ 控制器。
4.如權(quán)利要求2所述的緩沖器電路，其中，用于響應的所述模塊包括分別連接到第一晶體管和第二晶體管的第一切換電路和第二切換電路。
5.如權(quán)利要求4所述的RF緩沖器電路，其中，所述第一切換電路連接到所述第一晶體管的源極，并且所述第二切換電路連接到所述第二晶體管的源極。
6.如權(quán)利要求5所述的RF緩沖器電路，其中，所述第一切換電路在高擺幅模式狀況期間被切換到地電勢點，并且所述第一切換電路在低擺幅模式狀況期間被切換到第一偏置電勢源。
7.如權(quán)利要求5所述的RF緩沖器電路，其中，所述第二切換電路在高擺幅模式狀況期間被切換到第二偏置電勢源，并且所述第二切換電路在低擺幅模式狀況期間被切換到地。
8.如權(quán)利要求4所述的RF緩沖器電路，其中，用于響應的所述模塊還包括用于分別改變被施加在所述第一晶體管和所述第二晶體管的柵極處的偏置電勢的模塊。
9.如權(quán)利要求8所述的RF緩沖器電路，其中，用于改變的所述模塊包括第一可變偏壓源和第二可變偏壓源，所述第一可變偏壓源和所述第二可變偏壓源分別經(jīng)由第一電阻器和第二電阻器連接到對應的第一晶體管和第二晶體管的柵極處。
10.如權(quán)利要求8所述的RF緩沖器電路，其中，用于改變的所述模塊包括第一開關塊和第二開關塊。
11.如權(quán)利要求10所述的RF緩沖器電路，其中，所述第一開關塊在高擺幅模式狀況期間被切換到地114，并且所述第一開關塊在低擺幅模式狀況期間被切換到第一偏置電勢源的電壓的一半。
12.如權(quán)利要求10所述的RF緩沖器電路，其中，所述第二開關塊在高擺幅模式狀況期間被切換到第一偏置電勢源的電壓，并且所述第二開關塊在低擺幅模式狀況期間被切換到所述第一偏置電勢源的電壓的一半。
13.如權(quán)利要求3所述的RF緩沖器電路，其中，去往所述RF緩沖器電路的輸入是一對差分振蕩電壓信號。
14.如權(quán)利要求3所述的RF緩沖器電路，其中，所述振幅檢測器/控制器包括比較器。
15.如權(quán)利要求2所述的RF緩沖器電路，其中，所述振幅檢測器/控制器包括比較器、處理器、存儲器和可變閾值發(fā)生器。
16.一種RF緩沖器電路，包括具有各自的輸入端子的第一電路部分和第二電路部分，第一振蕩電壓和第二振蕩電壓分別被施加在所述各自的輸入端子處； 每個電路部分包括串聯(lián)耦合的第一晶體管和第二晶體管，其中所述第一晶體管的第一輸出端子在所述緩沖器電路的第一輸出端子處耦合到所述第二晶體管的第一輸出端子，所述緩沖器電路的第一輸出端子提供緩沖后的振蕩輸出電壓；第一電容器和第二電容器，所述第一電容器和所述第二電容器耦合在所述輸入端子與所述第一晶體管和所述第二晶體管的各自柵極端子之間；以及動態(tài)偏置電路，其用于動態(tài)偏置所述第一晶體管的第二輸出端子和所述第二晶體管的第二輸出端子，以使所述緩沖后的振蕩輸出電壓與所述第一晶體管和所述第二晶體管的柵極端子處的振蕩電壓相位對準。
17.權(quán)利要求16所述的RF緩沖器電路，其中，所述動態(tài)偏置電路包括第一開關，其用于將所述第一晶體管的所述第二輸出端子在第一偏置電勢源與地電勢點之間切換；第二開關，其用于將所述第二晶體管的所述第二輸出端子在第二偏置電勢源與地電勢點之間切換；其中，在高擺幅模式狀況期間，所述第一開關被切換到所述地電勢點并且所述第二開關被切換到所述第二偏置電勢源，并且在低擺幅模式狀況期間，所述第一開關被切換到所述第一偏置電勢源并且所述第二開關被切換到所述地電勢點。
18.權(quán)利要求16所述的RF緩沖器電路，其中，所述輸入端子處的所述第一振蕩電壓和所述第二振蕩電壓是一對差分電壓。
19.一種RF緩沖器電路，包括具有各自的輸入端子的第一電路部分和第二電路部分，第一振蕩電壓和第二振蕩電壓分別被施加在所述各自的輸入端子處； 每個電路部分包括串聯(lián)耦合的第一 MOS器件和第二 MOS器件，其中所述第一 MOS器件的第一輸出端子在所述RF緩沖器電路的第一輸出端子處耦合到所述第二 MOS器件的第一輸出端子，所述RF 緩沖器電路的第一輸出端子提供緩沖后的振蕩輸出電壓；第一電容器和第二電容器，所述第一電容器和所述第二電容器耦合在所述輸入端子與所述第一 MOS器件和所述第二 MOS器件的各自柵極端子之間；以及動態(tài)偏置電路，其耦合到所述第一 MOS器件和所述第二 MOS器件的第二端子； 其中，在高擺幅模式狀況期間，以第一低電勢電平對所述第一 MOS器件的所述第二輸出端子進行偏置，并且以第一高電勢電平對所述第二 MOS器件的所述第二輸出端子進行偏置；以及在低擺幅模式狀況期間，以第二高電勢電平對所述第一 MOS器件的所述第二輸出端子進行偏置，并且以第二低電勢電平對所述第一 MOS器件的所述第二輸出端進行偏置。
20.如權(quán)利要求19所述的RF緩沖器電路，其中在所述高擺幅模式狀況期間，所述第一 MOS器件的柵極經(jīng)由第一偏置路徑連接到第三低電勢電平，并且所述第二 MOS器件的柵極經(jīng)由第二偏置路徑連接到第三偏置電勢源；以及在所述低擺幅模式狀況期間，所述第一 MOS器件的柵極經(jīng)由所述第一偏置路徑連接到第四高電勢電平，并且所述第二 MOS器件的柵極經(jīng)由所述第二偏置路徑連接到所述第四高電勢電平。
21.如權(quán)利要求20所述的RF緩沖器電路，其中，所述第一偏置路徑和所述第二偏置路徑均包含電阻性元件。
22.如權(quán)利要求20所述的RF緩沖器電路，其中所述第一低電勢電平、所述第二低電勢電平和所述第三低電勢電平均是地電勢；并且所述第一高電勢電平、所述第二高電勢電平和所述第三高電勢電平是等電勢Vdd的電平，并且所述第四高電勢電平基本上是Vdd/2。
23.如權(quán)利要求19所述的RF緩沖器電路，還包括振幅檢測器/控制器，其用于檢測所述高擺幅模式狀況和所述低擺幅模式狀況并且控制所述第一 MOS器件和所述第二 MOS器件的所述動態(tài)偏置。
24.如權(quán)利要求19所述的RF緩沖器電路，其中，所述第一MOS器件是PMOS器件，并且所述第二 MOS器件是NMOS器件。
25.如權(quán)利要求19所述的RF緩沖器電路，其中，所述輸入端子處的所述第一振蕩電壓和所述第二振蕩電壓是一對差分電壓。
26.如權(quán)利要求19所述的RF緩沖器電路，其中，所述第一偏置電勢源和所述第二偏置電勢源是公共的偏置電勢源。
27.如權(quán)利要求19所述的RF緩沖器電路，還包括與之組合的VCO核心電路，所述VCO 核心電路用于提供所述第一差分電壓和所述第二差分電壓。
28.如權(quán)利要求19所述的RF緩沖器電路，其中，所述RF緩沖器電路形成在單個CMOS 集成電路上。
29.如權(quán)利要求19所述的RF緩沖器電路，其中，所述RF緩沖器電路是無線通信設備的一部分。
全文摘要
用于壓控振蕩器(VCO)的RF緩沖器電路包括動態(tài)偏置電路以選擇性對輸出電壓波形的相位進行翻轉(zhuǎn)。在CMOS的實施方式中，在輸出路徑上應用PMOS/NMOS對。在高(電壓)擺幅模式狀況期間，對輸出的相位進行翻轉(zhuǎn)使得輸出波形與出現(xiàn)在PMOS/NMOS對的柵極處的電壓同相。由此該技術減小了柵極到漏極的峰值電壓，并且允許采用經(jīng)得起低相位噪聲和低功耗的配置的MOS器件的可靠性提高。
文檔編號H03K17/687GK102577123SQ201080047529
公開日2012年7月11日 申請日期2010年10月21日 優(yōu)先權(quán)日2009年10月21日
發(fā)明者C·米什拉, R·蘭加拉詹 申請人:高通股份有限公司