專利名稱：鎖存器電路、觸發(fā)器電路以及分頻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及鎖存器電路、觸發(fā)器電路以及分頻器。
背景技術(shù)：
分頻器在現(xiàn)代電子技術(shù)中得到了廣泛應(yīng)用。它們通常用于例如信號(hào)傳送器或接收 器，但是也可以在諸如例如微控制器或微芯片的時(shí)鐘驅(qū)動(dòng)電子器件的背景下得到應(yīng)用。
經(jīng)常使用以提供期望的頻率劃分的方式布置的鎖存器電路來(lái)構(gòu)造分頻器。特別 地，鎖存器電路可被組合為觸發(fā)器，所述觸發(fā)器可在分頻器和其它器件中被使用。在很多情 況下，晶體管被用作觸發(fā)器器件的組件。觸發(fā)器電路和分頻器通常具有操作的優(yōu)選頻率范 圍并且特別是給定的共振頻率或取決于電子組件的特性的自身振蕩頻率。這些頻率可能示 出由于外部或內(nèi)部問題而產(chǎn)生的隨時(shí)間的漂移行為。
在W02009/115865A1中，描述了一種用于分頻器的鎖存器模塊，其中電流注入器 提供晶體管的感測(cè)對(duì)和晶體管的再生對(duì)的非對(duì)稱操作以改變分頻器的自身振蕩頻率。發(fā)明內(nèi)容
本發(fā)明提供了如所附獨(dú)立權(quán)利要求中描述的鎖存器電路、觸發(fā)器電路以及分頻器。
本發(fā)明的具體實(shí)施例在所附權(quán)利要求中被闡述。
本發(fā)明的這些或其它方面根據(jù)在下文中描述的實(shí)施例將顯而易見并且參考在下 文中描述的實(shí)施例被闡明。


將參考附圖僅僅通過舉例的方式來(lái)描述本發(fā)明的進(jìn)一步細(xì)節(jié)、方面和實(shí)施例。在 附圖中，相同的附圖標(biāo)記被用于表示相同的或功能相似的元素。為了簡(jiǎn)便以及清晰而圖示 了附圖中的元素，并且附圖中的元素不一定按比例繪制。
圖1示意性地示出鎖存器電路的例子。
圖2示意性地示出在理想條件下的鎖存器電路的行為。
圖3示意性地示出經(jīng)受溫度漂移的鎖存器電路的行為。
圖4示意性地示出經(jīng)受帶有附加的感測(cè)電流的溫度漂移的鎖存器電路的行為。
圖5示意性地示出在感測(cè)和存儲(chǔ)時(shí)段當(dāng)采用溫控調(diào)諧電流時(shí)電流的時(shí)間行為。
圖6示出了當(dāng)使用與溫度有關(guān)的調(diào)諧電壓時(shí)包括鎖存器電路的分頻器的自身振 蕩頻率如何改變的測(cè)量結(jié)果。
圖7示意性地示出利用了兩個(gè)鎖存器的基于觸發(fā)器的分頻器。
具體實(shí)施方式
由于本發(fā)明說明的實(shí)施例可能大部分是使用本領(lǐng)域技術(shù)人員已知的電子組件和電路實(shí)現(xiàn)的，所以將不會(huì)在比上述所說明的認(rèn)為有必要的程度大的任何程度上解釋細(xì)節(jié)， 以便于對(duì)本發(fā)明基本概念的理解以及認(rèn)識(shí)并且為了不混淆或偏離本發(fā)明的教導(dǎo)。在說明書的上下文中，可假定能夠接通和斷開電流的任何器件可能還能夠控制被轉(zhuǎn)變的電流的強(qiáng)度?？梢曰诳刂齐娏骰蚩刂齐妷簛?lái)執(zhí)行電流強(qiáng)度控制和/或轉(zhuǎn)變，例如在晶體管的背景下?？梢赃B續(xù)地執(zhí)行電流的控制。如在下面所描述的鎖存器電路可與類似鎖存器電路或其它鎖存器電路組合以形成例如觸發(fā)器電路，特別是分頻器的觸發(fā)器電路。
圖1示意性地示出了鎖存器電路10。鎖存器電路10可以包括感測(cè)布置12和存儲(chǔ)布置14。
感測(cè)布置12可以包括感測(cè)部分，該感測(cè)部分可以包括一個(gè)或多個(gè)感測(cè)晶體管，所述一個(gè)或多個(gè)感測(cè)晶體管適于感測(cè)輸入信號(hào)并且適于基于感測(cè)到的輸入信號(hào)來(lái)提供第一信號(hào)。正如在圖1中所示出的，感測(cè)部分可以包括感測(cè)晶體管T1和T2，所述感測(cè)晶體管T1 和T2可以被視為鎖存器電路10的晶體管的輸入差分對(duì)?？梢允遣罘中盘?hào)的輸入信號(hào)可以具有分量D和Dn。時(shí)鐘電路10可以具有對(duì)應(yīng)的端子以接收輸入信號(hào)和其分量?？烧J(rèn)為感測(cè)布置12包括感測(cè)布置開關(guān)器件16。所述感測(cè)布置開關(guān)器件16可以被連接或可連接到第一電流源18。感測(cè)布置開關(guān)器件16可適于基于第一時(shí)鐘信號(hào)CLK來(lái)接通或斷開感測(cè)布置 12的電流。特別是，開關(guān)器件16可適于接通或斷開源自第一電流源、流到感測(cè)部分和感測(cè)晶體管的電流?？梢曰谳斎胄盘?hào)在感測(cè)部分處接轉(zhuǎn)感測(cè)部分的電流，所述輸入信號(hào)可以向感測(cè)部分或感測(cè)部分的組件提供控制電壓 和控制電流?？梢栽诟袦y(cè)布置開關(guān)器件16與感測(cè)部分和感測(cè)晶體管 \、Τ2之間提供使得電流L能夠流動(dòng)的電氣連接?？捎傻谝浑娏髟?18至少部分地提供電流1-可認(rèn)為感測(cè)部分和感測(cè)布置開關(guān)器件16構(gòu)成感測(cè)布置12的單獨(dú)的部分，感測(cè)布置開關(guān)器件16被連接到感測(cè)部分以轉(zhuǎn)變和控制相應(yīng)地到感測(cè)部分的電流的流動(dòng)。
存儲(chǔ)布置14可以包括存儲(chǔ)部分。所述存儲(chǔ)部分可以包括一個(gè)或多個(gè)存儲(chǔ)晶體管， 所述一個(gè)或多個(gè)存儲(chǔ)晶體管適于存儲(chǔ)由感測(cè)布置12提供的第一信號(hào)并且適于基于第一信號(hào)來(lái)提供第二信號(hào)。圖1中所示出的鎖存器電路10可以包括存儲(chǔ)晶體管Τ3、Τ4。晶體管T3 和T4可被認(rèn)為是鎖存器電路10的晶體管的再生對(duì)。存儲(chǔ)布置14可以包括被連接或可連接到第一電流源18或第二電流源的信號(hào)布置開關(guān)器件20。存儲(chǔ)布置開關(guān)器件20可適于基于第二時(shí)鐘信號(hào)來(lái)接通或斷開到存儲(chǔ)部分和存儲(chǔ)電阻器或晶體管的再生對(duì)的電流。電流可以源自存儲(chǔ)布置所連接到的電流源?？梢栽诖鎯?chǔ)布置開關(guān)器件16與存儲(chǔ)部分和存儲(chǔ)晶體管 T3和T4之間提供使得電流Ih能夠流動(dòng)的電氣連接。可認(rèn)為存儲(chǔ)部分和存儲(chǔ)布置開關(guān)器件 20構(gòu)成存儲(chǔ)布置14的單獨(dú)的部分，存儲(chǔ)布置開關(guān)器件20被連接到存儲(chǔ)部分以控制相應(yīng)地到存儲(chǔ)部分的電流的流動(dòng)。
第二時(shí)鐘信號(hào)可以是第一時(shí)鐘信號(hào)CLK的補(bǔ)充。在圖1的情況下，時(shí)鐘信號(hào)CLK 的補(bǔ)充被表示為CLKn。鎖存器電路10可以包括用于接收例如時(shí)鐘信號(hào)CLK和CLKn的時(shí)鐘信號(hào)的對(duì)應(yīng)端子。偏置電壓Vb可以經(jīng)由包括適合電阻器22的電路應(yīng)用于時(shí)鐘信號(hào)CLK和補(bǔ)充CLKn,以偏置這些信號(hào)。
鎖存器電路10還可以包括被連接或可連接到溫度傳感器的調(diào)諧布置24。調(diào)諧布置24適于基于由溫度傳感器提供的溫度信號(hào)來(lái)偏置感測(cè)布置和/或存儲(chǔ)布置的電流。特別是，調(diào)諧布置24可適于偏置到感測(cè)部分和/或到存儲(chǔ)部分的電流?？烧J(rèn)為溫度信號(hào)表示鎖存器電路10或鎖存器電路10是其一部分的電子器件的組件的實(shí)際溫度。調(diào)諧布置24 可適于基于溫度信號(hào)將提供用于偏置感測(cè)布置12的電流的調(diào)諧電流It提供到感測(cè)布置12 和感測(cè)部分和/或存儲(chǔ)布置14和存儲(chǔ)部分?？烧J(rèn)為調(diào)諧布置24被連接或可連接到第一電流源、第二電流源或第三電流源。第三電流源可與第一電流源18和/或第二電流源相同。 調(diào)諧電流It可以基于由調(diào)諧布置24所連接到的電流源提供的電流。特別是，調(diào)諧布置24 可適于轉(zhuǎn)變、控制或連續(xù)地控制由第一電流源、第二電流源或第三電流源提供的電流以將其作為調(diào)諧電流It提供?？上胂蟮絾我浑娏髟幢挥米鞯谝浑娏髟?、第二電流源和第三電流源，在該情況下如圖1中所示出的只有一個(gè)電流源18存在。第一電流源和/或第二電流源和/或第三電流源可彼此獨(dú)立。電源軌Vra和V。?？杀徊贾贸商峁┎僮麟妷汉碗娏?。調(diào)諧布置24可適于接收作為電壓Vtune的溫度信號(hào)。
時(shí)鐘信號(hào)CLK可被提供給晶體管T5,所述晶體管T5可被視為感測(cè)布置開關(guān)器件16 的一部分。時(shí)鐘信號(hào)的補(bǔ)充CLKn可被提供給晶體管T6,所述晶體管T6可被視為存儲(chǔ)布置開關(guān)器件20的一部分。開關(guān)器件16、20的晶體管T5和T6可以作為柵極晶體管操作并且可被連接到電源軌晶體管T5可以在時(shí)鐘脈沖CLK的上升沿處接通從電流源18到感測(cè)布置 12的感測(cè)晶體管T1和T2的電流，流過柵極晶體管T5的電流代表感測(cè)布置12的電流仁的至少一部分。存儲(chǔ)開關(guān)柵極晶體管T6可以在時(shí)鐘信號(hào)的補(bǔ)充CLKn的上升沿處接通從電流源18到存儲(chǔ)晶體管T3和T4的電流。在晶體管T5、和感測(cè)布置開關(guān)器件16、感測(cè)布置12或感測(cè)部分被接通的時(shí)間期間，晶體管T6可被斷開。如果響應(yīng)于時(shí)鐘信號(hào)的補(bǔ)充CLKn的一個(gè)沿，特別是上升沿而接通晶體管T6、和存儲(chǔ)布置開關(guān)器件20、存儲(chǔ)布置12或存儲(chǔ)部分，則可以斷開感測(cè)布置12的感測(cè)布置開關(guān)器件16和柵極晶體管T5。還可以通過不同的時(shí)鐘信號(hào)而不是時(shí)鐘信號(hào)CLK的補(bǔ)充來(lái)控制晶體管T6和存儲(chǔ)布置開關(guān)器件20。
不是或除了一個(gè)或多個(gè)開關(guān)器件16、20的柵極晶體管，使用能夠轉(zhuǎn)變電流的任何類型的 器件可能是可行的。感測(cè)布置12和感測(cè)部分正感測(cè)輸入信號(hào)期間的時(shí)段可以被稱作感測(cè)時(shí)段或感測(cè)階段。在存儲(chǔ)布置14存儲(chǔ)由感測(cè)部分提供的信號(hào)期間的時(shí)段可被稱為存儲(chǔ)時(shí)段或存儲(chǔ)階段。通過利用調(diào)諧布置24和偏置電流水平，時(shí)段長(zhǎng)度不是僅僅由外部時(shí)鐘信號(hào)確定的。在感測(cè)布置開關(guān)器件16和感測(cè)部分之間流動(dòng)的電流^可被視為感測(cè)布置的電流。在存儲(chǔ)布置開關(guān)器件20和存儲(chǔ)部分之間流動(dòng)的電流Ih可被視為存儲(chǔ)布置的電流。
可以任何合適的方式執(zhí)行開關(guān)器件16、20和柵極晶體管T5和T6的觸發(fā)。開關(guān)器件和晶體管可以例如通過上升沿或下降沿被電平觸發(fā)或觸發(fā)。例如可以通過上升沿或下降沿觸發(fā)柵極晶體管T5和T6中的一個(gè)以及通過另一沿或通過電平觸發(fā)另一柵極晶體管。感測(cè)布置12和存儲(chǔ)布置14可以在觸發(fā)器，特別是D-觸發(fā)器中操作。感測(cè)布置開關(guān)器件16 和/或存儲(chǔ)布置開關(guān)器件20可適于轉(zhuǎn)變、控制和/或連續(xù)地控制到傳感器部分和存儲(chǔ)部分的電流。
鎖存器電路10可以包括用于產(chǎn)生差分輸出信號(hào)的電平移位模塊26,其中分量Q、 Qn在鎖存器電路10的對(duì)應(yīng)的輸出端子處。特別是，電平移位模塊可以包括晶體管T7和Τ8。 晶體管T7和T8的射極可以經(jīng)由連接到存儲(chǔ)晶體管Τ3、Τ4的基極的節(jié)點(diǎn)被連接到電源軌νεε。 晶體管T7、T8的集電極可被連接到電源軌V。。。感測(cè)布置12的晶體管1\、T2和存儲(chǔ)布置14 的T3和T4的集電極可經(jīng)由適合的電阻器13、17被連接到電源軌V。。。提供在晶體管1\、T3 和T7之間的連接的節(jié)點(diǎn)15可以被布置在感測(cè)部分的晶體管T1的集電極和電阻器13之間。在節(jié)點(diǎn)15和晶體管T7的基極之間可被布置帶有到晶體管T3的集電極分支的另一個(gè)節(jié)點(diǎn)。 在感測(cè)部分的晶體管T2和電阻器17之間可被布置節(jié)點(diǎn)19，從而提供了在晶體管T2、T4和 T8之間的連接。另一個(gè)節(jié)點(diǎn)可被布置在節(jié)點(diǎn)19和晶體管T8的基極之間，到晶體管T4的集電極的連接可以從該節(jié)點(diǎn)分叉。輸入信號(hào)D和Dn可以被提供給晶體管T1和T2的基極。時(shí)鐘信號(hào)CLK和CLKn可應(yīng)用到柵極晶體管T5和T6的基極以使得能夠轉(zhuǎn)變和控制感測(cè)布置12 和存儲(chǔ)布置14的電流。存儲(chǔ)部分可以經(jīng)由存儲(chǔ)晶體管!^!^的基極輸出信號(hào)?？墒褂秒娖揭莆荒K26，和晶體管T7、T8放大并且作為信號(hào)Q、Qn輸出這些信號(hào)。如果存儲(chǔ)布置14的柵極晶體管T6接通，則電流Ih可被提供給存儲(chǔ)布置14的晶體管Τ3、Τ4的射極。類似地，如果柵極晶體管T5接通，則電流仁可被提供給感測(cè)布置12的1\、T2的射極。Vx、Vy表示施加在節(jié)點(diǎn)15和19處的鎖存器電路10的感測(cè)和存儲(chǔ)通路中的電壓。響應(yīng)于柵極晶體管T5、T6 響應(yīng)于時(shí)鐘信號(hào)CLK、CLKn而接通或斷開感測(cè)布置12或存儲(chǔ)布置14，Vx, Vy改變。
調(diào)諧布置24可以使得能夠進(jìn)行感測(cè)布置12和存儲(chǔ)布置14的非對(duì)稱操作。特別是，由于調(diào)諧布置24的操作，在感測(cè)布置12和存儲(chǔ)布置14中的電流水平可非對(duì)稱。調(diào)諧布置24可以提供用于偏置感測(cè)布置12和/或存儲(chǔ)布置14的電流的調(diào)諧電流。調(diào)諧布置可被連接到在感測(cè)布置的感測(cè)部分和感測(cè)布置開關(guān)器件之間的連接點(diǎn)和/或在存儲(chǔ)布置的存儲(chǔ)部分和存儲(chǔ)布置開關(guān)器件之間的連接點(diǎn)以偏置感測(cè)布置和/或存儲(chǔ)布置的電流?？尚械氖?，調(diào)諧布置24可適于偏置感測(cè)布置和/或存儲(chǔ)布置的電流水平，使得當(dāng)感測(cè)布置開關(guān)器件16被斷開時(shí)在感測(cè)布置12中的電流水平高于當(dāng)存儲(chǔ)布置開關(guān)器件20被斷開時(shí)在存儲(chǔ)布置14中的電流水平。
可以想到在調(diào)諧布置24和繞過感測(cè)布置開關(guān)器件16的感測(cè)部分之間的和/或在調(diào)諧布置24和繞過存儲(chǔ)布置開關(guān)器件20的存儲(chǔ)部分之間的電氣連接。如圖1中所示出的， 調(diào)諧布置24可以包括調(diào)諧晶體管Ττ，該調(diào)諧晶體管Tt的射極可被連接到電源軌VM。晶體管Tt的集電極可連接到在柵極晶體管T5和感測(cè)布置12的感測(cè)晶體管Ι\、Τ2之間的連接點(diǎn)。 調(diào)諧晶體管Tt可以用作接通或斷開來(lái)自第一、第二或第三電流源的調(diào)諧電流It的開關(guān)。可認(rèn)為調(diào)諧布置24繞過傳感器布置開關(guān)器件16提供了調(diào)諧電流It。特別是，其可以繞過柵極晶體管Τ5。調(diào)諧電流It可以構(gòu)成在感測(cè)布置開關(guān)器件16和感 測(cè)部分之間流動(dòng)的電流仁的一部分。特別是，調(diào)諧電流It可以與經(jīng)由開關(guān)器件16和柵極晶體管T5提供給感測(cè)部分的電流具有相同的極性。調(diào)諧布置24向存儲(chǔ)布置14提供調(diào)諧電流可能是可行的?？稍诖鎯?chǔ)部分和存儲(chǔ)布置開關(guān)器件20之間的連接點(diǎn)處提供調(diào)諧電流，從而繞過存儲(chǔ)布置開關(guān)器件20。 在這種情況下，調(diào)諧電流可以具有經(jīng)由開關(guān)器件20提供給存儲(chǔ)部分的電流的相反極性。還可考慮向存儲(chǔ)布置和感測(cè)布置兩者提供調(diào)諧電流。在這個(gè)變體中，調(diào)諧電流的極性可相反。 調(diào)諧布置還可適于例如通過提供電阻或通過提供并行電流通路來(lái)限制提供給存儲(chǔ)部分和/ 或感測(cè)部分的電流。存儲(chǔ)布置和感測(cè)布置之間的非對(duì)稱可以影響感測(cè)時(shí)段和存儲(chǔ)時(shí)段的相對(duì)持續(xù)時(shí)間。假定可比較的晶體管被用于輸入差分對(duì)和再生對(duì)，即使外部提供的時(shí)鐘信號(hào)沒有改變，如上面所描述的調(diào)諧布置24的使用也將導(dǎo)致感測(cè)時(shí)段長(zhǎng)于存儲(chǔ)時(shí)段。替代地或附加地，可能可行的是，調(diào)整調(diào)諧布置24以使得其可以例如通過提供調(diào)諧電流或與上面所描述的相反極性的調(diào)諧電流來(lái)增加存儲(chǔ)布置的電流水平和/或降低感測(cè)布置的電流水平。 還可通過選擇例如不同的晶體管的不同類型的電子組件來(lái)引入非對(duì)稱。在這樣的情況下， 調(diào)諧布置24可適于提供把系統(tǒng)中已經(jīng)存在的非對(duì)稱考慮在內(nèi)的偏置。
調(diào)諧布置，特別是晶體管Tt的基極端子，可被連接或可連接以接收調(diào)諧信號(hào)或調(diào)諧電壓Vtune。調(diào)諧電壓Vtune和調(diào)諧信號(hào)可以代表由溫度傳感器測(cè)量的溫度。溫度傳感器可設(shè)置在鎖存器電路10上或附近以提供鎖存器電路10的實(shí)際溫度的測(cè)量。可以想到的是至少在感興趣的操作范圍中的調(diào)諧電壓線性地取決于由溫度傳感器確定的溫度。線性相關(guān)的斜率可以是10mV/K。可以考慮任何其它適合的線性依賴性。用于線性依賴性的選擇值可以基于鎖存器電路10的特性，特別是用于感測(cè)和存儲(chǔ)信號(hào)的晶體管TpTyT3和T4。
提供能夠基于溫度信號(hào)來(lái)調(diào)諧和偏置感測(cè)布置和/或關(guān)聯(lián)鎖存器電路10的存儲(chǔ)布置的電流的控制單元是可行的。控制單元可作為調(diào)諧布置24的一部分被提供。其還可單獨(dú)地被提供，但是被連接以基于由溫度傳感器提供的溫度信號(hào)向調(diào)諧布置24提供控制信號(hào)或控制電壓，和調(diào)諧電壓。控制單元可適于偏置基于鎖存器電路10和/或鎖存器電路 10的組件的特性的電流。特性可以例如描述調(diào)諧電流或控制調(diào)諧電流的調(diào)諧電壓和在特定溫度時(shí)的自身振蕩頻率之間的關(guān)系?？蓪?shí)驗(yàn)性地和/或理論地被確定所述特性?？刂茊卧梢园ㄓ糜诖鎯?chǔ)特性數(shù)據(jù)的存儲(chǔ)器單元?？刂茊卧梢园ㄎ⒖刂破鳌⒅醒胩幚韱卧?/或存儲(chǔ)器，例如隨機(jī)存取存儲(chǔ)器或只讀存儲(chǔ)器。
包括兩個(gè)或多個(gè)鎖存器電路的觸發(fā)器電路可被考慮。可認(rèn)為鎖存器電路中的至少一個(gè)是如本發(fā)明中所描述的鎖存器電路10。
圖2到圖4示意性地示出了鎖存器電路的時(shí)間行為。在上面的行中，示出了應(yīng)用于端子D、Dn的輸入信號(hào)Vin。在下面的行中，示出了基于在柵極晶體管T5、T6之后能夠看到的時(shí)鐘信號(hào)的信號(hào)相位CLK，所述相位可以通過調(diào)諧電流被修改。在下面，說明了節(jié)點(diǎn)15、 19處的電壓Vx和Vy的行為。
圖2示出了在溫度漂移接近其理想行為時(shí)鎖存器電路的時(shí)間行為。如在圖2中可以看到的，對(duì)于幾乎理想的感測(cè)和存儲(chǔ)布置，電壓Vx示出了在感測(cè)和存儲(chǔ)時(shí)段期間的快速衰退，并且其在下一個(gè)感測(cè)時(shí)段快速地上升，例如被CLK信號(hào)的上升沿觸發(fā)。電壓Vy示出了互補(bǔ)行為。應(yīng)當(dāng)注意對(duì)于電壓Vx和Vy，達(dá)到新的穩(wěn)定值的過渡時(shí)間與感測(cè)布置實(shí)際感測(cè)輸入信號(hào)的總時(shí)間相比是較短的。特別是，在感測(cè)時(shí)段期間，發(fā)生電壓Vx和Vy的交叉和電壓擺動(dòng)。
圖3示意性地示出了帶有升高的溫度的鎖存器電路的行為。升高的溫度放慢了半導(dǎo)體組件和鎖存器電路的操作速度并且特別是在過渡期間導(dǎo)致了延遲影響。如可以從圖3 中看到的，在升高的溫度處有在感測(cè)布置的晶體管T1、T2的輸入差分對(duì)的轉(zhuǎn)變行為中的延遲。此外，對(duì)于高頻率，在存儲(chǔ)布置的再生對(duì)T4、T5的輸入處的電壓擺動(dòng)在感測(cè)時(shí)段內(nèi)越來(lái)越難捕捉。輸入差分對(duì)的轉(zhuǎn)變行為中的延遲導(dǎo)致了感測(cè)時(shí)段本質(zhì)地由晶體管支配的影響。 這可以導(dǎo)致不想要地降低自身振蕩頻率和基于兩個(gè)鎖存器電路的觸發(fā)器電路的操作頻率。
圖4示意性地示出了如在圖1中所示出的調(diào)諧電流被提供給感測(cè)布置的情況的時(shí)間行為。調(diào)諧電流引起在感測(cè)布置和存儲(chǔ)布置的電流水平中的偏置和不平衡或非對(duì)稱。利用調(diào)諧電流還可被視為非對(duì)稱操作觸發(fā)器。非對(duì)稱可以由于提供感測(cè)布置，其中與存儲(chǔ)布置相比較增加了電流量?？上胂蟮氖?，例如，通過將帶有相反方向的電流注入到從電源軌經(jīng)由柵極晶體管T6流到再生晶體管Τ3、Τ4的電流，降低了提供給存儲(chǔ)布置14的再生晶體管 T4、T5的電流?？商峁├?draw)由電流源提供的一些電流的適合的連接,使得其與存儲(chǔ)部分平行運(yùn)行而不是通過存儲(chǔ)部分，使得較低電流被提供給晶體管T4、T5而不是 1、Τ2。
如在圖4中可以看到的，通過給感測(cè)部分提供調(diào)諧電流，可用于感測(cè)的時(shí)間被增加，而可用于存儲(chǔ)的時(shí)間被降低。因此，感測(cè)時(shí)段足夠大使得在晶體管T1、T2的輸入差分對(duì)的轉(zhuǎn)變行為中的延遲變得不太關(guān)鍵。由于在晶體管T3、T4的再生對(duì)的輸入處的電壓擺動(dòng)在感測(cè)時(shí)段中出現(xiàn)阱(well)，所以鎖存器電路仍能夠?qū)懞痛鎯?chǔ)邏輯電平。由于通過轉(zhuǎn)變感測(cè)和存儲(chǔ)時(shí)段的長(zhǎng)度的感測(cè)布置和存儲(chǔ)布置的非對(duì)稱操作，可增加鎖存器電路的有效自身振蕩頻率。還可考慮通過利用調(diào)諧布置引入對(duì)應(yīng)的偏置來(lái)縮短感測(cè)時(shí)段的長(zhǎng)度以降低自身振蕩頻率。
圖5示出了在上面的曲線中在感測(cè)布置開關(guān)器件16和晶體管T5以及感測(cè)部分和感測(cè)晶體管 \、τ22間流過的電流L的時(shí)間行為。時(shí)間以納秒表示。第二，較低曲線Ih示出了存儲(chǔ)布置開關(guān)器件20和柵極晶體管T6以及存儲(chǔ)部分和存儲(chǔ)布置14的晶體管Τ3、Τ4的再生對(duì)之間的電流的時(shí)間行為。如可以看到的，曲線L相對(duì)于存儲(chǔ)布置的曲線Ih被相移。 曲線L也被移位到較高基極電平，由于調(diào)諧電流It繞行開關(guān)器件16被提供，所以使得即使在開關(guān)器件16被斷開的時(shí)間期間，也可應(yīng)用調(diào)諧電流Ιτ。因此，通過穿過在一側(cè)上的Ih的脈沖的下降沿的曲線L的脈沖的上升沿表示的感測(cè)的時(shí)段以及通過穿過Ih隨后的脈沖的上升沿的L的脈沖的下降沿表示的感測(cè)的時(shí)段長(zhǎng)于用于存儲(chǔ)的對(duì)應(yīng)時(shí)段。電流L的最低水平和電流Ih的最低水平之間的差對(duì)應(yīng) 于調(diào)諧電流Ιτ。可認(rèn)為調(diào)諧電流表示用于感測(cè)電流仁的偏置電流。
圖6示出了基于如圖1中所示的鎖存器電路對(duì)調(diào)節(jié)調(diào)諧電流的調(diào)諧電壓的分頻器的自身振蕩頻率的測(cè)量結(jié)果?？梢约俣ㄕ{(diào)諧電壓和調(diào)諧電流在感興趣的區(qū)域中具有線性關(guān)系。當(dāng)時(shí)侯，上面的線對(duì)應(yīng)于如由溫度傳感器測(cè)量的、分頻器的27° C的溫度。下面的曲線表示在125° C的溫度時(shí)同一分頻器的自身振蕩頻率。中間的虛線表示在27° C的正常溫度和低或沒有調(diào)諧電壓時(shí)普通的自身振蕩頻率。這個(gè)頻率可被視為分頻器的額定自身振蕩頻率。調(diào)諧電壓一到達(dá)大約O. 7V并且開始打開調(diào)諧開關(guān)，在這種情況下，晶體管Tt，對(duì)于兩種溫度自身振蕩頻率開始上升。對(duì)于27° C的溫度，在增加的自身振蕩頻率和大約O. 8V 到1. 3V的范圍內(nèi)的調(diào)諧電壓之間存在幾乎線性相關(guān)。對(duì)于125° C的較高溫度，線性相關(guān)適用于更大的電壓區(qū)域。對(duì)于高的調(diào)諧電壓，兩個(gè)曲線都達(dá)到飽和。對(duì)于125° C的溫度， 飽和頻率對(duì)應(yīng)于額定自身振蕩頻率。如可以看到的，通過使用適合的調(diào)諧電壓，分頻器在其額定自身操作頻率上至少高達(dá)125° C的溫度時(shí)可被操作。因此，分頻器的敏感度和效率可以增加，并且可以在最初期望的鎖定或即使高的溫度的操作范圍中運(yùn)行分頻器。
圖7示意性地示出了使用如上所述的兩個(gè)鎖存器電路10的分頻器100。分頻器 100可以包括第一鎖存器電路和第二鎖存器電路,第一鎖存器電路提供第一輸出信號(hào),基于第一輸出信號(hào)作為第二鎖存器電路的輸入信號(hào)，第一鎖存器電路和/或第二鎖存器電路是如上所述的鎖存器電路。
鎖存器電路中的一個(gè)可作為主鎖存器電路102運(yùn)行，而第二鎖存器電路104可作為從鎖存器電路操作。經(jīng)由其端子0、0 、0^、0^1可以向主觸發(fā)器102提供外部時(shí)鐘信號(hào) CLK及其補(bǔ)充CLKn以及差分輸入信號(hào)。主鎖存器電路102的輸出Q、Qn可被連接到從電路 104的輸入Dns和Ds?？梢韵驈碾娐?04提供時(shí)鐘信號(hào)CLK和CLKn并且可以提供輸出信號(hào) Qs、Qns，其中頻率對(duì)應(yīng)于經(jīng)由對(duì)應(yīng)端子一分為二的時(shí)鐘信號(hào)的頻率。從鎖存器電路104的輸出信號(hào)Qs、Qns可作為附加的輸入以反向的方式被提供給主鎖存器電路102。即,可以向輸入端子D提供與Qns相對(duì)應(yīng)的信號(hào)，而可以向輸入端子Dn提供信號(hào)Qs。主鎖存器電路102可 以包括溫度傳感器106，所述溫度傳感器106被布置成測(cè)量主電路102的溫度并且提供對(duì)應(yīng) 的溫度信號(hào)。從鎖存器電路104可以包括溫度傳感器108，溫度傳感器108被布置成測(cè)量 從鎖存器電路104的溫度。溫度傳感器108可以提供對(duì)應(yīng)的溫度信號(hào)。只提供一個(gè)溫度傳 感器可能是可行的。特別是，對(duì)于在主鎖存器電路102和從鎖存器電路104位置極為接近 的高度集成的電路，一個(gè)溫度傳感器可被布置成提供溫度信息或用于兩個(gè)電路的對(duì)應(yīng)的信 號(hào)。一個(gè)溫度傳感器可適于向主鎖存器電路102和/或從鎖存器電路104提供溫度信號(hào)。 分頻器可以包括多于串聯(lián)和/或并聯(lián)連接的兩個(gè)觸發(fā)器。任何適合數(shù)目的觸發(fā)器可以包括 溫度傳感器。
分頻器100可以包括控制器件110，所述控制器件110適于接收一個(gè)或多個(gè)溫度 傳感器106、108的溫度信號(hào)并且適于基于溫度信號(hào)來(lái)控制觸發(fā)器電路102、104的一個(gè)或多 個(gè)調(diào)諧布置。特別是，控制器件110可以向鎖存器電路102、104的調(diào)諧布置提供調(diào)諧電壓 Vtunel和Vtune2?？刂破骷?10可以提供基于一個(gè)溫度信號(hào)的一個(gè)調(diào)諧電壓或基于一個(gè)或多 個(gè)溫度信號(hào)的多個(gè)調(diào)諧電壓。例如由于被測(cè)量的不同的溫度或由于被調(diào)諧和被控制的鎖存 器電路的不同特性，調(diào)諧電壓或溫度信號(hào)可以彼此不同。控制器件100可以包括微控制器、 中央處理單元和/或存儲(chǔ)器，例如隨機(jī)存取存儲(chǔ)器或只讀存儲(chǔ)器。
在前述的說明書中，已經(jīng)參照本發(fā)明的實(shí)施例的具體例子對(duì)本發(fā)明進(jìn)行了描述。 然而，將明顯的是，在不脫離附屬權(quán)利要求中所闡述的本發(fā)明的較寬精神和范圍的情況下， 可以在其中做出各種修改和改變。
根據(jù)本發(fā)明，取決于溫度，特別是鎖存器電路和觸發(fā)器電路的溫度，可以控制基于 鎖存器的觸發(fā)器電路的操作頻率。特別是，偏置被引入到鎖存器電路的感測(cè)部分或存儲(chǔ)部 分以改變感測(cè)時(shí)段和存儲(chǔ)時(shí)段的相對(duì)持續(xù)時(shí)間。這使得能夠避免由于在使用期間電路升溫 或由于外部情況而造成的頻率的溫度漂移，導(dǎo)致在寬的溫度范圍之上的鎖存器電路和觸發(fā) 器電路有效的和一致的操作。即使在改變溫度時(shí)，鎖存器電路和觸發(fā)器電路也可以在對(duì)給 定的輸入信號(hào)的高敏感性的情況下操作?；谟|發(fā)器的分頻器可被操作成可靠地和有效地 提供期望的分頻信號(hào)。
如在此討論的連接可以是適合于經(jīng)由中間器件來(lái)傳輸來(lái)自或去往相應(yīng)節(jié)點(diǎn)、單元 或器件的信號(hào)的任何類型的連接。因此，除非暗示或另外說明，連接例如可以是直接連接或 間接連接?？梢躁P(guān)于是單一連接、多個(gè)連接、單向連接、或雙向連接來(lái)說明或描述所述連接。 然而，不同實(shí)施例可以改變連接的實(shí)現(xiàn)。例如，可以使用單獨(dú)單向連接而不是雙向連接，并 且反之亦然。而且，多個(gè)連接可被替換為連續(xù)地或以時(shí)間復(fù)用方式傳輸多個(gè)信號(hào)的單一連 接。同樣地，攜帶多個(gè)信號(hào)的單一連接可被分離成攜帶這些信號(hào)的子集的各種不同的連接。 因此，存在傳輸信號(hào)的很多選項(xiàng)。
雖然已經(jīng)在例子中描述了具體導(dǎo)電類型或電位極性，但是將理解導(dǎo)電類型和電位 極性可以是相反的。
在此描述的每個(gè)信號(hào)可被設(shè)計(jì)為正邏輯或負(fù)邏輯。在負(fù)邏輯信號(hào)的情況下，所述 信號(hào)在所述邏輯真狀態(tài)對(duì)應(yīng)于邏輯電平O的地方是低活性。在正邏輯信號(hào)的情況下，所述 信號(hào)在所述邏輯真狀態(tài)對(duì)應(yīng)于邏輯電平I的地方是高活性。注意，在此描述的任何信號(hào)可 以被設(shè)計(jì)為負(fù)邏輯信號(hào)或正邏輯信號(hào)。因此，在替代實(shí)施例中，被描述為正邏輯信號(hào)的那些信號(hào)可以被實(shí)現(xiàn)為負(fù)邏輯信號(hào)，以及被描述為負(fù)邏輯信號(hào)的那些信號(hào)可以被實(shí)現(xiàn)為正邏輯信號(hào)。
本領(lǐng)域所屬技術(shù)人員將認(rèn)識(shí)到邏輯塊之間的界限僅僅是說明性的并且替代實(shí)施 例可以合并邏輯塊或電路元素，或?qū)τ诟鞣N邏輯塊或電路元素施加替代的分解功能。因此， 應(yīng)當(dāng)明白，在此描述的架構(gòu)僅僅是示例性的，并且事實(shí)上可以實(shí)現(xiàn)實(shí)現(xiàn)相同功能性的很多 其它架構(gòu)。例如，感測(cè)部分可被理解為與感測(cè)布置開關(guān)器件分離，或它們可以是共同電路的 組件。類似的聲明適用于存儲(chǔ)部分和存儲(chǔ)布置開關(guān)器件。對(duì)于晶體管，可以利用任何種類 的適合的晶體管。晶體管例如可以是雙極面結(jié)型晶體管、場(chǎng)效應(yīng)晶體管、MOSFET (金屬氧化 物半導(dǎo)體場(chǎng)效應(yīng)晶體管)、JFET (結(jié)型柵極場(chǎng)效應(yīng)晶體管)或任何其它種類的晶體管。對(duì)于 不同的晶體管，可以利用不同類型的晶體管。例如，用于輸入差分對(duì)的晶體管的晶體管的類 型可以不同于用于柵極晶體管的晶體管的類型。
用于實(shí)現(xiàn)相同功能性的任何組件的布置被有效地“關(guān)聯(lián)”，使得實(shí)現(xiàn)期望的功能 性。因此，用于實(shí)現(xiàn)特定功能性而在此組合的任何兩個(gè)組件可以被看作彼此“相關(guān)聯(lián)”使得 所期望的功能得以實(shí)現(xiàn)，而不論架構(gòu)還是中間組件。同樣地，如此關(guān)聯(lián)的任何兩個(gè)組件還可 以被視為彼此“可操作連接”或“可操作耦合”以實(shí)現(xiàn)所期望的功能性。
此外，本領(lǐng)域所屬技術(shù)人員將認(rèn)識(shí)到以上描述的操作之間的界限只是說明性的。 多個(gè)操作或可以被組合成單一的操作，單一的操作可以分布在附加操作中，并且可以至少 在時(shí)間上部分重疊地執(zhí)行所述操作。此外，替代實(shí)施例可以包括特定操作的多個(gè)實(shí)例，并且 操作的順序在各種其它實(shí)施例中可以更改。
又如，在一個(gè)實(shí)施例中，所說明的例子可以被實(shí)現(xiàn)為位于單一集成電路上的電路 或在相同器件內(nèi)的電路。例如，晶體管和鎖存器電路可以被實(shí)現(xiàn)在共同襯底上。替代地，所 述例子可以被實(shí)現(xiàn)為任何數(shù)目的單獨(dú)集成電路或以合適的方式彼此互連的單獨(dú)器件。例 如，每個(gè)鎖存器電路可以被實(shí)現(xiàn)為單獨(dú)的模塊，其中模塊可以互連。又如，例子或其一部分 可以被實(shí)現(xiàn)為物理電路的軟件或代碼表示，或可轉(zhuǎn)化成物理電路的邏輯表示，例如用任何 合適類型的硬件描述語(yǔ)言被實(shí)現(xiàn)。
在此描述的半導(dǎo)體襯底可以是任何半導(dǎo)體材料或材料的組合，諸如砷化鎵、硅鍺、 娃晶絕緣體(SOI)、娃、單晶娃等等，以及以上的組合。
在前述的說明書中，已經(jīng)參照本發(fā)明的實(shí)施例的具體例子對(duì)本發(fā)明進(jìn)行了描述。 然而，將明顯的是，在不脫離如附屬權(quán)利要求中所闡述的本發(fā)明的較寬精神和范圍的情況 下，可以在其中做出各種修改和改變。
然而，其它修改、變化和替代也是可能的。因此，說明書和附圖應(yīng)當(dāng)被認(rèn)為是說明 性的而不是限制性的含義。
在權(quán)利要求中，放置在括號(hào)之間的任何參考符號(hào)不得被解釋為限定權(quán)利要求。單 詞“包括”不排除除了在權(quán)利要求中列出的那些之外的其它元素或步驟的存在。此外，如在 此使用的詞語(yǔ)“一”或“一個(gè)”被定義為一個(gè)或不止一個(gè)。而且，即使當(dāng)同一權(quán)利要求包括介 紹性短語(yǔ)“一個(gè)或多個(gè)”或“至少一個(gè)”以及諸如“一”或“一個(gè)”的補(bǔ)丁冠詞，在權(quán)利要求中 諸如“至少一個(gè)”以及“一個(gè)或多個(gè)”的介紹性短語(yǔ)的使用也不應(yīng)當(dāng)被解釋成暗示通過不定 冠詞“一”或“一個(gè)”進(jìn)行的另一要求保護(hù)的元素的引入將包含這樣引入的要求保護(hù)的元素 的任何特定權(quán)利要求限定為僅包含一個(gè)這樣的元素的發(fā)明。這對(duì)定冠詞的使用也是如此。除非另有說明，使用諸如“第一”和“第二”的詞語(yǔ)來(lái)任意區(qū)分這樣的詞語(yǔ)所描述的元素。因 此，這些術(shù)語(yǔ)不一定意在指示這樣的元素的時(shí)間或其它優(yōu)先次序。在相互不同的權(quán)利要求 中列舉某些措施的這一事實(shí)并不指示這些措施的組合不能被用于獲取優(yōu)勢(shì)。
權(quán)利要求
1.一種鎖存器電路(10)，包括 感測(cè)布置(12 )，所述感測(cè)布置(12 )具有 一個(gè)或多個(gè)感測(cè)晶體管(Tl、T2)，所述一個(gè)或多個(gè)感測(cè)晶體管(Tl、T2)適于感測(cè)輸入信號(hào)(D、Dn)并且適于基于所感測(cè)到的輸入信號(hào)(D、Dn)來(lái)提供第一信號(hào)，以及 感測(cè)布置開關(guān)器件(16)，所述感測(cè)布置開關(guān)器件(16)被連接或可連接到第一電流源(18)，所述感測(cè)布置開關(guān)器件(16)適于基于第一時(shí)鐘信號(hào)(CLK)來(lái)接通或斷開到所述一個(gè)或多個(gè)感測(cè)晶體管(Tl、T2)的電流； 其中所述鎖存器電路(10)進(jìn)一步包括存儲(chǔ)布置(14)，所述存儲(chǔ)布置(14)具有 一個(gè)或多個(gè)存儲(chǔ)晶體管(T3、T4)，所述一個(gè)或多個(gè)存儲(chǔ)晶體管(T3、T4)適于存儲(chǔ)所述第一信號(hào)并且適于基于所述第一信號(hào)來(lái)提供第二信號(hào)，以及 存儲(chǔ)布置開關(guān)器件(20)，所述存儲(chǔ)布置開關(guān)器件(20)被連接或可連接到所述第一電流源(18)或第二電流源，所述存儲(chǔ)布置開關(guān)器件(20)適于基于第二時(shí)鐘信號(hào)(CLKn)來(lái)接通或斷開到所述存儲(chǔ)晶體管(T3、T4)的電流； 其中所述鎖存器電路(10)進(jìn)一步包括 調(diào)諧布置(24)，所述調(diào)諧布置(24)被連接或可連接到溫度傳感器(106、108)，所述調(diào)諧布置適于基于由所述溫度傳感器(106、108)提供的溫度信號(hào)來(lái)偏置所述感測(cè)布置(12)和/或所述存儲(chǔ)布置(14)的電流。
2.根據(jù)權(quán)利要求1所述的鎖存器電路，其中所述調(diào)諧布置(24)被連接或可連接到所述第一電流源、所述第二電流源或第三電流源(18 )。
3.根據(jù)權(quán)利要求2所述的鎖存器電路，其中所述調(diào)諧布置(24)提供用于偏置所述感測(cè)布置(12)和/或所述存儲(chǔ)布置(14)的所述電流的調(diào)諧電流(IT)。
4.根據(jù)權(quán)利要求1到3中的任何一個(gè)所述的鎖存器電路，其中所述調(diào)諧布置(24)被連接到在所述感測(cè)布置(12)的感測(cè)部分和所述感測(cè)布置開關(guān)器件(16)之間的連接點(diǎn)和/或被連接到在所述存儲(chǔ)布置(14)的存儲(chǔ)部分和所述存儲(chǔ)布置開關(guān)器件(20)之間的連接點(diǎn)以偏置所述感測(cè)布置(12)和/或所述存儲(chǔ)布置(14)的所述電流。
5.根據(jù)權(quán)利要求1到4中的任何一個(gè)所述的鎖存器電路，其中所述調(diào)諧布置(24)適于偏置所述感測(cè)布置(12)和/或所述存儲(chǔ)布置(14)的所述電流水平(Ih、IJ，使得當(dāng)所述感測(cè)布置開關(guān)器件(16)被斷開時(shí)在所述感測(cè)布置(12)中的所述電流水平高于當(dāng)存儲(chǔ)布置開關(guān)器件(20 )被斷開時(shí)在所述存儲(chǔ)布置(14 )中的所述電流水平。
6.根據(jù)權(quán)利要求1到5中的一個(gè)所述的鎖存器電路，其中所述調(diào)諧布置(24)適于在與通過所述存儲(chǔ)布置開關(guān)器件(20)接通的所述電流的方向相反的方向上向所述存儲(chǔ)布置(14)提供電流。
7.根據(jù)權(quán)利要求2到6中的一個(gè)所述的鎖存器電路，其中所述調(diào)諧布置(24)提供用于控制調(diào)諧電流(It)的調(diào)諧電壓(VtUM)，所述調(diào)諧電壓(Vtme)線性地取決于所述溫度信號(hào)。
8.根據(jù)權(quán)利要求1到7中的一個(gè)所述的鎖存器電路，其中所述調(diào)諧布置(24)包括溫度傳感器(106、108)。
9.一種觸發(fā)器電路，包括兩個(gè)或多個(gè)鎖存器電路，所述鎖存器電路中的至少一個(gè)是根據(jù)權(quán)利要求1到8中的一個(gè)所述的鎖存器電路(10 ；102 ;104)。
10.一種分頻器(100)，包括根據(jù)權(quán)利要求1到8中的一個(gè)所述的至少一個(gè)鎖存器電路(10 ；102 ;104)。
11.根據(jù)權(quán)利要求10所述的分頻器，包括第一鎖存器電路(102)和第二鎖存器電路(104)，所述第一鎖存器電路(102)提供第一輸出信號(hào)(Q、Qn)作為所述第二鎖存器電路(104)的輸入信號(hào)(Ds、Dns),所述第一鎖存器電路(102)和/或所述第二鎖存器電路(104)是根據(jù)權(quán)利要求1到8中的一個(gè)所述的鎖存器電路(10)。
12.根據(jù)權(quán)利要求10或11所述的分頻器，所述分頻器(100)包括控制器件(110)，所述控制器件(110)適于接收一個(gè)或多個(gè)溫度傳感器(106、108)的溫度信號(hào)并且適于基于所述溫度信號(hào)來(lái)控制鎖存器電路(10 ；102 ；104)的一個(gè)或多個(gè)調(diào)諧布置(24)。
全文摘要
本發(fā)明涉及鎖存器電路(10)，包括感測(cè)布置(12)，其中一個(gè)或多個(gè)感測(cè)晶體管(T1、T2)適于感測(cè)輸入信號(hào)(D、Dn)并且適于基于感測(cè)到的輸入信號(hào)(D、Dn)來(lái)提供第一信號(hào)；以及感測(cè)布置開關(guān)器件(16)，該感測(cè)布置開關(guān)器件(16)被連接或可連接到第一電流源(18)，該感測(cè)布置開關(guān)器件(16)適于基于第一時(shí)鐘信號(hào)(CLK)來(lái)接通或斷開到一個(gè)或多個(gè)感測(cè)晶體管(T1、T2)的電流。該鎖存器電路(10)還包括存儲(chǔ)布置(14)，其中一個(gè)或多個(gè)存儲(chǔ)晶體管(T3、T4)適于存儲(chǔ)第一信號(hào)并且適于基于第一信號(hào)來(lái)提供第二信號(hào)；以及存儲(chǔ)布置開關(guān)器件(20)，該存儲(chǔ)布置開關(guān)器件(20)被連接或可連接到第一電流源(18)或第二電流源，該存儲(chǔ)布置開關(guān)器件(20)適于基于第二時(shí)鐘信號(hào)(CLKn)來(lái)接通或斷開到存儲(chǔ)晶體管(T3、T4)的電流，以及調(diào)諧布置(24)，該調(diào)諧布置(24)被連接或可連接到溫度傳感器(106、108)，該調(diào)諧布置(24)適于基于由溫度傳感器(106、108)提供的溫度信號(hào)來(lái)偏置感測(cè)布置(12)和/或存儲(chǔ)布置(14)的電流。本發(fā)明還涉及觸發(fā)器電路，其中兩個(gè)或多個(gè)鎖存器電路和分頻器(100)包括如所描述的至少一個(gè)鎖存器電路(10)。
文檔編號(hào)H03K3/00GK103026623SQ201080068259
公開日2013年4月3日 申請(qǐng)日期2010年7月27日 優(yōu)先權(quán)日2010年7月27日
發(fā)明者薩韋里奧·特羅塔 申請(qǐng)人:飛思卡爾半導(dǎo)體公司