專利名稱：一種內(nèi)插混頻器的dds激勵pll的微波頻率合成方法及合成器的制作方法
技術領域：
本發(fā)明涉及一種內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法及合成器，更具 體的說，尤其涉及一種采用兩個鎖相環(huán)且輸出信號具有寬頻帶范圍和高頻率分辨率的內(nèi)插 混頻器的DDS激勵PLL的微波頻率合成方法及合成器。
背景技術：
直接數(shù)字式頻率合成器(DDS)具有極高的頻率分辨率和極短的轉(zhuǎn)換時間，但受工 藝的限制，最高輸出頻率不能很高，一般不能應用于微波波段；而鎖相環(huán)(PLL)頻率合成器 可以輸出很高的工作頻率，并且工作帶寬高、頻譜純度高，但頻率分辨率較低、轉(zhuǎn)換時間較 長。將DDS和PLL兩種技術結合起來，取長補短，可以達到單一技術難以達到的效果，獲得 更高性能的頻率合成器?，F(xiàn)有技術中，已經(jīng)采用的DDS+PLL的方案主要有兩種。第一種，DDS直接激勵PLL。如說明書附圖1所示，在這種方案中，直接數(shù)字式頻率 合成器DDS作為基準頻率信號直接激勵鎖相環(huán)PLL，由于PLL的倍頻作用，在PLL的環(huán)路帶 寬內(nèi)，DDS輸出的相位噪聲和雜散被放大了 N倍，使得頻率合成器輸出端的噪聲比DDS的輸 出惡化201gNdB。因而，N的值不能取很大，否則噪聲性能將難以達到設計要求。這樣以來， 頻率合成器的工作頻率無法做得很高。第二種，DDS內(nèi)插式頻率合成器。其原理圖如說明書附圖2所示，這種方案中直接 數(shù)字式頻率合成器DDS的輸出不經(jīng)過鎖相環(huán)PLL的倍頻，DDS輸出的相位噪聲和雜散不會 進一步惡化，可以改變上述第一種方案的缺點。但該方案存在著一個很大的難點，就是帶通 濾波器(BPF)的設計制作非常困難，因為帶通濾波器想要篩選出混頻器輸出的有效信號，就 要求BPF必須具有非常陡的衰減特性，才能將需要頻段的信號有效選出。

發(fā)明內(nèi)容
本發(fā)明為了克服上述技術問題的缺點，提供了一種采用兩個鎖相環(huán)且輸出信號具 有寬頻帶范圍和高頻率分辨率的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法。本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法，其特別之處在于， 包括以下步驟a.選取一個直接數(shù)字式頻率合成器DDS，設其產(chǎn)生的參考信號的頻率
f腿范圍為Λ,ι^ Jmm ,頻率分辨率為Fim ；選取一個鎖相環(huán)PLL作為主鎖相環(huán)PLL，設
該主鎖相環(huán)輸出信號的頻率為Λ ；選取另一個鎖相環(huán)PLL作為輔助鎖相環(huán)PLL，設該輔助
鎖相環(huán)PLL輸出信號的頻率/i范圍為Λμ Λετ2，頻率分辨率為4α ；b.把直接數(shù)字式 頻率合成器DDS輸出的頻率信號作為主鎖相環(huán)PLL的參考信號，輸入到鑒相器PD的一個 輸入端；c.把主鎖相環(huán)PLL的輸出信號經(jīng)N分頻后輸入到一個混頻器的一個輸入端，并把 輔助鎖相環(huán)PLL的輸出信號接到該混頻器的另一個輸入端，實現(xiàn)混頻；d.把混頻器的輸出信號輸入到鑒相器的另一個輸入端；e.設置一個控制單元，用于對直接數(shù)字式頻率合成器 DDS和輔助鎖相環(huán)PLL輸出信號的頻率進行控制。直接數(shù)字式頻率合成器DDS用于產(chǎn)生主 鎖相環(huán)PLL的參考信號，直接數(shù)字式頻率合成器DDS輸出的信號具有頻率低、頻率分辨率高 的特點，且易于實現(xiàn)信號頻率的細微調(diào)節(jié)；主鎖相環(huán)PLL用于產(chǎn)生微波信號，混頻器置于鎖 相環(huán)的反饋回路中，主鎖相環(huán)的輸出信號經(jīng)N分頻后輸入到混頻器的一個輸入端，輔助鎖 相環(huán)PLL輸出的信號與N分頻后的信號進行混頻，混頻后的信號輸入到鑒相器中。輔助鎖 相環(huán)PLL輸出的頻率較高、頻率分辨率較低，可進行較大頻率步進調(diào)節(jié)，實現(xiàn)粗調(diào)節(jié)。本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法，所述步驟b中，直接數(shù) 字式頻率合成器DDS輸出的頻率信號經(jīng)過濾波器濾波后再輸入到主鎖相環(huán)PLL中；所述步 驟c中主鎖相環(huán)PLL輸出的信號經(jīng)過微波放大器處理后再進行N分頻，經(jīng)N分頻后的信號 經(jīng)過低通濾波器處理后再輸入到混頻器的輸入端；步驟d中由混頻器輸出的信號依次經(jīng)過 帶通濾波器、微波放大器處理后輸入到鑒相器的輸入端。直接數(shù)字式頻率合成器DDS輸出 端連接帶通或低通濾波器；在主鎖相環(huán)的反饋回路中設置微波放大器、低通和帶通濾波器 有效地實現(xiàn)了對信號的放大和對有用信號的篩選。本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法，所述與/oim之 差不小于輔助鎖相環(huán)PLL輸出信號的頻率分辨率Pjiy。保證Z^s2與之差不小于輔助 鎖相環(huán)PLL輸出信號的頻率分辨率i^cr,才能實現(xiàn)主鎖相環(huán)輸出的微波頻段可以進行連續(xù) 調(diào)節(jié)。本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法，所述直接數(shù)字式頻率 合成器DDS和輔助鎖相環(huán)PLL共用一個IOOMHz的TCXO。采用共用一個參考時鐘源，更加有 利于保證輸出信號的低相位噪聲。本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法，所述直接數(shù)字式頻率 合成器DDS產(chǎn)生的信號的頻率么訪范圍為1.25 3. 75MHz，分辨率及麗=0. 25Hz ；所述輔
助鎖相環(huán)PLL輸出信號的頻率Λσ的范圍為402. 5 702. 5MHz，分辨率為2. 5 MHz ；所述N
分頻為4分頻。通過分析，可以得出輸出信號的頻率X的表達式為
Λ = mjAU +/狐)=MJm +/腦)............(1)
輸出信號的頻率范圍為1615 ^25MHz，頻率分辨率為IHz，通過對輔助鎖相環(huán)PLL進 行調(diào)節(jié)，可實現(xiàn)輸出信號IOMHz的頻率步進調(diào)節(jié)；通過對直接數(shù)字式頻率合成器的調(diào)節(jié)，可 實現(xiàn)輸出信號IHz的微調(diào)。相應地，本發(fā)明為了克服上述技術問題的缺點，提供了一種采用兩個鎖相環(huán)且輸 出信號具有寬頻帶范圍和高頻率分辨率的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成器。本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成器，包括用于產(chǎn)生微波頻率 信號的主鎖相環(huán)PLL、用于給主鎖相環(huán)PLL提供參考信號的直接數(shù)字式頻率合成器DDS，其 特別之處在于還包括輔助鎖相環(huán)PLL、混頻器和控制單元；所述直接數(shù)字式頻率合成器 DDS的輸出信號接到主鎖相環(huán)PLL中鑒相器的一個輸入端，所述主鎖相環(huán)PLL的輸出信號 經(jīng)N分頻后輸入到混頻器的一個輸入端；所述輔助鎖相環(huán)PLL的輸出信號輸入到混頻器的另一個輸入端，混頻器的輸出信號輸入到鑒相器的另一個輸入端；所述控制單元與直接數(shù) 字式頻率合成器DDS和輔助鎖相環(huán)PLL的控制線相連接。主鎖相環(huán)PLL用于產(chǎn)生微波信 號，直接數(shù)字式頻率合成器DDS用于給主鎖相環(huán)提供參考信號；輔助鎖相環(huán)用于產(chǎn)生頻率 較高、頻率分辨率較高的信號，并與輸出信號進行N分頻后的信號通過混頻器進行混頻，混 頻器的輸出信號作為主鎖相環(huán)PLL鑒相器的參考信號，實現(xiàn)主鎖相環(huán)PLL穩(wěn)定的信號輸出。 通過設置直接數(shù)字式頻率合成器DDS和輔助鎖相環(huán)PLL，不僅保證了對輸出信號的頻率微 調(diào)和輸出信號具有較高的頻率分辨率，而且還實現(xiàn)了輸出信號具有較大的頻率輸出范圍和 調(diào)節(jié)范圍。本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成器，所述直接數(shù)字式頻率合 成器DDS的輸出信號經(jīng)由濾波器處理后再輸入到主鎖相環(huán)PLL中；所述主鎖相環(huán)PLL的輸 出信號經(jīng)微波放大器處理后再進行N分頻，經(jīng)N分頻后的信號進過低通濾波器處理后再輸 入到混頻器中；混頻器輸出的信號經(jīng)過帶通濾波器、微波放大器的處理后再輸入到鑒相器 中。直接數(shù)字式頻率合成器DDS的輸出信號通過帶通或低通濾波器進行濾波，在主鎖相環(huán) 的反饋回路中設置微波放大器、低通和帶通濾波器有效地實現(xiàn)了對信號的放大和對有用信 號的篩選。本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成器，所述直接數(shù)字式頻率合 成器DDS和輔助鎖相環(huán)PLL共用一個IOOMHz的TCXO ；所述直接數(shù)字式頻率合成器DDS的 輸出濾波器為5至7階的考爾型濾波器；所述主鎖相環(huán)PLL的環(huán)路濾波器為有源理想積分 濾波器，且該環(huán)路濾波器的輸出端設置有由電阻和電容組成的輔助濾波器。直接數(shù)字式頻 率合成器DDS和輔助鎖相環(huán)PLL共用一個時鐘參考源，有利于降低輸出信號的噪聲。直接 數(shù)字式頻率合成器DDS的輸出信號經(jīng)由5至7階的考爾型濾波器濾波后，有利于提高輸出 信號的頻譜純度、增大SFDR和降低信號的邊帶噪聲。在環(huán)路濾波器的輸出端設置由電阻和 電容組成的輔助濾波器，有利于有效地濾除電路中的雜散。本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成器，所述直接數(shù)字式頻率合 成器DDS輸出信號的頻率范圍為1. 25 3. 75 MHz，頻率分辨率為0. 25Hz ；所述輔助鎖相環(huán) PLL輸出信號的頻率范圍為402. 5 702. 5 MHz，頻率分辨率為2. 5 MHz ；混頻器輸出信號為 兩輸入信號之差。由上面的分析得出的公式(1)可以得出，輸出信號的頻率范圍為1615 ^25MHz，頻率分辨率為1Hz，通過對輔助鎖相環(huán)PLL進行調(diào)節(jié)，可實現(xiàn)輸出信號IOMHz的頻 率步進調(diào)節(jié)；通過對直接數(shù)字式頻率合成器的調(diào)節(jié)，可實現(xiàn)輸出信號IHz的頻率微調(diào)。本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成器，所述直接數(shù)字式頻率合 成器DDS選用AD9850芯片，所述主鎖相環(huán)PLL中鑒相器選用芯片MCH12140，輔助鎖相環(huán)PLL 選用芯片SP8858。AD9850的參考時鐘源采用IOOMHz的高質(zhì)量TCX0，并與輔助鎖相環(huán)PLL 的參考時鐘同源，有利于降低整個系統(tǒng)的噪聲。本發(fā)明的有益效果是(1)本發(fā)明通過設置主鎖相環(huán)PLL、輔助鎖相環(huán)PLL和用于 給主鎖相環(huán)PLL提供參考信號的DDS，并且在主鎖相環(huán)PLL中的反饋回路中設置用于對輔助 鎖相環(huán)的輸出信號和主鎖相環(huán)PLL輸出的分頻信號進行混頻的混頻器，有效地保證了主鎖 相環(huán)輸出的本振微波信號具有較寬的頻率范圍和很高的頻率分辨率；其中，輸出信號的頻 率范圍可為1615 ^25MHz，頻率分辨率可為1Hz。(2)通過把直接數(shù)字式頻率合成器DDS 的輸出信號設置為高分辨率和窄頻帶調(diào)節(jié)，有效地實現(xiàn)了主鎖相環(huán)輸出的本振微波信號的高頻率分辨率和微調(diào)。(3)通過把輔助鎖相環(huán)PLL的輸出信號設置為較低分辨率和寬頻帶 范圍，既保證了輸出信號的寬頻帶范圍，也實現(xiàn)了對輸出信號的快速頻率調(diào)節(jié)。


圖1為第一種現(xiàn)有技術的原理圖，為DDS直接激勵PLL ； 圖2為第二種現(xiàn)有技術的原理圖，為DDS內(nèi)插式頻率合成器； 圖3為本發(fā)明的原理圖4為本發(fā)明中主鎖相環(huán)的環(huán)路濾波器的原理圖； 圖5為主鎖相環(huán)PLL中鑒相器和環(huán)路濾波器的連接電路圖。圖中1參考時鐘源，2直接數(shù)字式頻率合成器DDS，3濾波器，4鑒相器，5環(huán)路濾波 器，6壓控振蕩器，7輔助鎖相環(huán)PLL，8混頻器，9低通濾波器，10 N分頻，11帶通濾波器，12 微波放大器，13微波放大器，14主鎖相環(huán)PLL。
具體實施例方式下面結合附圖與實施例對本發(fā)明作進一步說明。圖1和圖2為現(xiàn)有技術中兩種DDS+PLL的方案的原理圖，圖1所示的技術方案的 缺點是N值不能取得很大，進而鎖相環(huán)PLL不能輸出頻率很高的本振信號，不適于產(chǎn)生微波 信號；圖2所示的技術方案的缺點是，對帶通濾波器的參數(shù)要求十分苛刻，進而導致帶通濾 波器的設計制作非常困難。結合圖3，本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法，按照以下步 驟進行
a.選取一個直接數(shù)字式頻率合成器DDS2，設其產(chǎn)生的參考信號的頻率范圍為
1. 25 3. 75MHz,頻率分辨率為F腿=0. 25Hz ；選取一個鎖相環(huán)PLL作為主鎖相環(huán)PLL14，
設該主鎖相環(huán)14輸出信號的頻率為力；選取另一個鎖相環(huán)PLL作為輔助鎖相環(huán)PLL7，設
該輔助鎖相環(huán)PLL7輸出信號的頻率Λετ范圍為402. 5 702. 5 MHz,頻率分辨率為Fm =2. 5MHz ；
b.把直接數(shù)字式頻率合成器DDS2輸出的頻率信號作為主鎖相環(huán)PLL的參考信號，輸 入到主鎖相環(huán)PLL的鑒相器PD的一個輸入端；為了對DDS輸出的信號進行有效地處理，DDS 的輸出信號經(jīng)過帶通濾波器或低通濾波器3處理后，再輸入到鑒相器4的輸入端；
c.把主鎖相環(huán)PLL14的輸出信號首先經(jīng)過微波放大器13、4分頻和低通濾波器處理后， 再輸入到混頻器8的一個輸入端，并把輔助鎖相環(huán)PLL7的輸出信號接到該混頻器8的另一 個輸入端，實現(xiàn)混頻；為了實現(xiàn)不同頻段的本振信號輸出，分頻數(shù)值可介于1 10之間；
d.把混頻器8的輸出信號經(jīng)過微波放大器12處理后再輸入到鑒相器4的另一個輸入
端；
e.設置一個控制單元，用于對直接數(shù)字式頻率合成器DDS和輔助鎖相環(huán)PLL輸出信號 的頻率進行控制；實現(xiàn)了對數(shù)字式頻率合成器DDS的頻率控制字和輔助鎖相環(huán)PLL的頻率 調(diào)諧字的運算和寫入。在上述的頻率合成方法中，直接數(shù)字式頻率合成器DDS用于產(chǎn)生主鎖相環(huán)PLL的參考信號，直接數(shù)字式頻率合成器DDS輸出的信號具有頻率較高、頻率分辨率高的特點，易 于實現(xiàn)信號頻率的細微調(diào)節(jié)；主鎖相環(huán)PLL用于產(chǎn)生微波信號，混頻器置于鎖相環(huán)的反饋 回路中，主鎖相環(huán)的輸出信號經(jīng)N分頻后輸入到混頻器的一個輸入端，輔助鎖相環(huán)PLL輸出 的信號與N分頻后的信號進行混頻，混頻后的信號輸入到鑒相器中。輔助鎖相環(huán)PLL輸出 的頻率高、頻率分辨率較低，可進行較大頻率步進調(diào)節(jié)，實現(xiàn)頻率粗調(diào)。下面結合附圖3、圖4和圖5對本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合 成器作進一步說明。如圖3所示給出了本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成器的電路 原理圖，其包括參考時鐘源1、直接數(shù)字式頻率合成器DDS2、濾波器3、鑒相器4、環(huán)路濾波器 5、壓控振蕩器6、輔助鎖相環(huán)PLL7、混頻器8、低通濾波器9、N分頻10、帶通濾波器11、兩個 微波放大器(12、13)、主鎖相環(huán)14 ；用于對合成器進行控制的控制單元在圖中沒有畫出。所 示的直接數(shù)字式頻率合成器DDS2與輔助鎖相環(huán)PLL7采用同一個參考時鐘源1，以便保證整 個系統(tǒng)具有較低的噪聲；直接數(shù)字式頻率合成器DDS2的輸出信號輸入到主鎖相環(huán)PLL14的 輸入端口，即與主鎖相環(huán)PLL14的鑒相器4的輸入端口相連接；鑒相器4輸出的模擬信號經(jīng) 過環(huán)路濾波器5的濾波后輸入到壓控振蕩器6的控制端，為了保證主鎖相環(huán)具有較寬的頻 段范圍，壓控振蕩器6的數(shù)量為兩個；進而可分段覆蓋從1615MHz到^25MHz的頻率范圍。 主鎖相環(huán)PLL14的輸出信號依次經(jīng)過微波放大器13、N分頻10和低通濾波器9的處理后 再輸入到混頻器8的一個輸入端，其中N值根據(jù)對輸出頻率的要求可在1 10之間進行選 擇，以便實現(xiàn)不同頻段的微波輸出。輔助鎖相環(huán)PLL7的輸出信號輸入到混頻器8的另一個 輸入端，通過混頻器8實現(xiàn)了主鎖相環(huán)N分頻后的信號與輔助鎖相環(huán)PLL7的輸出信號的頻 率相減，并把相減后的信號作為混頻器8的輸出?；祛l器8的輸出信號依次經(jīng)過帶通濾波 器11濾波和微波放大器12放大后，輸入到鑒相器4的輸入端，以便實現(xiàn)與DDS輸出的信號 進行相位和頻率比較。上述方案中，直接數(shù)字式頻率合成器DDS2選用美國ADI公司的AD9850，其參考時 鐘源采用IOOMHz的高質(zhì)量TCX0，并與輔助鎖相環(huán)PLL7的參考時鐘同源。DDS輸出頻率范 圍為1. 25 3. 75MHz、頻率分辨率為0. 25Hz的方波信號，作為主鎖相環(huán)PLL的鑒相器(采用 MCH12140芯片)的參考信號。輔助鎖相環(huán)PLL7以Zarlink公司的高性能可編程頻率合成器 芯片SP8858為中心構成，產(chǎn)生頻率分辨率為2. 5MHz、頻率范圍為402. 5 702. 5MHz的高純 度信號，與主鎖相環(huán)PLL四分頻(N=4)后的信號進行混頻，二者的差頻送到鑒相器MCH12140 的一個輸入端，與直接數(shù)字式頻率合成器DDS2產(chǎn)生的參考信號進行比相，以產(chǎn)生需要的穩(wěn) 定的本振信號。主鎖相環(huán)PLL14的VCO用兩個VCO分段覆蓋從1615MHz到^25MHz的頻率 范圍，輸出信號的相位噪聲優(yōu)于-90dBc/Hz (ilOKHz)。通過對以上電路進行分析，可以得出輸出信號的頻率^的表達式為
~JDm) 二+Jfsm)
可計算出，輸出信號的頻率范圍為1615 ^25MHz，頻率分辨率為1Hz，通過對輔助鎖 相環(huán)PLL進行調(diào)節(jié)，可實現(xiàn)輸出信號IOMHz的步進調(diào)節(jié)；通過對直接數(shù)字式頻率合成器的調(diào) 節(jié)，可實現(xiàn)輸出信號IHz的微調(diào)。圖4給出了本發(fā)明中環(huán)路濾波器5的電路圖，所示運算放大器的同相和反相輸入端均連接有兩個相串聯(lián)的等值電阻，且其阻值均為1. IK ；兩等值電阻的連接點之間通過 2200pF的電容接地，有效地抑制了寄生的噪聲與雜散。運算放大器的輸出端設置有一個由 電阻R3和電容C3組成的濾波電路，有效地濾除了雜散。 圖5給出了本主鎖相環(huán)PLL中鑒相器和環(huán)路濾波器的連接電路圖，所示的DDS輸 出的信號經(jīng)過電阻RllO和電容C144后輸入到芯片MCH12140的端口 7，混頻器8的輸出信 號經(jīng)過電阻R116和電容C145后，輸入到MCH12140的端口 6，MCH12140的輸出端口 1和端 口 3分別與環(huán)路濾波器5的同相和反相輸入端相連接。進而實現(xiàn)了鑒相和濾波作用。
權利要求
1.一種內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法，其特征在于，包括以下步驟a.選取一個直接數(shù)字式頻率合成器DDS，設其產(chǎn)生的參考信號的頻率 Λ 范圍為/ / a ,頻率分辨率為；選取一個鎖相環(huán)PLL作為主鎖相環(huán)PLL，設 該主鎖相環(huán)輸出信號的頻率為Λ ；選取另一個鎖相環(huán)PLL作為輔助鎖相環(huán)PLL，設該輔助 鎖相環(huán)PLL輸出信號的頻率范圍為Z4w Um ,頻率分辨率為4 ；b.把直接數(shù)字式頻率合成器DDS輸出的頻率信號作為主鎖相環(huán)PLL的參考信號，輸入 到鑒相器PD的一個輸入端；c.把主鎖相環(huán)PLL的輸出信號經(jīng)N分頻后輸入到一個混頻器的一個輸入端，并把輔助 鎖相環(huán)PLL的輸出信號接到該混頻器的另一個輸入端，實現(xiàn)混頻；d.把混頻器的輸出信號輸入到鑒相器的另一個輸入端；e.設置一個控制單元，用于對直接數(shù)字式頻率合成器DDS和輔助鎖相環(huán)PLL輸出信號 的頻率進行控制。
2.根據(jù)權利要求1所述的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法，其特征在 于所述步驟b中，直接數(shù)字式頻率合成器DDS輸出的頻率信號經(jīng)過濾波器濾波后再輸入到 主鎖相環(huán)PLL中；所述步驟c中主鎖相環(huán)PLL輸出的信號經(jīng)過微波放大器處理后再進行N 分頻，經(jīng)N分頻后的信號經(jīng)過低通濾波器處理后再輸入到混頻器的輸入端；步驟d中由混頻 器輸出的信號依次經(jīng)過帶通濾波器、微波放大器處理后輸入到鑒相器的輸入端。
3.根據(jù)權利要求1或2所述的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法，其特征在于所述與/mw之差不小于輔助鎖相環(huán)PLL輸出信號的頻率分辨率i^V。
4.根據(jù)權利要求1或2所述的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法，其特 征在于所述直接數(shù)字式頻率合成器DDS和輔助鎖相環(huán)PLL共用一個IOOMHz的TCX0。
5.根據(jù)權利要求1或2所述的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法，其特征 在于所述直接數(shù)字式頻率合成器DDS產(chǎn)生的信號的頻率范圍為1. 25 3. 75MHz，分 辨率^mb =0. 25Hz ；所述輔助鎖相環(huán)PLL輸出信號的頻率/ ,-的范圍為402. 5 702. 5MHz， 分辨率為2. 5 MHz ；所述N分頻為4分頻。
6.一種內(nèi)插混頻器的DDS激勵PLL的微波頻率合成器，包括用于產(chǎn)生微波頻率信號的 主鎖相環(huán)PLL (14)、用于給主鎖相環(huán)PLL提供參考信號的直接數(shù)字式頻率合成器DDS (2)， 其特征在于還包括輔助鎖相環(huán)PLL (7)、混頻器(8)和控制單元；所述直接數(shù)字式頻率合 成器DDS的輸出信號接到主鎖相環(huán)PLL中鑒相器(4)的一個輸入端，所述主鎖相環(huán)PLL的 輸出信號經(jīng)N分頻后輸入到混頻器(8)的一個輸入端；所述輔助鎖相環(huán)PLL的輸出信號輸 入到混頻器的另一個輸入端，混頻器的輸出信號輸入到鑒相器的另一個輸入端；所述控制 單元與直接數(shù)字式頻率合成器DDS和輔助鎖相環(huán)PLL的控制線相連接。
7.根據(jù)權利要求6所述的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成器，其特征在于 所述直接數(shù)字式頻率合成器DDS (2)的輸出信號經(jīng)由濾波器(3)處理后再輸入到主鎖相環(huán) PLL (14)中；所述主鎖相環(huán)PLL的輸出信號經(jīng)微波放大器(13)處理后再進行N分頻，經(jīng)N 分頻后的信號進過低通濾波器(9)處理后再輸入到混頻器(8)中；混頻器輸出的信號經(jīng)過 帶通濾波器(11)、微波放大器(12)的處理后再輸入到鑒相器(4)中。
8.根據(jù)權利要求7所述的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成器，其特征在于 所述直接數(shù)字式頻率合成器DDS (2)和輔助鎖相環(huán)PLL (7)共用一個IOOMHz的TCXO ；所 述濾波器(3)為5至7階的考爾型濾波器；所述主鎖相環(huán)PLL的環(huán)路濾波器為有源理想積 分濾波器，且該環(huán)路濾波器的輸出端設置有由電阻和電容組成的輔助濾波器。
9.根據(jù)權利要求6或7所述的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成器，其特征 在于所述直接數(shù)字式頻率合成器DDS (2)輸出信號的頻率范圍為1. 25 3. 75 MHz，頻率 分辨率為0. 25Hz ；所述輔助鎖相環(huán)PLL (7)輸出信號的頻率范圍為402. 5 702. 5 MHz，頻 率分辨率為2. 5 MHz ；混頻器(8)輸出信號為兩輸入信號之差。
10.根據(jù)權利要求6或7所述的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成器，其特征 在于所述直接數(shù)字式頻率合成器DDS (2)選用AD9850芯片，所述主鎖相環(huán)PLL中鑒相器 (4)選用芯片MCH12140，輔助鎖相環(huán)PLL (7)選用芯片SP8858。
全文摘要
本發(fā)明的內(nèi)插混頻器的DDS激勵PLL的微波頻率合成方法，包括a.選用DDS、主鎖相環(huán)和輔助鎖相環(huán)；b.把DDS的輸出作為主鎖相環(huán)的參考信號；c.把主鎖相環(huán)輸出信號經(jīng)N分頻后輸入混頻器，把輔助鎖相環(huán)輸出信號輸入混頻器；d.把混頻器輸出信號輸入鑒相器；e.設置控制單元。本發(fā)明的合成器，包括主鎖相環(huán)和DDS，特征在于包括輔助鎖相環(huán)、混頻器和控制單元；DDS輸出接到主鎖相環(huán)，主鎖相環(huán)的輸出經(jīng)N分頻后輸入到混頻器；輔助鎖相環(huán)輸入到混頻器，混頻器輸出信號輸入鑒相器。本發(fā)明保證了主鎖相環(huán)輸出的微波信號具有較寬的頻率范圍和很高的頻率分辨率；且實現(xiàn)了輸出信號的頻率微調(diào)和粗調(diào)的有效結合，具有輸出頻帶寬、分辨率高和調(diào)節(jié)方便的優(yōu)點。
文檔編號H03L7/099GK102118164SQ20111008818
公開日2011年7月6日 申請日期2011年4月9日 優(yōu)先權日2011年4月9日
發(fā)明者劉清來, 初廣前, 司朝良 申請人:山東交通學院